【課題】 Ｐ型不純物がドープされ活性化されたIII族窒化物系半導体をアニールを必要とせずに容易に製造可能なＰ型導電性のIII族窒化物系半導体等を提供すること。
【解決手段】 基板１１０の一主面上に形成されたIII族窒化物系半導体（Ｐ型半導体層１１２）であり、III族窒化物系半導体に基板１１０からの不純物が含まれている。これにより、アクセプタ不純物としてのホウ素を、基板１１０から直接的にIII族窒化物系半導体に混入させることができる。 （もっと読む）

本発明は、一実施形態では、合成ダイヤモンド、および複数の種ダイヤモンド上でそうしたダイヤモンドを成長させ、その成長ダイヤモンドにイオンを注入し、複数の種ダイヤモンドから成長ダイヤモンドを分離する方法を提供する。 （もっと読む）

半導体デバイスは、積層された複数の層群を有する歪み超格子層（325）、及び歪み超格子層の上方の応力層を含んでいる。歪み超格子層の各層群は、ベース半導体部分を画成する積層された複数のベース半導体モノレイヤーと、隣接し合うベース半導体部分の結晶格子内に拘束された少なくとも１つの非半導体モノレイヤーとを含んでいる。
（もっと読む）

高速シリコンＣＭＯＳ回路及び高電力ＡｌＧａＮ／ＧａＮ増幅器が、同じウェハー上に集積される。高抵抗シリコンの薄層が、基板上に結合される。ボンディングに続いて、ＡｌＧａＮ／ＧａＮ構造を結合したシリコン層上に成長させる。次いで、窒化シリコン又は酸化シリコン層をＡｌＧａＮ／ＧａＮ構造上に堆積させる。これに続いて、シリコンの薄層を窒化シリコン／酸化シリコン層に結合させる。ＡｌＧａＮ／ＧａＮ装置の形成領域が規定され、シリコンがこれらの領域から離れてエッチングされる。これに続いて、ＣＭＯＳ装置がシリコン層上に形成され、ＡｌＧａＮ／ＧａＮ装置がＡｌＧａＮ／ＧａＮ表面上に形成される。 （もっと読む）

多層半導体装置は、ウェハーボンディングを介して移行させた単結晶膜の電気的特性を有する多結晶基板の良好な熱的及び電気的特性を利用している。装置構造は、研磨された多結晶、例えば炭化シリコン基板を含む。シリコンの平坦化層が表面に形成され、続いて化学的機械研磨される。次いで、基板は、バルクリシコンウェハー又はsilicon-on-insulator（ＳＯＩ）ウェハーに結合される。シリコン（ＳＯＩ)ウェハーは所望厚さに薄肉化される。 （もっと読む）

【課題】結晶品質の良好なIII族窒化物結晶の生成に好適なエピタキシャル基板を提供する。
【解決手段】オフ角が与えられてなるサファイア基材の上にIII族窒化物からなる上部層２を形成したうえで、１５００℃以上で、好ましくは１６５０℃以上で加熱処理を施すことにより、上部層２の結晶品質を向上させるとともに該上部層２の表面に数原子層高さよりも大きな繰り返し段差を与えたエピタキシャル基板１０を、III族窒化物結晶層３の成長用下地基板として用いる。III族窒化物結晶は段差部分からステップフロー成長するので、上部層２からの貫通転位はこれに伴い屈曲させられ、その後の結晶成長につれて偏在化する。得られるIII族窒化物結晶層３は良好な表面平坦性を有し、かつ、表面近傍の大部分は転移密度が１×１０⁷／ｃｍ²程度の低転位領域ＲＥ２となる。すなわち、エピタキシャル基板１０は結晶品質のよいIII族窒化物結晶形成に好適であるといえる。 （もっと読む）

【課題】
ウエーハ接着及び／又はウエーハ研磨なしに基板上に高い品質の歪層を製造する簡単な方法を提供すること。
【解決手段】
この発明は、歪をもたせる層に隣接した層に欠陥領域を形成する工程と、歪をもたせる層に少なくとも隣接した層を緩和させる工程とにより、基板上に歪層を製造する方法に関する。その歪層は別のエピタキシャル層に配置されることができる。そのように形成された層構造は種々の構成要素に好ましく適している。
（もっと読む）

【課題】 単結晶半導体層の結晶品質を向上させつつ、単結晶半導体層を絶縁体上に安価に形成する。
【解決手段】 選択エピタキシャル成長を行うことにより、非晶質半導体層３と接触するように開口部５内に埋め込まれた単結晶半導体層６を形成した後、エッチングガスまたはエッチング液をシリコン酸化膜２、４に接触させることにより、シリコン酸化膜２、４をエッチング除去して、単結晶半導体基板１と非晶質半導体層３との間に空隙７を形成し、単結晶半導体層６を種として非晶質半導体層３の熱処理を行うことにより、非晶質半導体層３が単結晶化された単結晶化半導体層８を形成してから、単結晶半導体基板１と単結晶半導体層８との間の空隙７に埋め込み絶縁層９を形成する。 （もっと読む）

【課題】ＳＧＯＩウエーハを作製する際に、製造装置でのＧｅ汚染の発生を防ぐことができ、さらに貼り合わせ不良による歩留まりの低下を防止することができる半導体ウエーハの製造方法を提供する。
【解決手段】シリコン単結晶ウエーハ表面に傾斜組成Ｓｉ_１−ＸＧｅ_Ｘ層、緩和Ｓｉ_１−ＹＧｅ_Ｙ層、厚さ５ｎｍ未満のシリコン層が順次形成されたボンドウエーハを形成し、シリコン層表面から水素イオンまたは希ガスイオンの少なくとも一種類を注入することにより緩和Ｓｉ_１−ＹＧｅ_Ｙ層の内部又は緩和Ｓｉ_１−ＹＧｅ_Ｙ層と傾斜組成Ｓｉ_１−ＸＧｅ_Ｘ層との界面あるいは傾斜組成Ｓｉ_１−ＸＧｅ_Ｘ層の内部にイオン注入層を形成し、シリコン層をエッチング可能な洗浄液によりシリコン層が残存するようにボンドウエーハを洗浄し、洗浄後のボンドウエーハのシリコン層の表面とベースウエーハとを絶縁膜を介してまたは直接密着させ、その後イオン注入層で剥離を行う。 （もっと読む）

本発明は、半導体層又はデバイスを加工するための基板を製造する方法に関するものであり、この方法は、ＣＶＤダイヤモンド合成の基板として使用するのに適している少なくとも１つの第１の表面を含むシリコンのウェハを形成する工程と、所定の厚さのＣＶＤダイヤモンドの層を成長させ、成長面をシリコンウェハの第１の表面上に設ける工程と、前記シリコンウェハの厚さを所定のレベルまで薄くする工程と、電子デバイスにおいて使用するのに適している少なくとも１つの半導体層のさらなる合成又は第２の表面自体の上での電子デバイスの合成に適しているシリコンウェハ上に第２の表面を設ける工程とを含み、また本発明は、シリコン表面に密着しているＣＶＤダイヤモンド層からなるＧａＮデバイス成長に好適な基板に関するものである。
（もっと読む）

【課題】ミスフィット転位が発生せず、十分な歪みを有し、様々な仕様のデバイス設計に対応できる厚さの歪Ｓｉ層が形成された半導体ウェーハの製造方法を提供する。
【解決手段】半導体ウェーハの製造方法であって、少なくとも、シリコン単結晶ウェーハの表面に層の堆積温度における臨界膜厚以下のＳｉ_１−ＸＧｅ_Ｘ層（０＜Ｘ＜１）及び後の緩和熱処理温度における臨界膜厚以下のＳｉ層を順次形成し、前記Ｓｉ層を通して水素イオン、希ガスイオン、またはＳｉイオンの少なくとも一種類を注入することにより前記シリコン単結晶ウェーハ内部に緩和用イオン注入層を形成し、その後緩和熱処理を行なうことにより前記Ｓｉ_１−ＸＧｅ_Ｘ層を格子緩和させるとともに前記Ｓｉ層に格子歪を導入して歪Ｓｉ層を形成した後、前記歪Ｓｉ層の表面にＳｉを堆積させて該歪Ｓｉ層の厚さを増加させることを特徴とする半導体ウェーハの製造方法。 （もっと読む）

組成変動を有する半導体層を備えている半導体構造を形成する。この半導体層の最上表面は、実質的にヘイズを有していない。
（もっと読む）

白熱灯および蛍光灯の代用品としての発光ダイオードなどのためにダイヤモンド基板上に窒化ガリウムデバイスを形成する。一つの実施形態として、少なくとも２つの方法でダイヤモンド上に窒化ガリウムダイオード（もしくは他のデバイス）を形成する。第１の方法は、ダイヤモンド上に窒化ガリウムを成長させ、その窒化ガリウム層にデバイスを設けることを含んでいる。第２の方法は、ダイヤモンド上に窒化ガリウム（デバイスもしくはフィルム）を接合し、接合した窒化ガリウム上にデバイスを設けることをともなっている。これらのデバイスは、白熱光や蛍光よりもかなり効率がよく、他の技術よりも光密度もしくはエネルギー密度がかなり高い。同様の方法および同様の構造により他の窒化ガリウム半導体デバイスをつくることができる。 （もっと読む）

【課題】 低温ウェハ接合技術を用いて、約２５原子％より大きい高Ｇｅ含有量を有するＳｉＧｅ層を含むほぼ欠陥のないＳＧＯＩ基板を達成する方法を提供すること。
【解決手段】 低温ウェハ接合技術を用いて、約２５原子％より大きい高Ｇｅ含有量を有するＳｉＧｅ層を含むほぼ欠陥のないＳＧＯＩ基板を達成する方法が説明される。本出願において説明されるウェハ接合プロセスは、ＳｉＧｅ層と低温酸化物層との間に、Ｓｉ、Ｇｅ及びＯの元素を含む接合界面、すなわち界面ＳｉＧｅＯ層を形成することができる最初の接合前アニール・ステップを含む。本発明はまた、ＳＧＯＩ基板及びこれを含む構造体も提供する。 （もっと読む）

【課題】有機物や無機物又はガスの気泡が二枚のウエハーの界面に混入しないようにする方法を提供する。
【解決手段】第一のウエハ１０から第二のウエハ２０への層を転送する方法であって、第一のウエハの表面に、転送すべき層の厚みに近いか、より大きい厚みを有する半導体材料から選ばれた材料の層を確定する脆弱領域を第一のウエハが備え、転送すべき層の厚みに近いか、より大きい厚みを有する層が第二のウエハに接触するように二枚のウエハの表面を接触させる工程と、実質的に大気温度より高く２００°Ｃから４００°Ｃの範囲の第一の温度で約３０分より長い第一の時間熱エネルギを供給する工程と、さらなる熱エネルギを供給して温度を第一の温度より高くして脆弱領域において第一のウエハから前記転送すべき層を剥がす工程とを備えたことを特徴とする。 （もっと読む）

【課題】Ｓｉまたはシリコン・オン・インシュレータ（ＳＯＩ）基板上に、薄い（３００ｎｍ未満）歪み緩和Ｓｉ_1-xＧｅ_xバッファ層を形成する方法を提供する。
【解決手段】これらのバッファ層は、歪みを緩和し、著しく平坦な表面を有し、貫通転位（ＴＤ）密度が低い、すなわち１０⁶ｃｍ^-2未満である、一様な分布の不整合転位を有する。この手法は、擬似格子整合またはほぼ擬似格子整合したＳｉ_1-xＧｅ_x層すなわち不整合転位が存在しない層を成長させることから開始し、次いでＨｅまたは他の軽元素を注入し、続いてアニーリングを行って、実質的な歪み緩和を得る。この方法によって機能する極めて有効な歪み緩和機構は、Ｓｉ／Ｓｉ_1-xＧｅ_x界面の下に、Ｓｉ（００１）表面に平行な、Ｈｅが誘導した小板（泡でない）における転位核化である。
（もっと読む）

【課題】 緩和ＳｉＧｅ合金層において、積層欠陥およびマイクロツイン等の平面欠陥の形成を抑えるための方法を提供すること。
【解決手段】 平面欠陥密度を低下させた、実質的に緩和したＳｉＧｅ合金層を製造する方法を開示する。本発明の方法は、Ｓｉ含有基板の表面上に歪みＧｅ含有層を形成するステップと、Ｇｅ含有層／Ｓｉ含有基板の界面にまたは界面の下にイオンを注入するステップと、加熱を行って、平面欠陥密度が低下した、実質的に緩和したＳｉＧｅ合金層を形成するステップと、を含む。また、平面欠陥密度が低下したＳｉＧｅ層を有する実質的に緩和したＳｉＧｅ−オン−インシュレータおよびこれを含むヘテロ構造も提供する。 （もっと読む）

【課題】ウエハ・ボンディングを回避し、歪み半導体オン・インシュレータ（ＳＳＯＩ）基板を製造する、コスト効率がよく製造実施可能な方法と、この方法によって製造されたＳＳＯＩ基板とを提供する。
【解決手段】本方法は、基板の上にさまざまなエピタキシャル半導体層を成長させる工程であって、半導体層の少なくとも一つはひずみ半導体層の下にあるドープされた緩和半導体層である工程と、ドープされた緩和半導体層を電解陽極酸化プロセスによって多孔質半導体に変換する工程と、酸化して多孔質半導体層を埋め込み酸化物層に変換する工程と、を含む。本方法は、基板の上の緩和半導体層と、緩和半導体層の上の高品質埋め込み酸化物層と、高品質埋め込み酸化物層の上の歪み半導体層と、を備えるＳＳＯＩ基板を提供する。本発明によれば、緩和半導体層と歪み半導体層とは同一の結晶配向を有する。 （もっと読む）

ワイドバンドギャップ材料内に、接合温度低下、動作中の高電力密度化、及び定格電力密度における信頼性向上を達成する高電力デバイスを形成する方法を、結果的に得られる半導体構造及びデバイスと共に開示する。本方法は、ダイアモンドの層を炭化珪素ウェハに添加して、得られる複合ウェハの熱伝導率を高め、その後、炭化珪素の上におけるエピタキシャル成長を支持するためにその十分な厚さを保持しつつ、複合ウェハの炭化珪素部分の厚さを削減し、複合ウェハの炭化珪素面を、その上におけるエピタキシャル成長のために、準備し、第ＩＩＩ族窒化物ヘテロ構造を、ウェハの準備した炭化珪素面に添加することを含む。
（もっと読む）

【課題】Ｇｅ含有層の下に生成される多孔質シリコンの層（または領域）を酸化することによりＳｉＧｅオンインシュレータを形成する簡単で直接的な方法を提供すること。
【解決手段】この方法は、正孔を多く含む領域が中に形成されたＳｉ含有基板、およびこのＳｉ含有基板の上のＧｅ含有層を備える構造を提供するステップと、この正孔を多く含む領域を多孔質領域に転換するステップと、実質的に緩和したＳｉＧｅオンインシュレータ材料を提供するために、この多孔質領域を含む構造をアニールするステップとを含む。 （もっと読む）