【課題】無線で通信可能な半導体装置を抄き込んだ用紙であり、半導体装置を内包する部分の凹凸が目立たなく、しかも厚さ１３０μｍ以下の薄い紙を実現する。
【解決手段】半導体装置１は回路部１２とアンテナ１１を具備し、回路部１２は薄膜トランジスタで構成される。回路部１２とアンテナ１１は製造時に使用した基板から分離され、可撓性基材１３と封止層１４とで挟まれ保護されている。半導体装置１は撓ませることが可能であり、半導体装置１自体の厚みは３０μｍ以下である。半導体装置１は紙２の抄紙工程で抄き込まれる。 （もっと読む）

【課題】従来の不具合を抑制しながらキャリアの移動度を高くすることができる半導体装置及びその製造方法を提供する。
【解決手段】溝８内にｐ型のＳｉＧｅ混晶層４９ａがエピタキシャル成長法により形成され、その上にｐ型のＳｉＧｅ混晶層４９ｂがエピタキシャル成長法により形成されている。更に、ＳｉＧｅ混晶層４９ｂ上にｐ型のＳｉＧｅ混晶層４９ｃがエピタキシャル成長法により形成されている。なお、ＳｉＧｅ混晶層４９ａの最表面の溝８の底からの高さａ₄は、シリコン基板１の表面を基準としたときの溝８の深さよりも低い。また、ＳｉＧｅ混晶層４９ｂの最表面の溝８の底からの高さｂ₄は、シリコン基板１の表面を基準としたときの溝８の深さよりも高い。更に、ＳｉＧｅ混晶層４９ａ及び４９ｃ中のＧｅ濃度は、ＳｉＧｅ混晶層４９ｂ中のＧｅ濃度より低い。 （もっと読む）

半絶縁エピタキシャル層を製造する方法は、基板の表面上あるいは第１のエピタキシャル層の表面上にホウ素注入領域を形成するために、基板あるいは基板上に形成された第１のエピタキシャル層にホウ素イオンを注入すること、および半絶縁エピタキシャル層を形成するために基板のホウ素注入領域上あるいは第１のエピタキシャル層のホウ素注入領域上に第２のエピタキシャル層を成長させることを含む。

（もっと読む）

【課題】リーク電流が少なく酸化膜耐圧が高い半導体装置を高い歩留で形成することができる半導体基板、そのような半導体基板の製造方法、暗電流や白キズ個数が少ない固体撮像素子及びその製造方法を提供する。
【解決手段】シリコン基板１０１と、シリコン基板１０１上に配されたゲッタリング層１０２と、ゲッタリング層１０２上に配された、素子形成領域を有する素子形成層１０３とを備え、ゲッタリング層１０２は、シリコン、ゲルマニウム及び炭素を主成分とする混晶１０２ａと混晶１０２ａ中に点在する炭化シリコン微結晶１０２ｂとからなり、混晶１０２ａ及び素子形成層１０３は、シリコン基板１０１に格子整合している。 （もっと読む）

【課題】 電荷移動度の低下とデバイス性能の低下とをもたらすミスフィット転位の形成を減少させる。
【解決手段】 半導体構造体、及び、半導体デバイス、より具体的にはＮ型ＦＥＴデバイスを製造する方法である。本デバイスは、構造体におけるミスフィット転位の発生及び伝播を減少させる層間の界面の材料を介して応力誘発層の上に設けられる応力受容層を含む。応力受容層はシリコン（Ｓｉ）であり、応力誘発層はシリコン・ゲルマニウム（ＳｉＧｅ）であり、材料は、デバイスを形成する間に両層をドープすることによって与えられるカーボンである。カーボンは、ＳｉＧｅ層全体にわたってドープすることもできる。 （もっと読む）

【課題】炭化シリコンのみからなる自立型で、欠陥が少なく結晶性に優れた立方晶系単結晶炭化シリコン基板を作製する。
【解決手段】シリコン基板２と埋め込み絶縁膜３と表面シリコン膜４とからなるＳＯＩ基板１を製造開始時に準備された材料として、表面シリコン膜４を炭化処理して単結晶炭化シリコン膜５に変成し、単結晶炭化シリコン膜５の上にエピタキシャル成長法により単結晶炭化シリコン膜６を形成し、単結晶炭化シリコン膜６の上に気相成長法により非晶質炭化シリコン膜７を形成し、シリコン基板２と埋め込み絶縁膜３を除去し、基板を加熱して非晶質炭化シリコン膜７を単結晶化し、単結晶炭化シリコン膜５，６と非晶質炭化シリコン膜７を単結晶化して生成した単結晶炭化シリコン膜とからなる積層構造を立方晶系単結晶炭化シリコン基板とする。 （もっと読む）

【課題】Ｓｉ単結晶基板上に、格子不整合による欠陥発生が抑制され、結晶性に優れた高品質な３Ｃ−ＳｉＣ単結晶層を備えたＳｉＣ半導体、および、このような３Ｃ−ＳｉＣ単結晶層を簡便に形成することができるＳｉＣ半導体の製造方法を提供する。
【解決手段】少なくとも表面に、ホウ素が１０²⁰ａｔｏｍｓ／ｃｍ³以上固溶しているＳｉ単結晶基板上に、６７０℃以上８５０℃以下で３Ｃ−ＳｉＣ低温成長層をエピタキシャル成長させた後、昇温し、前記３Ｃ−ＳｉＣ低温成長層の上に、３Ｃ−ＳｉＣ単結晶層をエピタキシャル成長させることにより、Ｓｉ単結晶基板上に３Ｃ−ＳｉＣ単結晶層を備えたＳｉＣ半導体を得る。 （もっと読む）

【課題】 量産性の高い、欠陥の充分少ない高品質なＳＳＯＩ基板を提供する。
【解決手段】 半導体基板の製造方法は、支持基板とは格子定数の異なるヘテロエピタキシャル層、絶縁層、Ｓｉ層が順に積層された構造を少なくとも含む支持基板に、前記Ｓｉ層の歪みを変化させるために、前記ヘテロエピタキシャル層の応力を変化させる工程を行なう。 （もっと読む）

【課題】 欠陥の充分少ない高品質な歪みＳｉ基板を提供する。
【解決手段】 半導体基板の製造方法は、支持基板とは格子定数の異なるヘテロエピタキシャル層、多孔質層、Ｓｉ層が順に積層された構造を少なくとも含む支持基板に、前記Ｓｉ層の歪みを変化させるために、前記ヘテロエピタキシャル層の応力を変化させる工程を行なう。 （もっと読む）

【課題】半導体材料の応力及び亀裂のない堆積のための基板と、かかる基板の製造方法を提供する。
【解決手段】半導体層構造の製造方法にあたり、ａ）半導体材料からなる基板を準備し、ｂ）前記基板上に第二の半導体材料からなる層を施与して、半導体構造を作製し、ｃ）該半導体層構造中に軽ガスイオンを注入して、半導体層構造内に空洞を含む層を作製し、ｄ）前記空洞を規定種の不純物原子によって安定化し、ｅ）該半導体層構造上に少なくとも１層のエピタキシャル層を施与する。 （もっと読む）

【課題】本願の目的は、Ｓｉ基板上に結晶性と表面モフォロジーの良い単結晶ＳｉＣ層を形成することにある。
【解決手段】本願の骨子は、Ｓｉ層上にＳｉやＳｉＣよりも融点の低いＳｉＧｅ層と非晶質ＳｉＣを形成し、これら積層構造をＳｉＧｅの融点以上に加熱することにより、ＳｉＣとＳｉ基板の間の歪みを緩和し、同時に非晶質ＳｉＣからの結晶化を行うことで、結晶性と表面諸フォジーが良好な単結晶ＳｉＣ層を形成する。 （もっと読む）

【課題】半導体基板に汚染物質が付着することを抑えトランジスタの特性を劣化させることなく製造することができる半導体基板の製造方法及び半導体装置の製造方法を提供する。
【解決手段】半導体基板４１の製造方法は、シリコン基板１１上におけるＳＯＩ素子形成領域１３のみに、シリコンバッファ層１８及びシリコンゲルマニウム層１５が成長する条件でエピタキシャル成長させる。次に、シリコン基板１１上の全面にシリコン層１６を成長させる。そのあと、シリコンゲルマニウム層１５に代えて埋め込み絶縁層３１を埋め込む。これにより、引き続く工程において、シリコン基板１１上に汚染の原因であるシリコンゲルマニウム層１５が残ることを少なくすることができ、処理を行う炉の中にゲルマニウムが広がることを抑えることが可能となる。 （もっと読む）

共有半径が大きくされた原子種、例えば少なくとも一部が置換されたゲルマニウム、を導入することにより、ゲルマニウムの集塊化ならびに格子の欠陥による応力緩和のリスクを低減することができる、非常に実効的な歪みのメカニズムが提供される。錫などの、半径が増加した原子種は、水素化錫に基づくエピタキシャル成長技術により、容易に導入することができる。
（もっと読む）

【課題】 単結晶基板上のＳｉＣ緩衝層を用いてその上に結晶欠陥の少ない結晶性に優れるIII族窒化物半導体層を形成することができ、発光特性や高周波特性を向上させることができるようにする。
【解決手段】 本発明は、単結晶からなる基板１０１と、その単結晶基板１０１の表面に設けられた炭化珪素層１０２と、その炭化珪素層１０２の表面に設けられたIII族窒化物半導体からなる介在層１０３とを備えた半導体素子１０において、炭化珪素層１０２は、化学量論的に珪素を富裕に含む立方晶からなり、表面が（３×３）構造の再配列構造を有するものである。 （もっと読む）

多層半導体装置は、ウェハーボンディングを介して移行させた単結晶膜の電気的特性を有する多結晶基板の良好な熱的及び電気的特性を利用している。装置構造は、研磨された多結晶、例えば炭化シリコン基板を含む。シリコンの平坦化層が表面に形成され、続いて化学的機械研磨される。次いで、基板は、バルクリシコンウェハー又はsilicon-on-insulator（ＳＯＩ）ウェハーに結合される。シリコン（ＳＯＩ)ウェハーは所望厚さに薄肉化される。 （もっと読む）

【課題】 成膜基板上に形成された機能性膜を、成膜基板から容易に剥離することができる剥離方法を含む機能性膜の製造方法を提供する。
【解決手段】 基板上に分離層を形成する工程（ａ）と、分離層上に、機能性材料を用いて形成される機能性膜を含む被剥離層を形成する工程（ｂ）と、分離層に外力を与えて分離層の層内又は界面に割れを生じさせることにより、被剥離層を基板から剥離し、又は、被剥離層と基板との接合強度を低下させる工程（ｃ）とを含む。 （もっと読む）

【課題】低コストで信頼性の高い半導体装置の作製方法を提供する。
【解決手段】基板上に金属膜を形成し、前記金属膜に酸素を含む雰囲気中でプラズマ処理を行うことにより、前記金属膜の表面に金属酸化膜を形成し、前記金属酸化膜上に下地膜を形成し、前記下地膜上に薄膜トランジスタを有する素子層を形成し、前記素子層上に保護層を形成し、前記金属膜、前記金属酸化膜、前記下地膜、前記素子層、及び前記保護層を選択的に除去して、開口部を形成し、前記基板から前記下地膜、前記素子層、及び前記保護層を分離し、可撓性を有する第１及び第２のフィルムを用いて前記下地膜、前記素子層、及び前記保護層を封止し、前記基板付近でのプラズマの電子密度は１×１０^１１ｃｍ^−３以上１×１０^１３ｃｍ^−３以下であり、電子温度は０．５ｅＶ以上１．５ｅＶ以下である。 （もっと読む）

【課題】基板と、少なくとも２つの化合物ＡおよびＢを含む材料の複数の層のスタックとから成る積層層構造の製造方法を提供する。
【解決手段】化合物Ａが基板３上でホモエピタキシャル成長又はヘテロエピタキシャル成長が十分にできるような結晶構造を有し、スタック５の層の少なくとも一部は、ｘが０≦ｘ≦１の範囲を有する組成パラメータであり、且つ、組成パラメータ（１−ｘ_ｇ）が対応する層の厚みの上に徐々に、特に線形に増大する勾配組成Ａ_ｘＢ_{（１−ｘｇ）}を有する。表面粗さと転位密度に関して積層層構造１の品質を改善するため、スタック５内の勾配組成を有する層と後続層との界面で、組成パラメータが、勾配組成を有する層側の組成パラメータ（１−ｘ_ｇ）よりも小さくなるように選択される。本発明は、また、このような積層層構造１を製造する方法にも関する。 （もっと読む）

【課題】
ウエーハ接着及び／又はウエーハ研磨なしに基板上に高い品質の歪層を製造する簡単な方法を提供すること。
【解決手段】
この発明は、歪をもたせる層に隣接した層に欠陥領域を形成する工程と、歪をもたせる層に少なくとも隣接した層を緩和させる工程とにより、基板上に歪層を製造する方法に関する。その歪層は別のエピタキシャル層に配置されることができる。そのように形成された層構造は種々の構成要素に好ましく適している。
（もっと読む）

この発明は、基板上に歪層を有する層構造を製造する方法に関し、この方法は、歪を持たせる層に隣接する層内に、欠陥領域を形成する工程と、歪を持たせる層に隣接する少なくとも一つの層を緩和させる工程とを有する。この欠陥領域は、特に基板内に形成される。別のエピタキシャル層を配置することができる。このようにして形成した層構造は、有利には様々な種類の部品に適している。
（もっと読む）