【課題】電源検知回路において、ＢＴ劣化によって比較回路のミスマッチが増大することに起因する電源検知信号の精度の劣化を抑制する。
【解決手段】検知用比較回路１０４は、入力切替信号生成回路１１２によって、その出力の活性状態と非活性状態との切替時付近では、入力信号１０２と基準電圧１０３とを入力して、その両者の比較を行う。一方、前記切替時付近以外では、比較回路非使用時入力電圧１１０が検知用比較回路１０４に入力されて、その差動入力が同電位に固定される。従って、ＢＴ劣化による電源検知精度の経年劣化が有効に抑制される。 （もっと読む）

【課題】高耐圧の用途に適用可能な交流スイッチ（半導体リレー）を提供する。
【解決手段】交流スイッチ１は、ソース（Ｓ）同士を接続した第１化合物半導体ＭＯＳＦＥＴ１１および第２化合物半導体ＭＯＳＦＥＴ１２と、第１化合物半導体ＭＯＳＦＥＴ１１のドレイン（Ｄ）に接続された第１出力端子１３と、第２化合物半導体ＭＯＳＦＥＴ１２のドレイン（Ｄ）に接続された第２出力端子１４とを含む。交流スイッチ１は、オフ時の第１出力端子１３および第２出力端子１４の間の耐圧が４００Ｖ以上（より好ましくは６００Ｖ以上）であり、オン時の第１出力端子１３および第２出力端子１４の間の抵抗が２０ｍΩ以下（より好ましくは１０ｍΩ以下）である。 （もっと読む）

【課題】オン抵抗が低い導通状態で、グランド電圧に対して正電圧側と負電圧側に振幅する大信号入力を可能とするＣＭＯＳアナログスイッチ回路を提供する。
【解決手段】ＰＭＯＳトランジスタ１０１、ＮＭＯＳトランジスタ１０２のソース同士を入力端子１０６に接続し、ドレイン同士を出力端子１０７に接続して構成される相補構成のＣＭＯＳアナログスイッチ回路１０３において、ＰＭＯＳトランジスタ１０１のバックゲートに正電源電圧を供給し、ＮＭＯＳトランジスタ１０２のバックゲートに負電源電圧を供給し、正電源電圧または負電源電圧のうち、いずれか一方を負電圧制御信号Ｓ1としてＰＭＯＳトランジスタのゲートに供給し、他方を負電圧制御信号Ｓ2としてＮＭＯＳトランジスタのゲートに供給する。 （もっと読む）

【課題】２相クロックによる負荷容量の駆動において、負荷容量間の電荷の再利用を行うと共に、出力クロックの高速化を容易にする。
【解決手段】第１クロック信号とその逆位相の第２クロック信号とに対してそれぞれ遅延した第１及び第２遅延クロック信号が生成される。インバータ回路は第１クロック信号と第１遅延クロック信号とが逆位相である逆転期間において第１クロック信号と逆位相の第１電位を第１出力ノードに生成し且つ第２クロック信号と逆位相の第２電位を第２出力ノードに生成し、第１クロック信号と第１遅延クロック信号とが同位相である一致期間において第１出力ノードと第２出力ノードとをハイインピーダンスとする。スイッチ回路は、逆転期間において第１出力ノードと第２出力ノードとを接続するオン状態とする。第１出力ノードと第２出力ノードとは、駆動対象回路の負荷容量に接続される。 （もっと読む）

【課題】解除電圧のばらつきを低減した活線挿抜制御回路を提供する。
【解決手段】実施形態によれば、出力回路と、電圧発生回路と、検出回路と、補正回路とを備えた活線挿抜制御回路が提供される。前記出力回路は、活線挿抜基板に設けられた半導体装置の出力信号を電源電圧が解除電圧以下のときディスエーブルに切替え、前記電源電圧が前記解除電圧よりも高いときイネーブルに切替えることのできるイネーブル信号を生成する。前記電圧発生回路は、前記電源電圧が供給されるＭＯＳＦＥＴを含み、前記電源電圧に応じて変化し前記解除電圧を検出する基準となる第１の電圧を発生する。前記検出回路は、前記第１の電圧を検出する。前記補正回路は、前記検出回路の出力に応じて前記第１の電圧を一定値に補正する。 （もっと読む）

【課題】モータの実回転方向が回転方向指令と逆になった場合に、フリーホイールダイオードにおいて発生する損失を軽減できるモータ制御装置を提供する。
【解決手段】制御回路６０は、外部より指令として与えられるモータ４の目標回転方向Ｄｔと、回転角センサＳＵ，ＳＶ，ＳＷが出力するセンサ信号に基づき信号生成ブロック７２により検出されるモータ４の実回転方向Ｄｒとが相違する方向不一致状態を検出すると、１２０度通電方式から１８０度通電方式に切り替えてインバータ部７６を構成する上段スイッチング素子ＦＵ，ＦＶ，ＦＷのオン期間を進み位相側に拡げるように制御し、還流電流を上段スイッチング素子ＦＵ，ＦＶ，ＦＷを介して流す。 （もっと読む）

【課題】容量素子を利用したタイマー回路において、容量素子が短絡状態になったことを検出することができるタイマー回路を提供する。
【解決手段】容量素子の充電又は放電が開始されてから、容量素子Ｃの電位と、グランドＧＤＮの電位より高く電源ＶＤＤの電位より低い基準電圧ＶＲＥＦ＿Ｈの電位とを比較して、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿Ｈの電位に到達した場合に、予め定められたタイムアップ信号を出力するコンパレータＣＭＰ１と、容量素子Ｃの電位が、グランドＧＮＤの電位より高く基準電圧ＶＲＥＦ＿Ｈの電位より低い基準電圧ＶＲＥＦ＿Ｓの電位より高くなるように制御する制御部と、容量素子Ｃの電位と基準電圧ＶＲＥＦ＿Ｓの電位とを比較して、容量素子Ｃの電位が基準電圧ＶＲＥＦ＿Ｓの電位より低くなった場合に、前記容量素子の短絡状態が検出された旨を示す短絡検出信号を出力するコンパレータＣＭＰ２と、を備える。 （もっと読む）

【課題】低周波帯域において線形性劣化のない半導体スイッチ回路を提供する。
【解決手段】入出力端子間に直列にソースおよびドレインを接続した１又は２以上の電界効果トランジスタと、電界効果トランジスタのゲートに接続した抵抗を備えた半導体スイッチ回路において、電界効果トランジスタのゲート−ドレイン間およびゲート−ソース間に、キャパシタをそれぞれ接続可能とした。
【効果】ＦＥＴのゲート−ドレイン間およびゲート−ソース間すべてにキャパシタを接続したことにより、従来より低い周波数帯域においてゲート電極に接続する抵抗よりＦＥＴのインピーダンスが十分低くなるため、線形性を向上させることが可能となる。 （もっと読む）

【課題】本発明は、ランプ波形生成装置および方法に関する。
【解決手段】ランプ波形生成装置は、入力信号を用いて基準波形を生成し、負荷の電圧と基準波形の電圧を比較して第１端子が負荷に連結していて第２端子が電源に連結しているスイッチをオンオフさせる駆動制御信号を生成する。このような駆動制御信号に応じてスイッチのオンオフが反復しながらランプ波形が生成される。 （もっと読む）

【課題】電力伝送効率が良く、より小型化できるスイッチング素子駆動回路を提供する。
【解決手段】スイッチング素子１０２のゲート信号を発生させる制御演算装置１０１と、スイッチング素子と制御演算装置との絶縁を確保するトランス１１０と、第１の周波数とより速い第２の周波数の信号を発生する発振装置１０５，１０７と、ゲート信号の立ち上がり及び立ち下りの瞬間に一定時間だけ第１の周波数から第２の周波数に変化させた交流信号を出力する交流周波数変更手段１１１と、第１の周波数を第１のゲインにて変圧し、第２の周波数をより大きな第２のゲインで変圧して出力する共振回路１１０，１０９と、交流信号の振幅変化に従ってゲート信号の立ち上がり及び立ち下がりを復調して復調ゲート信号を出力する復調回路１３２，１３３，１３４と、復調ゲート信号によりスイッチング素子のゲートをオン／オフ駆動するゲートドライブ回路１４２，１４３を備えている。 （もっと読む）

【課題】ワイヤ上の信号遷移を支援する回路及び方法を提供する。
【解決手段】回路は、第１のサブ回路を含み、サブ回路は、回路の出力（３４）に結合されている第１のトランジスタ（１６）を、立ち上がり遷移の間ターンオンさせ、その後ターンオフさせる。第１のトランジスタ（１６）は、出力（３４）を高状態に駆動して、立ち上がり遷移を支援する。回路は、第２のサブ回路を含み、第２のサブ回路は、回路の出力（３４）に結合されている第２のトランジスタ（２５）を、立ち下がり遷移の間ターンオンさせ、その後ターンオフさせる。第２のトランジスタ（２５）は、出力（３４）を定状態に駆動して、立ち下がり遷移を支援する。 （もっと読む）

【課題】スイッチングゲートドライバにおいて、スイッチング時間を短くして、スイッチング損失を低減すること。
【解決手段】本発明は、ＩＧＢＴ素子のスイッチングゲートドライバであって、ＩＧＢＴ素子のゲート電流を制御するための抵抗部、及び、前記ＩＧＢＴ素子のコレクタ−エミッタ間の電圧に応じて、前記抵抗部の可変抵抗を制御するための制御信号を前記抵抗部に出力する電圧検針部を含むスイッチングゲートドライバを提供する。 （もっと読む）

【課題】位相制御装置において、トランジスタに与えるゲート駆動電圧を、簡単な構成を用いて全波整流により生成する。
【解決手段】スイッチング手段3は、ソースが交流電源1の一端と、ドレインが負荷2の一端と接続される第１トランジスタ31と、ソースが交流電源1の他端と、ドレインが負荷2の他端と接続される第２トランジスタ32とを含む。定電圧生成手段7のダイオードブリッジ71の一方の入力端子は、交流電源1と第１トランジスタ31の接続点に接続され、ダイオードブリッジ71の他方の入力端子は、交流電源1と第２トランジスタ32の接続点に接続される。定電圧生成手段7の出力端子間には、抵抗72とツェナーダイオード74及びコンデンサ73の並列回路とが直列に接続される。トランジスタ31,32の制御端子の電位は、この並列回路と抵抗72の接点の電位と、ダイオードブリッジ71の負側の出力端子の電位との間で切り換わる。 （もっと読む）

【課題】 外部から回路をオン、オフ制御するための制御端子を有するレギュレータ用ＩＣにおいて、制御信号による起動直後に出力端子に向かってラッシュ電流が流れるのを防止できるようにする。
【解決手段】 制御回路のオン、オフを指示する制御信号が入力される外部制御端子（ＣＥ）とを備えたレギュレータ用ＩＣにおいて、電圧入力端子または出力端子と接地電位端子との間に直列に接続された電流源（Ｔｒ０，Ｒ３）と基準電圧回路（Ｔｒ２，Ｔｒ３）を設け、該電流源と基準電圧回路との接続ノードは外付けのコンデンサが接続される外部端子（ＣＳ）に接続し、基準電圧回路はデプレッション型ＭＯＳトランジスタとエンハンスメント型ＭＯＳトランジスタが直列に接続され、それらのトランジスタのしきい値電圧の差に相当する電圧を出力するように構成した。 （もっと読む）

【課題】複数の開閉素子と第二の多チャンネルＡＤ変換器を内蔵したインテリジェントパワーモジュール（ＩＰＭ）において、多様な制御信号に対応したデジタル変換値をマイクロプロセッサで正確に読み出す。
【解決手段】電子制御装置100A内のＣＰＵ110Aは、直並列変換器114a、114bと第二の多チャンネルＡＤ変換器116bを介してＩＰＭ190A内の開閉素子140nの通電電流を読み出し、開閉素子140nは、シリアル制御信号SRn又はパラレル制御信号PWMnによって開閉制御され、読出時期制御回路170nは、制御信号の種別を問わず常に開閉素子140nが閉路駆動されている期間に読出しするよう読出タイミングを調整するように構成され、直並列変換器によってＩＰＭとマイクロプロセッサ間の配線数が削減できると共に、シリアル信号とパラレル信号間のタイミング誤差を調整して、正確にデジタル変換値を読み出す。 （もっと読む）

【課題】出力波形のリップルを低減可能な半導体集積回路を提供する。
【解決手段】例えば、高周波スイッチ回路ＲＦＳＷと、そのオン・オフを制御するスイッチ制御回路ＳＷＣＴＬを備え、ＳＷＣＴＬは、２個のダウンコンバータ回路ＶＧＥＮ１，ＶＧＥＮ２と、レベルシフト回路ＬＳ［１］〜ＬＳ［４］を備える。各ＬＳ［ｎ］は、レベルシフト段ＬＳＳＧ［ｎ］とその後段に接続された出力段ＯＴＳＧ［ｎ］を持ち、ＲＦＳＷは、ＯＴＳＧ［ｎ］からの制御信号ＯＵＴ［ｎ］によって制御される。ＬＳＳＧ［ｎ］は、ＶＧＥＮ１からの負の電源電圧（−ＶＳＳ１）を用いて動作し、ＯＴＳＧ［ｎ］は、ＶＧＥＮ２からの負の電源電圧（−ＶＳＳ２）を用いて動作する。−ＶＳＳ１では、ＬＳＳＧ［ｎ］のレベルシフト動作に伴いリップルが生じ得るが、−ＶＳＳ２ではＯＴＳＧ［ｎ］の動作がスイッチング動作であるためリップルが生じ難い。 （もっと読む）

【課題】誘導性負荷の逆起電力による負荷駆動装置における誤動作を防止する。
【解決手段】出力トランジスタＱＮ１にオン電流が流れている場合、第２トランジスタＭＮ４ａは、出力トランジスタＱＮ１のソースに供給された電源電圧を第１トランジスタＭＮ２のバックゲートに供給する。一方、出力トランジスタＱＮ１においてオン電流の逆方向の負電流が流れている場合、第２トランジスタＭＮ４ａは、出力トランジスタＱＮ１のドレインに供給された電源電圧を第１トランジスタＭＮ２のバックゲートに供給する。 （もっと読む）

【課題】駆動回路及びこれを含む電源装置及び電気装置を提供する。
【解決手段】制御端子及び出力端子を有するスイッチング素子、及び制御端子と出力端子との間の電圧が臨界電圧以下に維持されるように、前記スイッチング素子を制御するための駆動電圧が目標レベルに達するのにかかる上昇時間を制御する制御部を含み、制御端子と出力端子との間の電圧が臨界電圧より高ければ、制御端子と出力端子との間に漏れ電流が発生する電源装置である。 （もっと読む）

【課題】回路の消費電流を低減可能な、パワーオンリセット回路を提供すること。
【解決手段】抵抗分圧回路（Ｒ３，Ｒ４）によって得られた電源電圧ＶＤＤの検出電圧Ｖｃが基準電圧Ｖｒｅｆを超えているとき、リセット解除信号を出力するコンパレータＣ２と、基準電圧Ｖｒｅｆよりも高い所定電圧を検出する第２の電圧検出回路Ｄ２と、第２の電圧検出回路Ｄ２によって前記の所定電圧が検出されているときに抵抗分圧回路（Ｒ３，Ｒ４）とコンパレータＣ２に流れる電流を遮断するスイッチＭ１，Ｍ２と、スイッチＭ１，Ｍ２によって電流が遮断されているときにリセット解除信号の出力を補償する補償回路とを備え、第２の電圧検出回路Ｄ２の消費電流を、抵抗分圧回路（Ｒ３，Ｒ４）とコンパレータＣ２との合計消費電流よりも低く設定した、パワーオンリセット回路。 （もっと読む）

【課題】本発明は、レベルシフト高圧トランジスタのゲートに接続される電源の電圧が高い場合にも低い場合にも弊害なく稼動するゲート駆動回路を提供することを目的とする。
【解決手段】ゲート電圧の波形がパルス信号で制御されるレベルシフト高圧トランジスタと、該レベルシフト高圧トランジスタのゲートと電源を接続する抵抗と、該レベルシフト高圧トランジスタのドレインと接続され、該レベルシフト高圧トランジスタのドレイン電流に応じてゲート駆動信号を出力する高電圧回路と、該レベルシフト高圧トランジスタのソース及びゲートと接続され、該ドレイン電流が増大すると該抵抗を流れる電流を増大させるように構成されたカレントミラー回路と、該電源の電源電圧が低い場合は該抵抗の抵抗値を低減させ、該電源の電源電圧が高い場合は該抵抗の抵抗値を維持する抵抗調整手段とを有する。 （もっと読む）