【課題】スイッチング時間を短縮し、スイッチ回路の安定動作を可能にする高周波スイッチ回路を提供する。
【解決手段】高周波スイッチ回路であって、送信用ＦＥＴ１０１ａ（第１スイッチ素子）と、シャント用ＦＥＴ１０４ａ（第２スイッチ素子）と、送信用ＦＥＴ１０１ａの制御端子に接続される第１バイアス抵抗素子２０１ａと、シャント用ＦＥＴ１０４ａの制御端子に接続される第２バイアス抵抗素子２０４ａと、制御信号出力端子５１０から出力される制御信号に応じて送信用ＦＥＴ１０１ａ及びシャント用ＦＥＴ１０４ａを制御する制御回路６１０とを備える。送信用ＦＥＴ１０１ａの制御端子の容量をＣ１、シャント用ＦＥＴ１０４ａの制御端子の容量をＣ２、第１バイアス抵抗素子２０１ａの抵抗値をＲｂ１、第２バイアス抵抗素子２０４ａの抵抗値をＲｂ２としたときに、Ｃ１＞Ｃ２、Ｒｂ１＜Ｒｂ２を満たす。 （もっと読む）

【課題】 部品点数が少なく、簡単な回路で構成でき、複数の楽音信号を１本の信号経路で送信又は受信できる楽音信号送信装置及び楽音信号受信装置を提供する。
【解決手段】 １ビットＡ／Ｄ変換部１Ｌ及び１Ｒにより、電子楽器などから入力された複数のアナログ楽音信号は各々１ビットデジタル信号に変換され、重み付け部２Ｌ及び２Ｒによりこれらの各１ビットデジタル信号は重み付け加算されて、出力部３により出力されることになると共に、受信部４により受信された重み付け加算信号は、分離部５により各１ビットデジタル信号に分離変換され、さらにＤ／Ａ変換部６により、アナログ信号に復調されることになる。 （もっと読む）

【課題】電磁波による誤動作を低減することのできる入力回路および半導体集積回路の提供を図る。
【解決手段】入力端子２に供給される入力信号を受け取る入力回路１０ａであって、一端が前記入力端子に接続された容量４２と、前記入力信号を、当該入力信号と同じ正論理の信号に変換し、前記容量の他端に供給して駆動する容量駆動回路５１，５２，４１と、を有するように構成する。 （もっと読む）

【課題】 入力信号を２値化する２値化回路を提供する。
【解決方法】 ２値化回路１０は、入力端子２０と基本クロック端子２２と判定クロック端子２３とリセット端子２４と温度補償クロック端子２５と２値化出力端子２６と遅れ出力端子２８とピークホールド回路３０とボトムホールド回路４０と２値化判定回路１２０と入力信号検出回路１３０と停止判定回路１４０を備えている。２値化回路１０では、停止判定信号が入力信号の停止期間を検出し、この停止期間にピークホールド回路３０とボトムホールド回路４０が、各々の記憶値を入力信号に追従して変化させる。これによって、停止期間に、入力信号がピークホールド回路３０とボトムホールド回路４０の記憶値から算出される閾値を越えて変化することが抑制され、停止期間に２値化出力が反転することが抑制される。 （もっと読む）

【課題】ＵＶＬＯ機能を内蔵したドライバ装置を提供する。
【解決手段】電源に接続された第１のスイッチ素子と、前記第１のスイッチ素子と直列接続された第２と、第３と、前記第３のスイッチ素子と並列接続された第４のスイッチ素子と、一端が前記第３及び第４のスイッチ素子に接続され、他端が前記第１のスイッチ素子の制御電極に接続された第１の抵抗と、前記第１の抵抗を介して前記第３のスイッチ素子の負荷となるカレントミラーと、前記カレントミラーに電流を流す放電回路と、外部から入力信号を受けて、前記第２と第３のスイッチ素子を介して前記第１のスイッチ素子と、を交互にオン、オフするように制御し、かつ、前記放電回路及び前記第４のスイッチ素子を、前記電源が立ち上がるときにオンさせて前記カレントミラーに電流を流すことにより、電源が立ち上がった後は前記第４のスイッチ素子をオフする制御回路を備える。 （もっと読む）

【課題】出力信号の立ち下がりのスロープ特性をその場で可変できる機能を有するドライバ回路を提供する。
【解決手段】入力信号ＴＸＤを受け、駆動出力ノードＮ１、Ｎ２から駆動信号Ｖ１、Ｖ２を出力する駆動制御回路１１、１２と、駆動信号Ｖ１、Ｖ２を受けて駆動されるＭＯＳトランジスタＭ７、Ｍ８を有し、差動出力信号Ｖｄｉｆｆを外部負荷に送出する出力バッファ回路１３と、駆動制御回路１１、１２に付加され、入力信号ＴＸＤを受け、該入力信号の論理レベルが所定の方向に変化した時にＭＯＳトランジスタＭ７、Ｍ８がオン状態からオフ状態に変化する動作の開始時間を短縮する動作開始加速回路１４、１５と、動作開始加速回路１４、１５に付加され、選択信号Ｖｓｅｌに応じてＭＯＳトランジスタＭ７、Ｍ８がオン状態からオフ状態に変化する動作の終了時間を可変する動作終了可変回路１６、１７と、を具備する。 （もっと読む）

【課題】より適切にリセット信号を出力することが可能な半導体装置を提供する。
【解決手段】半導体装置は、信号端子の電圧に応じてリセット信号が出力される出力端子と、信号端子と電源との間に接続され、接地にゲートが接続された第１のＭＯＳトランジスタと、信号端子と接地との間に接続された第１の容量素子と、信号端子と接地との間に接続され、第１の端子にゲートが接続された第２のＭＯＳトランジスタと、電源と第１の端子との間に接続され、接地にゲートが接続された第３のＭＯＳトランジスタと、第１の端子と第２の端子との間に接続され、接地にゲートが接続された第４のＭＯＳトランジスタと、電源と第２の端子との間に接続された第２の容量素子と、第２の端子と接地との間に接続され、電源にゲートが接続された第５のＭＯＳトランジスタと、を備える。 （もっと読む）

【課題】シリーズＦＥＴおよびシャントＦＥＴとして４端子ＮＭＯＳＦＥＴを用いるＳＰＳＴスイッチ回路では、シリーズＦＥＴがオン状態で、シャントＦＥＴがオフ状態のときに、ＳＰＳＴスイッチ回路はオン状態になる。ＦＥＴのバックゲートには寄生ダイオードが存在し、入力交流信号電圧が所定の閾値を超えると、寄生ダイオードがオン状態になる。その結果、ＳＰＳＴスイッチ回路はスイッチ・デバイスとしての線形動作を維持できなくなり、挿入損失特性やゆがみ特性が悪化する場合がある。
【解決手段】ＦＥＴのバックゲートに、バイアス電圧を印加するためのバイアス電源を設ける。このバイアス電源として、ＤＣ−ＤＣ変換回路を用いることで、ＳＰＳＴスイッチ回路をシリコン半導体チップ化することが容易になる。 （もっと読む）

【課題】切替え時のノイズを低減したアナログスイッチ回路を提供する。
【解決手段】入力信号をｎ個（ｎは、１以上）の出力信号としてそれぞれ出力するｎ個のスイッチ素子と、前記ｎ個のスイッチ素子を制御するスイッチ制御回路と、前記入力信号の負荷となるインピーダンス素子と、前記インピーダンス素子を制御するインピーダンス制御回路と、を備え、前記スイッチ制御回路は、前記ｎ個のスイッチ素子のすべてがオフ、またはいずれか１つがオンとなるように制御し、前記インピーダンス制御回路は、前記ｎ個のスイッチ素子のいずれか１つがオンのときは、前記インピーダンス素子を最大のインピーダンスに制御し、前記ｎ個のスイッチ素子がすべてオフのときは、前記インピーダンス素子を前記最大のインピーダンスよりも小さい第１のインピーダンスに制御する、ことを特徴とするアナログスイッチ回路が提供される。 （もっと読む）

【課題】本発明は、誘導負荷に流れる負荷電流を止めなくても、負荷電流の電流検出部のオフセットを検出して補正をすることができる、誘導負荷制御装置の提供を目的とする。
【解決手段】誘導負荷３０に流れる負荷電流の電流検出値を出力する電流検出回路１２と、電流検出値に電流検出回路１２のオフセットを反映することにより電流検出値を補正した補正検出値を出力する補正回路１３と、負荷電流の電流値がその指示値に一致するように、補正検出値に基づいて、誘導負荷３０を駆動するためのＰＷＭ信号のデューティ比を制御する制御回路１４とを備えており、制御回路１４は、負荷電流の電流値が安定した状態での制御方式を、閉ループ制御からその閉ループ制御で制御されていたデューティ比を維持するように制御する開ループ制御に切り替え、開ループ制御に切り替えられた状態で電流検出回路１２のオフセットが検出される、誘導負荷制御装置。 （もっと読む）

【課題】差動アンプ回路の出力信号の出力をより正確に制御することが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、第４のＭＯＳトランジスタと第５のＭＯＳトランジスタとの間の接点の第１の電圧に応じた信号とイネーブル信号とが入力され、イネーブル信号が第１のレベルであり且つ第１の電圧が規定電圧以上の場合に差動アンプ回路の出力信号を出力端子に出力するための第１の信号を出力し、イネーブル信号が第２のレベルまたは第１の電圧が規定電圧未満の場合に第２の信号を出力する演算回路と、差動アンプ回路の出力信号と演算回路が出力した信号とが入力され、第１の信号が入力された場合には、出力信号を出力端子に出力し、第２の信号が入力された場合には、出力端子へ或る論理に固定した信号を出力する出力バッファ回路と、を備える。 （もっと読む）

エネルギ効率を改善するよう、スイッチ回路（２）に給電する供給回路（１）は、電源（７）から第１の量の入力電力を受けて、スイッチ回路（２）の制御部（３）を有する出力回路（５）へ第１の量の出力電力を供給する第１の供給モードと、第２の量の入力電力を受けて、第２の量の出力電力を供給する第２の供給モードとを有する。第１の量の出力電力は、第２の量の出力電力よりも大きい。第２の量の入力電力は、零よりも大きく、且つ、スイッチ回路（２）を動作させるのに必要なスイッチ電力の量よりも小さい。スイッチ回路（２）は、負荷（８）を切り換えるリレーを有してよい。第１の量の入力電力は、リレーの主接触部を介して到達してよい。スイッチ（４７）は、出力信号レベルを切り替えてよい。リレーは、双安定リレーであってよい。
（もっと読む）

【課題】低損失かつ高精度の電流検出手段を有するレノイド電流制御回路を提供することにある。
【解決手段】
直流電源１に対して直列接続されたハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ５との接続点からソレノイド６に電流を供給する。制御回路３は、ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御する。センスＭＯＳＦＥＴ７とセンス抵抗８との直列回路が、ローサイドＭＯＳＦＥＴ５と並列に接続される。誤差増幅器９は、センス抵抗８の両端の電圧を増幅する。制御回路２の電流算出部２Ａ，２Ｂは、誤差増幅器の出力値を用いて、ローサイドＭＯＳＦＥＴがオフとなる期間の電流を算出する。 （もっと読む）

【課題】応答性、温度に対するロバスト性、ならびに、半導体スイッチ素子の最小ＯＮ時間および最小ＯＦＦ時間に対するフレキシブル性に優れた半導体スイッチ素子用ドライバ回路および半導体スイッチ素子の制御方法を提供する。
【解決手段】半導体スイッチ素子用ドライバ回路１０１は、フリップフロップ素子９を含む論理回路からなり、外部からのＯＮ指令Ｌ１およびＯＦＦ指令Ｌ２に従いＩＧＢＴ１０の動作信号を生成するフリップフロップ回路６と、動作信号が半導体スイッチ素子９に関する最小ＯＮ時間および最小ＯＦＦ時間の要求を満たすようにフリップフロップ素子９のセット／リセットを操作するマイコン１と、を備える。フリップフロップ回路６により、外部からのＯＮ／ＯＦＦ指令に対して高応答で動作させ、マイコン１でフリップフリップ素子９のセット・リセットを制御することで、その出力信号をマスクし、最小ＯＮ／ＯＦＦ時間を満足する。 （もっと読む）

【課題】出力バッファ回路の出力ノイズを低減し、かつ、応答速度を速くする。
【解決手段】出力電圧ＶＯＵＴが接地電圧ＶＳＳからＮＯＲの反転電圧ＶＬに変化する場合、及び、電源電圧ＶＤＤからＮＡＮＤの反転電圧ＶＨに変化する場合、２個のＭＯＳトランジスタの両方が出力電圧ＶＯＵＴを制御するので、出力電圧ＶＯＵＴのスルーレートが急峻になる。よって、出力バッファ回路の応答速度が速くなる。また、出力電圧ＶＯＵＴが電圧（ＶＤＤ／２）付近で変化する上記以外の場合、１個のＭＯＳトランジスタだけが出力電圧ＶＯＵＴを制御するので、出力電圧ＶＯＵＴのスルーレートが緩やかになる。よって、出力バッファ回路の応答速度が遅くなるので、出力ノイズが低減する。 （もっと読む）

【課題】消費電力が少なく、かつ電源電圧の変動に対する応答性に優れたパワーオンリセット回路を備えた半導体装置を提供する。
【解決手段】レベルシフタＬＳ４０は、第１の電源電圧ＶＤＤ１が供給される電源端子に接続された電圧降下回路（抵抗素子Ｒ４０）と、電圧降下回路と接地電圧端子の間に接続されたＰチャネル型ＭＯＳトランジスタＭ４１及びＮチャネル型ＭＯＳトランジスタＭ４０により、構成される。また、レベルシフタＬＳ４０の入力端子は、電源電圧ＶＤＤ２に対応したパワーオンリセット回路ＰＯＲ１１の出力端子であるノードＮ４０へ接続される。電圧降下回路とＰチャネル型ＭＯＳトランジスタＭ４１の共通ノードの電圧値は、ノードＮ４０の電圧値よりもＰチャネル型ＭＯＳトランジスタＭ４１の閾値電圧の絶対値分だけ常時高いことを特徴とする。 （もっと読む）

【課題】電圧駆動型半導体素子の過電圧保護回路として、電圧クランプ素子をコレクタ・ゲート間に接続する回路があるが、クランプ動作時、電圧クランプ素子には素子電圧と同じ電圧が印加され，かつ電流も流れる。そのため発生損失が大きく，高い頻度で動作する場合には許容できる特殊品を適用する必要があり，信頼性も低下する。
【解決手段】電圧駆動型半導体素子のコレクタ端子とゲート端子間に、可飽和リアクトルと、コンデンサと、抵抗の直列回路を接続する。 （もっと読む）

【課題】Ｐチャンネル型ＭＯＳトランジスタをＯＦＦさせる時に、駆動信号生成回路内のプルアップトランジスタと他の素子に流れる貫通電流を抑制できる半導体装置を提供する。
【解決手段】本実施形態の半導体装置は、従来の半導体装置のプルアップトランジスタ２０に代えて、ＮＡＮＤ素子７を設けた。その結果、プルアップトランジスタ２０を排除したことから、プルアップトランジスタ２０に起因する従来の半導体装置において課題であった、Ｐチャンネル型ＭＯＳトランジスタ１のＯＦＦ時に駆動信号生成回路内のプルアップトランジスタ２０と他の論理素子とに生じる貫通電流を抑制できる。 （もっと読む）

【課題】改良された歪み特性，低減された消費電力，低減された回路サイズおよび向上されたサンプリングレートの少なくとも１つを可能にする電流モード回路の提供を図る。
【解決手段】電流信号Ｉ_INをサンプリングする電流モード回路４０であって、前記電流信号が印加される第１ノード（Ｉ_IN）と、それぞれ経路を通って前記第１ノードに導電的に接続され得るＸ個の第２ノードＡ〜Ｄと、前記第１ノードと前記第２ノード間の接続を、前記電流信号を構成する電荷の異なるパケットが、時間の経過により異なる前記経路を通ってステアされるように制御するステアリング手段４２と、を有し、前記Ｘは、３以上の整数であり、前記ステアリング手段は、Ｘ個の時間インターリーブされた湾曲の制御信号を生成する制御信号生成手段と、前記経路を通って分配され、前記Ｘ個の湾曲の制御信号に従って制御を実行するスイッチング手段と、を有するように構成する。 （もっと読む）

【課題】ＳＬＶＳを多値化して、多値のＣＭＬ及び２値のＳＬＶＳと比べ１ビット当りの消費電力を削減し、ＳＬＶＳの多値化に際して生じる論理値の違いによる電源電流の変動を補償した多値論理ドライバを提供する。
【解決手段】第１、２の差動プッシュプル回路（ＤＰＰ）は各々対応する第１、２の差動入力を受け、各々第１〜４のトランジスタ（Ｔｒ）を含み、第１、３のＴｒのドレーン（Ｄ）は電源に接続され、第２、４のＴｒのソース（Ｓ）は接地され、第１、３のＴｒのゲート（Ｇ）は正入力に接続され、第２、４のＴｒのＧは補入力に接続され、第１のＴｒのＳと第２のＴｒのＤ及び第３のＴｒのＳと第４のＴｒのＤは第１、２のＤＰＰに亘り正・補各々コモン接続されて単一の差動出力を形成し、第１、２のＤＰＰを構成する各４個のＴｒのオン時の抵抗値は差動出力に接続される伝送路の特性抵抗値Ｚｏを単位として各々３／２、３に設定されている。 （もっと読む）