【課題】 受信機が受信するノイズを低減することができるスイッチング回路を提供すること。
【解決手段】 パワートランジスタＭ１を駆動して負荷５を作動させる駆動電圧波形を生成するスイッチング回路１において、ラジオ受信機７が受信している送信局の周波数を検出する受信周波数検出部３３と、負荷５を制御する制御パルスを生成する制御パルス生成部と、駆動電圧の変位により生じる高調波のスペクトル包絡線の谷部が、ラジオ受信機７が受信している送信局の周波数を含むように駆動電圧波形の立ち上がり部分と立ち下がり部分の波形を生成する最適波形記憶部３２と、最適波形記憶部３２が生成した駆動電圧波形の立ち上がり部分と立ち下がり部分の波形を、制御パルスに適用して駆動波形を生成する波形生成部３１とを備えた。 （もっと読む）

【課題】負荷への電力投入時における突入電流による素子の破壊又は劣化を防止しうる負荷制御装置を提供する。
【解決手段】操作スイッチ４から起動信号を受信したときに、制御部１３は、第１電源部１４への電力を供給する電源が第２電源部１５から第３電源部１６に切り替わる前に、主開閉部１１に対して主スイッチ素子１１ａを導通させるための初期駆動信号を出力する。 （もっと読む）

【課題】 電源検出回路の誤動作を抑制すること
【解決手段】 パワーダウン検出回路１０及びパワーオン検出回路１２を初期化するための初期化信号ｎｒｓｅｔｘを生成するスタータ回路１８において、パワーオンが検出されている第１期間に電源電圧を中間ノードへ供給する切替回路を有する。第１の期間において第１電源電圧から中間ノードへ電源電圧を供給することにより、スタータ回路の出力を安定させることができる。その結果、電源検出回路の誤動作を抑制することができる。 （もっと読む）

【課題】電源回路等を追加することなく、第１の電源電圧が低下してもダイナミックＶＴによる高速化の効果の低減を抑制できる半導体装置を提供する。
【解決手段】第１の回路は、第１の電源電圧を供給する第１の電源ラインと第１の電源電圧よりも低い第２の電源電圧を供給する第２の電源ライン間に接続された、トランジスタを備える。制御回路は、第１の電源ラインと第２の電源ライン間に接続され、上記トランジスタのバックゲートに第１の電源電圧と第２の電源電圧の電位差よりも振幅が大きい制御信号を供給する。 （もっと読む）

【課題】本発明は、中央処理装置の低消費電力モード時に外部から供給されるアナログ信号の正確なＡＤ変換を行うことができる半導体集積回路を提供することを目的とする。
【解決手段】割込み信号のエッジ検出を行ってエッジ検出信号を生成するエッジ検出手段１１と、外部から供給されるアナログ信号をエッジ検出信号により保持し、中央処理装置１３からの制御により、保持しているアナログ信号をＡＤ変換して中央処理装置に供給するＡＤ変換手段１２とを有し、割込み信号又はエッジ検出信号によって中央処理装置が低消費電力モードからクロックを高速とする通常モードとなった後にＡＤ変換手段１２に保持しているアナログ信号をＡＤ変換したデジタルデータを中央処理装置１３に取り込む。 （もっと読む）

【課題】入力端子にノイズが発生する。
【解決手段】第１の電流経路は、第１の電源端子と第１の出力端子間に接続され、制御端子に差動入力信号の一方が入力される第１のトランジスタと、第２の電源端子と第１の出力端子との間に接続され、制御端子に差動入力信号の他方が入力される第２のトランジスタと、第１の電源端子と第１のトランジスタとの間に接続される第１のスイッチ回路とを有し、第２の電流経路は、第２の電源端子と第２の出力端子との間に接続され、制御端子に差動入力信号の一方が入力される第３のトランジスタと、第１の電源端子と第２の出力端子との間に接続され、制御端子に差動入力信号の他方が入力される第４のトランジスタと、第２の電源端子と第３のトランジスタとの間に接続される第２のスイッチ回路とを有し、第１、第２のスイッチ回路は、制御信号により導通状態が制御される差動増幅器。 （もっと読む）

【課題】複数の機能を備える光電センサユニットにおいてユーザの用途やワークに応じた設定を容易に設定可能とすることで、光電センサユニットが有する能力を適切に引き出すことができる光電センサユニットを提供すること。
【解決手段】検出機能及び表示機能を定める複数の設定パラメータの設定内容を初期化する通常の初期化処理を実行する通常初期化モードと、ユーザの用途に応じて一部の設定パラメータを推奨される設定内容に変更した上で、残りの設定パラメータを初期化する特別初期化モードのいずれかを選択する設定画面を表示し、特別初期化処理が実行されると、複数の設定パラメータの組み合わせが推奨される設定内容に自動的に設定される。 （もっと読む）

【課題】ＦＥＴ内で発生するオン抵抗の上昇を抑制することで、使用するＦＥＴの耐性を下げ、以ってコストを低減する
【解決手段】ＦＥＴをオン・オフするためのゲート電圧を所定タイミングで供給するゲートドライブ回路と、第一入力ラインと前記ゲートドライブ回路との間に介在して、第一入力ラインに供給されるゲートドライブ電圧の電圧値が一定の値になった場合に第一入力ラインとゲートドライブ回路とを導通させる第一のスイッチ回路と、スタート信号が前記ＦＥＴのスイッチング動作をオフにすることを示すローレベルに変化した場合に、この信号変化に応じて第一入力ラインからゲートドライブ回路へのゲートドライブ電圧の供給を遮断する第二のスイッチ回路と、を有する。 （もっと読む）

【課題】出力負荷を駆動する電圧帰還型Ｄ級増幅回路の周波数特性を改善する。
【解決手段】入力信号のＰＷＭ変調を行なう比較回路（２６Ａ，２６Ｂ）に、ＰＷＭキャリアとなる三角波（ＴＯＳＣ）を与える三角波信号発生器（３０）に対し、三角波の勾配を補正する三角波補正回路（３２）を設ける。三角波（ＴＯＳＣ）のスルーレート（勾配）を出力回路駆動用指令値（ＣＯＭＰＯＵＴＰ，ＣＯＭＰＯＵＴＭ）のデューティが５０％近傍となる領域において小さくする。 （もっと読む）

【課題】ゲート面積を増大させることなく、電界効果トランジスタ間のしきい値電圧のバラツキを自律的に補正させる。
【解決手段】補正回路１２は、電子回路１１に含まれる半導体素子間の電気的特性の差が所定の周期内の電気的特性の劣化量より大きい場合、その電気的特性の劣化量の小さい方の半導体素子の劣化を進行させ、電子回路１１に含まれる半導体素子間の電気的特性の差が所定の周期内の電気的特性の劣化量より小さい場合、その電気的特性に差のある半導体素子の劣化を所定の周期ごとに交互に進行させる。 （もっと読む）

【課題】アナログ入力信号をデジタル化することなく、そのアナログ信号形態のままで移動平均による平均化処理を行わせ、これにより、回路の簡単や消費費電力の低減化をはかりつつ、後段でのアナログ信号処理を行いやすくする。
【解決手段】積分回路を形成する演算増幅器１２と、一方の電極端子に入力信号Ｖｉｎが印加されるとともに、他方の電極端子がスイッチング回路ｐｈ１またはｐｈ２を介して基準電位または上記演算増幅器の積分入力に接続される第１の入力容量素子Ｃ１と、一方の電極端子がスイッチング回路ｐｈ３またはｐｈ４を介して上記演算増幅器の積分出力または上記演算増幅器の積分入力に接続されるとともに、他方の電極端子が基準電位に接続される第２の入力容量素子Ｃ２を有し、スイッチング回路ｐｈ１，ｐｈ３とｐｈ２，ｐｈ４は、入力信号Ｖｉｎの周波数域よりも十分に高い周波数でオン／オフさせられるとともに、一方のオフ区間内に他方がオンされ、かつ他方のオフ区間内に一方がオンされる。 （もっと読む）

【課題】パワースイッチをオンとする際に発生する電源ノイズが許容値を超えないようにし、かつ、内部回路に与える電源電圧の立ち上がり時間を短縮することができるようにした半導体集積回路装置を提供する。
【解決手段】信号処理回路１５に対する電源投入時に、パワースイッチをなすＮＭＯＳトランジスタ２１−１〜２１−４、２２−１〜２２−４のうち、まず、ＮＭＯＳトランジスタ２１−１〜２１−４をオンとする。その後、信号処理回路１５が出力端子２０−１に出力する出力信号ＯＵＴの電圧変化を検出し、電源ノイズがピーク値に達したことが検出されると、ＮＭＯＳトランジスタ２２−１〜２２−４をオンとする。 （もっと読む）

【課題】高速動作時の出力波形品質を改善する。
【解決手段】高速多重化回路は、データ信号列（Ｄ１Ｐ，Ｄ１Ｎ），（Ｄ２Ｐ，Ｄ２Ｎ）毎に設けられ、入力されたデータ信号列を共通に接続された信号出力端子に選択的に出力する第１のトランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ２Ｐ，Ｑ２Ｎと、トランジスタＱ１Ｐ，Ｑ１Ｎから構成される差動対またはトランジスタＱ２Ｐ，Ｑ２Ｎから構成される差動対のいずれか一方をクロック信号ＣＫ１，ＣＫ２に応じてオンにする第２のトランジスタＱ３，Ｑ４と、トランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ２Ｐ，Ｑ２Ｎ，Ｑ３，Ｑ４にコレクタ電流を流す電流源となる第３のトランジスタＱ６，Ｑ７と、第３のトランジスタＱ６，Ｑ７のコレクタとエミッタ側の電源電圧ＶＥＥとの間に挿入されたコンデンサＣ１とを備える。 （もっと読む）

【課題】誘導性負荷に通電される電流値をＰＷＭ制御する電子制御装置において、負荷の個体差、温度特性によるインダクタンスと抵抗値のばらつきがあってもオーバーシュート・アンダーシュートの発生を回避でき、短時間に精度よく電流制御を行える方法を提供する。
【解決手段】直前のＰＷＭ周期の電圧を印加する区間の電流計測値の最大値および電圧を印加しない区間の電流計測値の最小値を計測する電流計測部２４４と、電流最大値と電流最小値から負荷１１のインダクタンスと抵抗値を推定する負荷Ｒ・Ｌ推定部２４５と、負荷のインダクタンス値と抵抗値とから次ＰＷＭ周期の電圧印加時間による誘導性負荷に通電される電流を予測して、目標電流設定部２４３で設定された目標電流と比較することにより、次ＰＷＭ周期のデューティ比を決定するＰＷＭ設定部２４６とを備え、次ＰＷＭ周期のデューティ比でＰＷＭ駆動回路を駆動する。 （もっと読む）

接合形電界効果トランジスタ（ＪＦＥＴ）を駆動するための、ＤＣ接続２段ゲートドライバが提供される。ＪＦＥＴは、ＳｉＣ ＪＦＥＴのようなワイドバンドギャップ接合形電界効果トランジスタ（ＪＦＥＴ）であり得る。ドライバは、第１ターンオン回路、第２ターンオン回路及びプルダウン回路を含む。ドライバは、入力パルス幅変調（ＰＷM）制御信号を受け入れて、ＪＦＥＴのゲートを駆動させるための出力ドライバ信号を発生させるように配置される。 （もっと読む）

【課題】マルチプレクサの動作異常を正確に検出可能とするマルチプレクサ回路を提供する。
【解決手段】複数チャンネルから入力されるアナログ入力信号を順次取り込み、当該入力信号を多重化して出力するマルチプレクサと、当該マルチプレクサから出力されるアナログ入力信号を複数のチャンネルに各々対応した複数のデジタル出力信号へ変換するＡＤコンバータと、複数のデジタル出力信号の出力値を監視し、当該出力値が全て予め定められた範囲内である状態が予め定められた判定時間の間継続している場合、マルチプレクサの動作が異常状態であると判定する処理装置と、アナログ入力信号の１つとして、判定時間より短い周期のパルス信号をマルチプレクサへ出力するパルス信号発生装置とを備えるマルチプレクサ回路。 （もっと読む）

【課題】従来の半導体集積回路は、クロスオーバー電圧の変動幅が増大するという問題があった。
【解決手段】本発明にかかる半導体集積回路は、差動入力の一方に基づいて第１及び第２の信号を生成するプリドライバ４ｃと、差動入力の他方に基づいて第３及び第４の信号を生成するプリドライバ回路４ｄと、ＶＤＤとＶＳＳとの間に設けられ、第１の信号に基づいて制御されるＭＮ４と、第２の信号に基づいて制御されるＭＰ４と、からなる出力回路５ａと、ＶＤＤとＶＳＳとの間に設けられ、第３の信号に基づいて制御されるＭＮ８と、第４の信号に基づいて制御されるＭＰ８と、からなる出力回路５ｂと、ＶＤＤに応じた第１の制御信号を生成する制御信号生成回路６と、を備える。さらに、プリドライバ４ｃは、第１の制御信号に基づいて第１の信号を制御し、第２のプリドライバ４ｄは、第１の制御信号に基づいて第３の信号を制御する。 （もっと読む）

【課題】コストおよび消費電力の増大をともなう高速の演算増幅器に依存することなく、ＩＣ化に適した回路でもって、高い周波数領域での静電容量挙動を高感度かつ高確度に検出できるようにし、これにより、高周波領域での誘電率挙動による物性の検査や分析を的確に行うことを可能にする。
【解決手段】２つのセンサ容量素子Ｃｘ１，Ｃｘ２を高周波クロック信号＋Φ１に同期して相補的に充放電させる通電回路５０と、その２つのセンサ容量素子の通電電流差分ΔＩｘと上記高周波クロック信号＋Φ１とのアナログ乗算操作によって、上記通電電流差分に応じた直流成分を有する電圧Ｖｏ１を出力する同期検波回路１０と、この同期検波回路１０の検波出力電圧を平滑処理しながら増幅する演算増幅器３０とを備え、この演算増幅器３０の出力から上記２つのセンサ容量素子の静電容量差分ΔＣｘに対応する直流出力電圧を得る。 （もっと読む）

【課題】連続通弧により半導体スイッチが故障に至るような誤動作を回避するドライブ回路を提供する。
【解決手段】外部から入力された駆動信号に基づいて半導体スイッチ２０を駆動させるドライブ回路１０ｂであって、駆動信号に基づいて半導体スイッチ２０の駆動制御を行うゲートドライバ１６と、ゲートドライバ１６による制御の状態にかかわらず、駆動信号の立ち上がりのタイミングに基づいて半導体スイッチ２０のスイッチング周期の終了時までの所定期間に強制的に半導体スイッチ２０をオフさせる強制オフ回路１８とを備える。 （もっと読む）

【課題】パワーオンリセット以外のリセットの場合に負荷を駆動し続け、パワーオンリセットの場合には、例えば負荷を駆動するための信号が与えられるまで、負荷を駆動しないようにすることが可能な負荷駆動装置、及び該負荷駆動装置を備える負荷駆動制御装置を提供する。
【解決手段】電源ラインＢＬ側と接地電位との間に直列に接続されたコンデンサＣ１及び抵抗Ｒ１からなる微分器が電源ラインＢＬの電圧の立ち上がりを微分した微分電圧に基づいて、入力端子２２１，２３１を電源ラインＢＬに夫々プルアップする抵抗Ｒ４，Ｒ１４の入力端子２２１，２３１側と接地電位との間にダイオードＤ３，Ｄ１３を介して接続されたＦＥＴＱ１が、少なくとも入力端子２２１，２３１に入出力ポート３５，３６より負荷Ｌ１，Ｌ２を駆動するための信号を与えられるまで導通する。 （もっと読む）