【課題】立ち上がりと立ち下がりのスルーレートを対称とすることができ、２Ｈ反転駆動時の駆動電流を確保すること。
【解決手段】本発明の一態様に係る演算増幅器は、第１電源及び第２電源との間に直列に接続された第１出力トランジスタ及び第２出力トランジスタと、前記第１出力トランジスタ及び第２出力トランジスタの間のノードに接続された出力端子と、前記第１出力トランジスタのゲートと前記出力端子との間、及び、前記第２出力トランジスタのゲートと前記出力端子との間の一方のみに設けられた位相補償素子と、記第１出力トランジスタのゲート及び前記第２出力トランジスタのゲートとの間に接続された浮遊電流源とを備えたものである。 （もっと読む）

【課題】終端抵抗の抵抗値が想定値とは異なる場合であっても、出力の差動信号の出力コモンモードの電位を一定値に保持することができる出力ドライバ回路を提供する。
【解決手段】レプリカ回路は、出力ドライバの第１、第２のトランジスタにそれぞれ相当する第７、第８のトランジスタと、出力ドライバの第３および第５、第４および第６のトランジスタにそれぞれ相当する、ドライバ回路のトランジスタのサイズの２／ｎ倍のサイズで、かつ、前段の回路からの差動信号の出力コモンモードの電位が入力される第９、第１０のトランジスタとを備える。オペアンプには、外部から供給される第１のリファレンス電圧と、第９のトランジスタと第１０のトランジスタとの間のノードの電位とが入力され、オペアンプの出力信号が、第１、第７のトランジスタに入力される。外部から供給される第２のリファレンス電圧が、第２、第８のトランジスタに入力され、カレントミラー回路が構成される。 （もっと読む）

【課題】消費電力、回路面積を増やすことなく、プリエンファシス量の分解能を向上することが可能な出力バッファ回路、差動出力バッファ回路、調整回路及び調整機能付き出力バッファ回路、並びに伝送方法を提供する。
【解決手段】遅延回路２３と、反転回路２２と、出力バッファ３〜７とを備え、伝送線路２に論理信号を送信し、伝送線路２の信号減衰量に応じて、送信側で４種以上の信号電圧を有する波形を生成する機能を有する出力バッファ回路１０であって、出力バッファ３はオン抵抗に可変抵抗部分１２を有し、可変抵抗値の変更によりプリエンファシス量が変更される。出力バッファ３は、前段にセクレタ２０を有し、オン抵抗に可変抵抗部分１２を有しており、反転回路２２は、セレクタ論理により出力バッファ６に入力する信号を選択可能で、データ信号を反転し、そして、セレクタ論理のセレクト信号により、タップのプリエンファシス量を調整する。 （もっと読む）

【課題】クロックスキューをより確実に抑制することが可能なクロック伝搬回路を提供する。
【解決手段】クロック伝搬回路10内のクロック伝搬ドライバ11及び12は、クロック停止制御信号SCSに応じてクロック信号CLKの伝搬を停止する。経時劣化検出回路20は、クロック伝搬ドライバ11及び12の内で動作状態にある一方のクロック伝搬ドライバ11から伝搬されたクロック信号CLKにより動作して自分自身の遅延劣化を検出する。動作状態切替部30は、経時劣化検出回路20による遅延劣化の検出に応じて、クロック伝搬ドライバ11に代えてクロック伝搬ドライバ12を動作状態とし、クロック信号CLKの論理回路ユニット2内の各回路への伝搬を継続する。 （もっと読む）

電力段及びドライバ段を含み、全ての段がIII族窒化物電力デバイスを用いる集積回路。
（もっと読む）

【課題】出力の差動信号の出力コモンモードの電位を一定値に保持することができる出力ドライバ回路を提供する。
【解決手段】レプリカ回路は、出力ドライバの第１、第２のトランジスタにそれぞれ相当する第７、第８のトランジスタと、出力ドライバの第３もしくは第５、第４もしくは第６のトランジスタにそれぞれ相当する第９、第１０のトランジスタと、ドライバ回路から出力される差動信号間に接続される終端抵抗に相当する抵抗素子とを備える。オペアンプには、外部から供給される第１のリファレンス電圧と、第９のトランジスタと抵抗素子との間のノードの電位とが入力され、オペアンプの出力信号が、第１、第７のトランジスタに入力される。外部から供給される第２のリファレンス電圧が、第２、第８のトランジスタに入力され、カレントミラー回路が構成される。 （もっと読む）

【課題】入力電圧に対する出力精度の高い電圧電流変換回路、及び電圧制御発振回路を提供する。
【解決手段】電圧電流変換回路は、入力端子１に入力された入力電圧を電流に変換して、出力する電圧電流変換回路であって、入力端子１に接続されたゲートを有するＮＭＯＳ４を含み、ＮＭＯＳ４に流れる電流に応じた出力電流を発生する第一電流発生回路１１と、ソース、及びドレインと異なる電位となるゲートを有するＮＭＯＳ８を含み、ＮＭＯＳ８に流れる電流に応じた重畳電流を発生して、ＮＭＯＳ４に供給する第二電流発生回路と、を備えたものである。 （もっと読む）

【課題】ＣＭＬレベルでスイングする信号をＣＭＯＳレベルでスイングする信号に変換する過程において、デューティ比の不一致を防止するＣＭＬ−ＣＭＯＳ変換器を提供すること。
【解決手段】第１基準レベルを中心にスイングする正ＣＭＬ信号を第２基準レベルにシフトする第１基準レベルシフト部、第１基準レベルを中心にスイングする負ＣＭＬ信号を第２基準レベルにシフトする第２基準レベルシフト部、第１基準レベルシフト部の出力信号のスイング幅をＣＭＯＳレベルに増幅する第１ＣＭＯＳ反転部、第２基準レベルシフト部の出力信号のスイング幅をＣＭＯＳレベルに増幅する第２ＣＭＯＳ反転部、第１ＣＭＯＳ反転部の出力信号に応じて第１及び第２ＣＭＯＳ反転部にソース電流を提供する第１バイアス部、第１ＣＭＯＳ反転部の出力信号に応じて第１及び第２ＣＭＯＳ反転部にシンク電流を提供する第２バイアス部を備えるＣＭＬ−ＣＭＯＳ変換器を提供する。 （もっと読む）

【課題】電子回路のブートストラップポイントの電圧を低下させる方法とそれを用いた装置を提供する。
【解決手段】シフトレジスタ回路等の電子回路において、ブートストラップポイント電圧レベルを低下させる放電装置を提供する。この回路において、第１トランジスタは、導通の際、入力パルスを受信し、入力パルスを第２トランジスタのゲート端に伝送して、第二トランジスタを導通状態にする。このゲート端がいわゆるブートストラップポイントである。入力パルスを受信した時、出力パルスが第２トランジスタのドレイン／ソース端に生成される。出力パルスの時間周期において、第１トランジスタは非導通態で、且つ、ブートストラップポイントは高電圧レベルにあり、第１トランジスタに対し電圧を印加する。放電回路は、少なくとも一つのトランジスタから構成され、ブートストラップポイントに接続されて、出力パルス周期内の電圧レベルを低下させる。 （もっと読む）

【課題】流れる電流の量にかかわらず出力電圧を一定に維持することで、電子制御機器等の誤動作を防止することのできる定電圧回路を提供する。
【解決手段】流入電流に基づいて基準電圧が変化する第一半導体素子Ｑ１０を備えた基準電圧発生回路１１と、前記基準電圧と出力電圧の電圧差に応じて出力電流を調整して定電圧制御する第二半導体素子Ｑ２０と、前記基準電圧と出力電圧の電圧差を検出する第三半導体素子Ｑ３０を備えた電圧検出回路１２と、前記電圧検出回路１２により検出された電圧差に対応した電流を前記基準電圧発生回路１１に供給するバイアス電圧補正回路１３を備えて構成される定電圧回路１０であって、前記第一半導体素子Ｑ１０及び前記第三半導体素子Ｑ３０の夫々に抵抗Ｒ１０、Ｒ３０が直列に接続されている。 （もっと読む）

【課題】データの遷移を感知してスルー率を制御し、一定のスルー率を維持するデータ出力装置及びこれを備える半導体メモリ装置を提供すること。
【解決手段】複数のデータの遷移個数を感知してスルー率制御情報を出力するスルー率制御部と、前記スルー率制御情報を受信し、調整されたプルアップ駆動能力及びプルダウン駆動能力により、前記複数のデータをそれぞれ出力するデータドライブ部とを備えることを特徴とする。 （もっと読む）

【解決手段】 レベルシフタ１００は、反転回路１０４と、クロス接続されたレベルシフティングラッチ１０２と、ＳＲロジックゲートラッチ１０３と、を含んでいる。レベルシフティングラッチの第１、第２出力は、ＳＲラッチのセット（Ｓ）およびリセット（Ｒ）入力に接続されている。反転回路（これは第１電源電圧ＶＤＤＬによって電力供給される）は、レベルシフティングラッチの第１入力上に入力信号の非反転の形態を供給し、レベルシフティングラッチの第２入力上に入力信号の反転された形態を供給する。入力信号のローからハイへの変化はＳＲラッチをリセットし、ハイからローへの変化はＳＲラッチをセットする。本レベルシフタのデューティサイクル歪みスキューは電圧、工程、および温度のコーナーにわたって５０ピコ秒未満であり、また、本レベルシフタはＶＤＤＬの公称値の４分の１を越える電源電圧マージンを有する。 （もっと読む）

【課題】本発明は、ＬＳＩ内部の抵抗値を外部の抵抗素子に基づいて規定範囲内に自動調整することを特徴とする。
【解決手段】半導体集積回路に接続された抵抗素子Ｒextの抵抗値に応じた値の基準電圧Ｖrefを発生する基準電圧発生回路１０と、制御コード信号Code_OUT[N:0]に応じて抵抗値が調整されるレプリカ抵抗回路１２を有し、このレプリカ抵抗回路の抵抗値に応じた値の比較用電圧Ｖaを発生する比較用電圧発生回路１２と、レプリカ抵抗回路と同様に構成され、制御コード信号に応じて抵抗値が調整される本体抵抗回路１４と、基準電圧及び比較用電圧をそれぞれの電圧値に応じた周波数を有する信号に変換し、さらに両信号を積分して積分データを生成し、かつ両積分データの差に基づいて前記制御信号を発生する抵抗制御回路１１とを半導体集積回路に内蔵したことを特徴とする。 （もっと読む）

【課題】電源電圧や温度の変動、製造ばらつきに対して出力信号のスルーレイトを一定に補償することができる出力バッファ回路を提供する。
【解決手段】出力バッファ回路は、バッファと、バッファの出力信号の遷移中に、出力信号の電圧が第１の電圧に到達したことを検出して第１の検出信号を出力する第１の電圧検出回路と、出力信号の電圧が第２の電圧に到達したことを検出して第２の検出信号を出力する第２の電圧検出回路と、第１の検出信号を、出力信号のスルーレイトの想定値に対応する所定時間だけ遅延して遅延信号を出力する遅延回路と、第２の検出信号と遅延信号との位相差を検出して位相差信号を出力する位相差検出器と、位相差信号に応じて、バッファの電流駆動力を調節する電流源とを備えている。 （もっと読む）

【課題】プリエンファシス機能を有する出力バッファ回路の、調整可能なプリエンファシス量を調整して、実使用状態の擬似的な伝送損失を実現して、ＬＳＩ単体または短い配線を接続した状態で、受信回路の性能テストを実施する出力バッファ回路を提供する。
【解決手段】伝送線路に論理信号を送信する出力バッファ回路であって、送信プリエンファシス出力回路３と、送信プリエンファシス量決定回路４を有する。送信プリエンファシス出力回路３は、送信プリエンファシス量決定回路４の出力信号によりプリエンファシス量を制御している。送信プリエンファシス量決定回路４は、擬似損失制御信号により、プリエンファシス量とプリエンファシスタップ数を調整し、送信信号のプリエンファシス量が、低い周波数の信号成分より高い周波数の信号成分ほど信号振幅が小さくなるように制御し、受信波形に信号劣化を与えて擬似的に伝送損失を実現する。 （もっと読む）

【課題】差動受信回路の誤動作防止を図る。
【解決手段】差動伝送回路１０の差動受信回路１４で信号線の未接続のとき、差動受信回路のトルー信号入力を電源２０の電圧Ｖccへプルアップして差動受信回路１４の出力電圧を高レベルＨＩに固定する。差動伝送回路１０の通常動作時、差動伝送回路１０の終端電圧ＶＴが１／２Ｖccに設定される場合において、抵抗２２、２４、２６の抵抗値Ｒ１、Ｒ２、Ｒ３をＲ１＋Ｒ２＝Ｒ３に設定してトルー信号入力ｉｎ＋の電圧をコンプリメント信号入力ｉｎ−の電圧と等しくする。符号化されたデータ信号を、コンデンサ２８、３０をそのまま通過させる。 （もっと読む）

【課題】 負電圧の出力電圧範囲を負電圧の絶対値の小さい側へ広げることができる広範囲な負電圧を使用可能な負電圧レベルシフタ回路を提供する。
【解決手段】 電源電圧Ｖｃｃと基準電圧Ｖｓｓ間で遷移する入力信号を、電源電圧と第１可変基準電圧Ｖｘ１間で遷移する出力信号に変換する第１レベル変換回路２と、第１レベル変換回路２の出力信号を入力し、第２可変基準電圧Ｖｘ２と第１負電圧Ｖｎｅｇ１間で遷移する出力信号に変換する第２レベル変換回路３と、第２レベル変換回路３の出力信号を入力し、基準電圧と第１負電圧間で遷移する出力信号に変換する第３レベル変換回路４と、第１負電圧より高電圧の第２負電圧を生成する第２負電圧生成回路５と、外部制御入力に応じて、第１可変基準電圧に第２負電圧または基準電圧を択一的に供給し、第２可変基準電圧に基準電圧または電源電圧を択一的に供給する状態選択回路６を備える。 （もっと読む）

【課題】本発明は差動ドライバ回路に関し，ＬＶＤＳのインターフェースとして使用した時にスリープモードにおいてもコモンモード電圧を維持することを目的とする。
【解決手段】 一方の端子を高電位電源に接続された定電流源に，他方の端子を低電位電源に接続され，２つの電界効果トランジスタを直列に接続して一組とした第１と第２のスイッチング回路からなる差動回路を備え，２つのスイッチング回路の２つのトランジスタの一方を交互に駆動する信号を基に，一対の伝送路に流れる信号電流の方向を切替えて信号伝送をし，定電流源は運用モード時の電流値と，スリープモード時の低い電流値とに切替えられ，低電位電源と他方の端子の間に抵抗を接続するか，短絡するかの切替えが可能な回路を設け，スリープモード時に，切替回路のスイッチをオフにしてスリープモード時のコモンモード電圧を通常時のレベルと同等に維持するよう構成する。 （もっと読む）

【課題】インバータの出力信号の振幅レベルを柔軟に設定することは困難であった。
【解決手段】第１スイッチＭ１は入力信号を受ける。第２スイッチＭ２は、第１スイッチＭ１と並列に、入力信号を受ける。出力電位検知インバータ３０は第１スイッチＭ１と第２スイッチＭ２との接続点から得られる出力信号の電位を検知する。入力スイッチＭ３は、出力電位検知インバータ３０を受けて、第２スイッチＭ２に入力信号を入力するか否かを制御する。出力電位検知インバータ３０は、出力信号の電位が所定の閾値電圧を超えると、入力スイッチＭ３をオフするよう制御する。 （もっと読む）

【課題】出力信号のレベルが不定となってしまう。
【解決手段】第１トランジスタＭ１は、第１端子が接地され、ゲートに論理信号Ｓ１が入力される。第２トランジスタＭ２は、第１端子が接地され、ゲートに論理信号Ｓ１の反転信号＊Ｓ１が入力される。第１インバータ１２は、入力端子が第１トランジスタの第２端子に接続され、出力端子が第２トランジスタＭ２の第２端子に接続され、第２電源電圧ＡＶＤＤを受けて動作する。第２インバータ１４は、入力端子が第２トランジスタＭ２の第２端子に接続され、出力端子が第１トランジスタＭ１の第２端子に接続され、第２電源電圧ＡＶＤＤを受けて動作する。リセットトランジスタＭ５は、第１端子に固定電圧が印加され、第１端子が第１トランジスタＭ１の第２端子に接続され、ゲートにリセット信号が入力される。 （もっと読む）