【課題】異なる電源電圧で使用されることが考えられる半導体装置において、好適な出力回路を有する半導体装置を提供する。
【解決手段】少なくとも出力端子の機能を有する信号端子と、電源端子と、電源端子から電源電圧が供給され内部出力信号を受けて信号端子を駆動する第一及び第二の出力バッファ回路を備えた出力回路と、電源電圧を判定し出力回路の動作を制御する電源電圧判定回路と、を備え、電源電圧判定回路が、第１の電位にあると判定したときには、第１の出力バッファ回路を活性化させると共に、第２の出力バッファ回路を非活性化させ、第２の電位にあると判定したときには、前記第１、第２の出力バッファ回路を共に活性化させる。 （もっと読む）

本発明は、接触式ＩＣカードに電源を供給する電源インターフェース回路を具現するにあたって、さらに簡単な構成で且つ安定して電源を供給することができる技術に関する。本発明による電源インターフェース回路は、外部から供給される電源制御信号を反転及び増幅して出力する電源制御部と、前記電源制御部の出力信号によって相補型トランジスタ部の接地端子側トランジスタのオン／オフ動作を制御するスイッチングダイオード部と、前記電源制御部から直接入力される制御信号と前記スイッチングダイオード部を介して入力される制御信号によって相補型トランジスタが互いに相反する動作を行いながら電源端子電圧を電源出力部側に伝達するか、または当該電源出力部のカード電源端子を接地電圧のレベルにミューティングさせる相補型トランジスタ部と、前記相補型トランジスタ部の動作によって、当該相補型トランジスタ部を介して入力される電圧をＩＣカードのカード電源端子に出力するか、またはカード電源端子を接地電圧のレベルに維持する電源出力部と、を備えて構成されることを特徴とする。 （もっと読む）

【課題】低消費電力化構造における回路レイアウト面積を大幅に増加させることなく、きめ細かな低電圧制御を行う。
【解決手段】領域２₁ を低速モードに移行させたい場合、システムコントローラ１４は、電源スイッチコントローラ６、および低電力駆動回路９に、リクエスト信号ＲＥＱ、イネーブル信号ＥＮ１をそれぞれ出力し、電源スイッチ部をＯＦＦとし、かつ仮想基準電位ＶＳＳＭ１の電圧レベルが約０．２Ｖ〜約０．３Ｖ程度となるように制御を行う。これにより、領域２₁ は、電源電圧ＶＤＤと仮想基準電位ＶＳＳＭ１との間の電圧で動作が行われることになるので、低速モードとして制御される。 （もっと読む）

【課題】デジタル回路などの回路に対し、スリープ・モードと通常モードとの間での高速な移行を可能にする。
【解決手段】本発明は、チップ内部の電荷の移動操作を利用して回路を高速でスリープに入らせる。本発明は、外部電力の必要性を低減し、回路内の電荷の移動を制御することによってスリープ・モードへの移行を迅速化する。高速スリープおよび高速再起動は、システムのより効率的な電力管理を可能にする。また、この機能は、電力あたりのパフォーマンスを最大化し、よりエネルギ効率のよいコンピューティング・アーキテクチャを提供する。 （もっと読む）

【課題】回路の動作電圧より低い電圧を用いた場合であっても出力が不定になるのを防止でき、チップ面積を小さくできコスト低減ができる電子回路を提供。
【解決手段】インバータ２２の入力がゲートに接続されたデプレッション型Ｐｃｈトランジスタ３２と、インバータ２２の出力がゲートに接続されたデプレッション型Ｎｃｈトランジスタ３１を設け、デプレッション型Ｎｃｈトランジスタ３１のソースをデプレッション型Ｐｃｈトランジスタ３２のソースに接続し、デプレッション型Ｐｃｈトランジスタ３２のドレインを第二の端子２に接続し、デプレッション型Ｎｃｈトランジスタ３１のドレインを第三の端子（出力端子）１０２が接続する。電源４の電圧が低下してインバータ２２を構成するエンハンスメント型Ｐｃｈトランジスタ５１とエンハンスメント型Ｎｃｈトランジスタ５２が動作できなくなっても回路の出力１０２をＬレベルとすることができる。 （もっと読む）

【課題】電源回路の立ち上がり時間を予め規定しなくても、必要な回路モジュールに電源を供給して消費電力を低下させることのできる半導体集積回路と電源制御方法を提供すること。
【解決手段】本発明にかかる半導体集積回路は、半導体集積回路の主電源から電源分離された回路モジュールに対して電源供給を行う電源と、回路モジュールからの出力信号の出力を制御する出力制御回路と、電源による電源供給及び出力制御回路を制御するシーケンス制御回路を備え、電源から回路モジュールに対して電源供給を開始する場合に、シーケンス制御回路から出力された電源制御信号に応じて、電源から回路モジュールに対する電源供給を開始するとともに、この電源供給開始時以降にシーケンス制御回路に対して第１のフィードバック信号を出力し、シーケンス制御回路は、第１のフィードバック信号に応じて制御信号を出力制御回路に対して出力するものである。 （もっと読む）

少なくとも部分的に、特に少なくともタイムスロット方式でＴＭＤＳ符号化され、且つ特に少なくとも１つのＤＶＩデータ接続、及び／又は、少なくとも１つのＨＤＭＩデータ接続に割り当てられた信号を、少なくとも１つのデータソースから少なくとも１つのデータシンクへ安価に伝送する回路装置（１００；１００’）及び方法を提供するために、
駆動回路（Ｓ１；Ｓ１’）は、上流に接続され且つ前記データソースに割り当てられた少なくとも１つの接続インターフェース（ＩＱ）によって、約５ボルトの供給電圧を含み、特に約５５ミリアンペア以下でチャージすることができる、供給電圧（Ｖ_{ＤＶＩ／ＨＤＭＩ}）を供給されること、
前記駆動回路（Ｓ１；Ｓ１’）の下流に接続された少なくとも１つの発光素子（ＬＤ_１）、特に少なくとも１つの光ダイオード、少なくとも１つの発光ダイオード、少なくとも１つのレーザダイオード、あるいは少なくとも１つの半導体レーザを含む少なくとも１つのレーザによって、電気的なＴＭＤＳ符号化信号を電気−光変換して、前記ＴＭＤＳ符号化信号を与えられた光（Ｌ_ＴＭＤＳ）として、少なくとも１つの光ファイバー（Ｆ_１）、特に少なくとも１つのガラス繊維又は少なくとも１つのプラスチックファイバーを含む少なくとも１つのプラスチック材料繊維に、連結すること、
少なくとも１つのＴＭＤＳトランスミッタ（ＴＭ）からデータソースに割り当てられた前記接続インターフェース（ＩＱ）へ供給される直流電流部分は、前記駆動回路（Ｓ１；Ｓ１’）によって前記発光素子（ＬＤ_１）を制御する変調信号電流に変換されること、
前記ＴＭＤＳ符号化信号を与えられた前記光（Ｌ_ＴＭＤＳ）は、少なくとも１つの光吸収素子（ＰＤ_１）、特に少なくとも１つのフォトダイオードによって、前記光ファイバー（Ｆ_１）から取り出されて、光−電気変換され、前記光吸収素子（ＰＤ_１）の下流且つ前記データシンクに割り当てられた少なくとも１つの接続インターフェース（ＩＳ）の上流に接続された少なくとも１つのトランスインピーダンス変換回路（Ｓ２；Ｓ２’）に供給され、前記トランスインピーダンス変換回路（Ｓ２；Ｓ２’）は、少なくとも１つの差動ペア配線（ＡＤ、ＡＤ’）によって印加される直流電圧部分によって提供されることが提案される。
（もっと読む）

【課題】 様々な種類の高速ディジタル・ガルヴァニック・アイソレータ及びそれに対応する集積化低電圧差動信号（「ＬＶＤＳ」）インターフェースを提供する。
【解決手段】 幾つかの実施形態によれば、ファントム電力が、ガルヴァニック・アイソレータの一方の側にアイソレータの他方の側から、２つの側を相互接続するシールドが付いたツイストペア・ケーブルを介して与えられるため、電力を別の電源を通して、又はアイソレータの両側に向けられて 接続された別個の物理的な配線によって、ガルヴァニック・アイソレータの両側に与える必要性が取り除かれる。そのようなファントム電源の構成により、コストが削減され、電力消費が低下され、またノイズ・レベルが低い高速シリアルデータ通信が必要な装置の中で利用できる工学設計の選択肢の数が増加される。 （もっと読む）

【課題】基板バイアス印加のためのコスト負担を軽減する。
【解決手段】電源電圧Ｖｄｄまたは基準電圧Ｖｓｓの電圧供給線１４,１７にソースが接続される機能回路１１内のトランジスタと、このトランジスタのチャネルが形成されるボディ領域と電圧供給線１４または１７との間に接続される基板バイアス可変抵抗素子（１６ｐ,１６ｎ）と、ボディ領域の電位がソース電位に対してもつ大小関係を、基板バイアス可変抵抗素子（１６ｐ,１６ｎ）の可変抵抗値により決定しているモニタ回路１８と、を有する。 （もっと読む）

【課題】トランジスタのしきい電圧が高めに仕上がった場合に、リーク電流低減回路の制御に用いられるスイッチ回路を常にオン状態としても、当該スイッチ回路のゲート幅を大きくすることなく電源インピーダンスを低減することを可能とする半導体装置を提供する。
【解決手段】半導体装置１において、スイッチ回路ＳＰ、ＳＮは、論理回路５０に供給する電圧を、動作状態がアクティブ状態にてオン状態となり動作状態がアイドル状態でオフ状態となることで切り替える。スイッチ回路ＤＢ、ＤＮは、スイッチ回路ＳＰ、ＳＮと並列に接続され、スイッチ回路ＳＰ、ＳＮの端子間のインピーダンスを低減させる。フューズ回路３０は、フューズを有し、当該フューズを切断することによりスイッチ回路ＳＰ、ＳＮを常にオン状態とし、スイッチ回路ＤＢ、ＤＮをオフ状態からオン状態に切り替える。 （もっと読む）

【課題】CPUの動作に支障を来すこと無く、消費電力を削減することが可能な半導体集積回路を提供する。
【解決手段】CPU１０と別に設けられた電源制御回路４０は、半導体チップ１上に設けられたCPU１０からの信号（例えばアイドル信号Ｓｉ）を検出する。電源制御回路４０は、この信号に応じて、CPU１０に対してスイッチ素子３０＿１を制御して電源電圧Ｖｐの供給を制御する。この制御により、ＣＰＵ１０の動作に支障をきたすことなく、効率よく電源制御が行える。 （もっと読む）

【課題】リーク電流の大きさに基づいた集積回路の電源遮断の制御をする電源遮断制御回路および電源遮断制御方法を提供する。
【解決手段】集積回路の基本回路をモデル化したモデル回路を含むモデル回路部と、前記モデル回路で生じたリーク電流によって充電される出力電圧と予め設定された基準電圧とを比較する電圧比較回路部と、前記比較結果から前記出力電圧が前記基準電圧に達するまでの到達時間を計測し、該計測結果から前記リーク電流の大きさを判定する判定回路部と、前記判定されたリーク電流の大きさに基づいて、前記集積回路の電源遮断を制御する電源遮断制御回路部と、を備える、電源遮断制御回路。 （もっと読む）

【課題】 スタンバイモード中に、入力信号に応じた出力信号を生成することができる半導体集積回路を提供することを目的とする。
【解決手段】 フルタイムコア１２１への電源供給中にパートタイムコア１２２への電源供給を一時的に遮断することができる半導体集積回路であって、パートタイムコア１２２は、多数のレジスタ１６３を含む同期回路１６１を有し、フルタイムコア１２１は、外部入力されるコアゲート信号Ｇｃに基づいて、パートタイムコア１２２に対する入出力信号をローレベルに固定するコアゲート回路１５１と、コアゲート回路１５１を介して同期回路１６１からの出力信号が入力され、外部入力されるラッチ信号Ｌに基づいて、入力信号の通過及び保持を選択的に行うラッチ回路１５２と、外部入力信号及びラッチ回路１５２の出力信号に基づいて、外部出力信号を生成する非同期回路１６２とを有する。 （もっと読む）

【課題】回路ブロックの電源供給／切断を制御する構成において安全且つ高速に回路ブロックの電源復帰が可能な半導体集積回路を提供することを目的とする。
【解決手段】半導体集積回路は、内部回路と、前記内部回路へ電源を供給する経路に設けられ、制御端子に印加される制御信号の電圧に応じた導通状態となることにより、前記内部回路への電源供給状態を制御する電源スイッチと、前記制御信号を所定の電圧にクランプするクランプ回路と、前記クランプ回路のクランプ動作の有効及び無効を切り替える切り替え回路とを含み、前記内部回路への電源供給状態を前記電源スイッチにより切断状態から供給状態に変化させるときに前記クランプ回路のクランプ動作を有効な状態に設定することを特徴とする。 （もっと読む）

【課題】論理回路部におけるリーク電流の低減を可能とする半導体装置を提供する。
【解決手段】半導体装置は、 第１の高電位（Vper1）を供給する第１の電源線（３１）と、第２の高電位（Vper2）を供給する第２の電源線（３２）と、第１の低電位（Vss1）を供給する第１の接地線（４１）と、第２の低電位（Vss2）を供給する第２の接地線（４２）と、第１の高電位を生成し、第１の電源線に供給する第１の内部電源発生回路（VDC1）と、第２の高電位を生成し、第２の電源線（３２）に供給する第２の内部電源発生回路（VDC2）と、第１の電源線及び第１の接地線に接続された第１の論理回路（１１）と、第２の電源線及び第２の接地線に接続された第２の論理回路（１３）とを備える。所定数の第１の論理回路と第２の論理回路が交互に直列に接続される。 （もっと読む）

【課題】立ち下がり時のリンギングおよび立ち上がり時のリンギングを抑制し、光スイッチの高速化を図ること。
【解決手段】駆動回路１００は、抵抗Ｒ１０８〜１１０と、オペアンプＯＰ１０５とを有する負電圧回路を、トランジスタＦＥＴ１０２のソースに接続し、制御信号によってトランジスタＦＥＴ１０１がオフ、トランジスタＦＥＴ１０２がオンに設定された場合（ＳＯＡモジュール２００をオフにする場合）に、負電圧回路の負の電流（負の電位）をＳＯＡモジュール２００に出力する。 （もっと読む）

【課題】入力パッドに印加される比較的高電圧を維持し、回路内の供給電圧範囲の対応する信号レベルを生成する。
【解決手段】入力回路は、フローティングウェルと、対応するバイアスセレクタと、入力バイアストランジスタとを有し、予め定められた値より大きい電圧を維持する外部電圧にゲート酸化膜がさらされないようにする。バイアスセレクタは、利用可能な最高電圧を選択してフローティングウェルに対応するバイアスを逆にし、トランジスタに過度な電気的ストレスがかからないようにする。入力に関連する端子が関連する電圧を切り換えられると、バイアスセレクタは、別の端子を選択し、引き続き利用可能な最高電圧を選択して正しい逆バイアス条件を提供する。抵抗器およびクランプは、回路内の供給電圧範囲に制限された、変換された出力電圧レベルを生成する。ラッチ出力により、プルダウントランジスタは、正確なロウレベル出力信号を提供できる。 （もっと読む）

【課題】動作に支障が生じるような電源スイッチ制御経路の故障を検出する。
【解決手段】回路ブロック２内の回路部と、回路部の電源供給を制御する複数の電源スイッチ１０と、共通の制御線１１を介して複数の電源スイッチ１０をオンまたはオフする制御部１２と、制御部１２に近い側で制御線１１の途中に設けられ、その接続と遮断を制御するテストスイッチ部１３と、制御部１２に遠い側で制御線１１に接続され、テストスイッチ部１３の動作に伴う制御線電位の変化を受け、テスト応答を出力するフリップフロップ回路ＦＦｒと、を有する。 （もっと読む）

【課題】増幅器の消費電力を抑制する。
【解決手段】インバータにより構成された差動増幅器１１０は、ＮＭＯＳトランジスタ１４２を介して電源電圧ＶＣＣと接続され、ＰＭＯＳトランジスタ１４４を介して接地電圧ＧＮＤと接続されている。ＮＭＯＳトランジスタ１４２は制御信号端子ＰＳと接続され、ＰＭＯＳトランジスタ１４４は、インバータ１５０を介して制御信号端子ＰＳと接続される。ＮＭＯＳトランジスタ１４２とＰＭＯＳトランジスタ１４４は、制御信号端子ＰＳからの制御信号により同時に切断可能に制御される。 （もっと読む）

【課題】外部クロックの周波数の変動にかかわらず、常に安定した電圧レベルを維持できるようにする半導体素子の内部電圧生成回路を提供すること。
【解決手段】本発明は、内部電圧端の電圧レベルが所定の目標レベルより低くなる期間において、前記内部電圧端をプルアップ駆動する第１電圧駆動手段２０と、外部クロックの周波数に対応する周期の１周期毎に、所定時間の間、前記内部電圧端をプルアップ駆動する第２電圧駆動手段２２とを備える半導体素子の内部電圧生成回路を提供する。 （もっと読む）