【課題】遅延を有する論理回路から検出した信号を直接利用して、その論理回路の電源電圧の制御を行うような機構が求められている。
【解決手段】本発明は、本発明は、論理回路と、前記論理回路の遅延の変化に応じた周波数の検出信号を出力する遅延特性検出回路と、前記検出信号に応じて抵抗値が変化する抵抗素子と、前記抵抗素子の抵抗値の変化に応じて参照電圧を出力する参照電圧生成回路と、前記参照電圧を前記論理回路及び遅延特性検出回路に出力する電圧供給回路とを有する半導体集積回路装置である。 （もっと読む）

【課題】電源立ち上げ時における誤作動信号の発生を抑制することのできる出力バッファ回路を提供する。
【解決手段】出力バッファ回路１は、第２レベルコンバータ１０ｂから出力される第２信号Ｄの電源立ち上げ時における立ち下がりタイミングを遅相させ、出力回路３０に出力する第４信号Ｇを生成するタイミング調整回路ＴＡを備える。タイミング調整回路ＴＡは、第１レベルコンバータ１０ａの第１信号Ｂよりも遅く立ち下がる第３信号Ｅを生成する第３レベルコンバータ１０ｃと、第３信号Ｅと第２信号Ｄとの論理和演算の結果を持つ第４信号Ｇを出力回路３０に出力するＯＲ回路４２と、を備える。 （もっと読む）

電子回路（１０）に電力を供給するための、少なくとも第１の電圧（Ｖ_ｈｉｇｈ）、または第１の電圧と異なる第２の電圧（Ｖ_ｌｏｗ）を電子回路に印加することができる装置に関する方法。この装置は、具体的には、制約条件（Ｃ）を定義する情報の項目を受け取ることができ、かつ第１の期間については第１の電圧（Ｖ_ｈｉｇｈ）に関連する第１の周波数（Ｆ_ｈｉｇｈ）での、および第２の期間については第２の電圧（Ｖ_ｌｏｗ）に関連する第２の周波数（Ｆ_ｌｏｗ）での回路の動作が、制約条件（Ｃ）を満たすようになる第１の期間および第２の期間を決定することができる性能モニタ（２２）を含む。装置は、第１の期間については第１の電圧（Ｖｈｉｇｈ）および第１の周波数（Ｆ_ｈｉｇｈ）を、ならびに第２の期間については第２の電圧（Ｖｌｏｗ）および第２の周波数（Ｆ_ｌｏｗ）を回路（１０）に印加する（２４、２０、１４）。
（もっと読む）

【課題】消費電力を低減し、かつ動作周波数の高周波数化を図り得るトレラント入出力回路を提供する。
【解決手段】入力モード時に、プルアップ側出力トランジスタＰ２４をオフさせるゲート信号を生成するゲート信号生成部は、イネーブル信号Ｅｎと入力モード時に入出力端子Ｔｉｏに入力される入力信号Ｄｉとに基づいてプルアップ側出力トランジスタＰ２４をオフさせるゲート信号を生成する。 （もっと読む）

【課題】信頼性を高め、かつ消費電力の増加を低減することのできる半導体装置を提供する。
【解決手段】通信装置と無線信号の送受信を行うためのアンテナと、アンテナに電気的に接続された複数の機能回路と、を有し、複数の機能回路のうち、いずれか一の機能回路は、いずれか他の機能回路の電源回路より出力される電源電圧を制御するための電源制御回路を有し、いずれか他の機能回路における電源制御回路は、第１端子が電源回路の出力端子に電気的に接続され、第２端子がグラウンド線に電気的に接続されたトランジスタを有し、トランジスタのゲート端子がいずれか一の機能回路が有する電源制御回路に電気的に接続されている。 （もっと読む）

【課題】電源遮断後もデータを保持可能な不揮発性記憶ゲートを組み込み、待機状態に入ると同時に電源を遮断できる不揮発性記憶ゲートを組込み型論理回路を提供する。
【解決手段】論理ゲート１６を有する論理演算部１４と、不揮発性記憶部１８，不揮発性記憶部に隣接して配置され，不揮発性記憶部へのデータ書込みおよび不揮発性記憶部からのデータ読出しのための制御信号を受信するデータインタフェース制御部２２，データインタフェース制御部に隣接して配置され，データ入力信号Ｄおよびクロック信号ＣＬＫを受信し，データ出力信号Ｑを出力する揮発性記憶部２４を有する不揮発性記憶ゲート１２とを備える。 （もっと読む）

【課題】半導体集積回路の容量素子と並列に接続された内部回路を高速に起動する。
【解決手段】前記の課題を解決するため、電子回路装置は、第一電圧が印加される第一電圧供給部に接続された第一容量素子と、該第一電圧供給部と該第一容量素子との間に配置された第一スイッチと、第二電圧が印加される第二電圧供給部に接続された第一負荷回路と、該第二電圧供給部と該第一負荷回路との間に配置された第二スイッチと、該第一容量素子と該第一負荷回路とを並列接続するように配置された第三スイッチと、該第一スイッチをオフ状態にするとともに該第三スイッチをオン状態にし、さらに該第二スイッチをオン状態にするスイッチ制御回路とを有することを特徴とする。 （もっと読む）

【課題】半導体装置において、ユーザボードの違いや製造ばらつきがあっても、電源共振ノイズによる問題を回避することができる技術を提供する。
【解決手段】半導体装置内の電源ノイズを観測する電源ノイズ観測回路１と、電源ノイズ観測回路１の出力に基づいて、生成クロック３０１の周波数が変化するクロック生成回路２と、生成クロック３０１が入力される演算回路ブロック３と、を備える。そして、前記電源ノイズ観測回路１によって観測される電源ノイズが低減するように、生成クロック３０１の周波数が調整される。 （もっと読む）

【課題】ソフトウェアによる処理負荷を大幅に低減しながら、半導体集積回路装置の低電力化処理を実現する。
【解決手段】論理回路ブロック２は、論理回路ブロック４を制御し、論理回路ブロック３は、論理回路ブロック２を制御する関係において、論理回路ブロック２のセルフパワーコントロールユニット６は、アクノリッジ信号Ａｃｋ＿ｏ、選択信号ｓｅｌ、ならびにイネーブル信号ｅｎａｂｌｅが非アクティブの状態の場合に低電力要求信号となる制御信号Ｐｗ＿ｃｎｔｌを低電力制御回路７に出力し、低電力制御を実行させる。また、セルフパワーコントロールユニット６は、イネーブル信号ｅｎａｂｌｅ、アクノリッジ信号Ａｃｋ＿ｏ、および選択信号ｓｅｌを監視し、これら信号のいずれか１つでもアクティブとなると、制御信号Ｐｗ＿ｃｎｔｌを非アクティブとして、低電力制御から復帰させる。 （もっと読む）

【課題】オープンドレイン出力バッファは、出力パッドに印加される比較的高電圧を受ける。
【解決手段】オープンドレインバッファは、多数のフローティングウェルと、出力スイッチングデバイスと、対応するウェル・バイアスセレクタとを有し、ゲート酸化膜が予め定められた値より大きい電圧を受けないようにする。ＰＭＯＳおよびＮＭＯＳウェル・バイアスセレクタは、それぞれ、有効な最高または最低電圧を選択して印加し、対応するウェル領域をバイアスし、デバイススイッチング端子に過剰な電気的ストレスがかからないようにする。端子関連出力にスイッチング関連電圧が印加されると、ウェル・バイアスセレクタは、代わりの端子を選択して最高または最低電圧の選択を連続して行い、適正なウェルバイアス状態を提供する。分圧器は、ウェルバイアス電圧を適正に選択させる基準電圧をフローティングウェルに対して生成する。 （もっと読む）

【課題】電源遮断からの復帰時間が短く、かつ回路規模が抑制されたパワードメインを設計する。
【解決手段】回路挿入位置抽出部１３は、パワードメインの出力側境界からＮ段目のＦＦと（Ｎ−１）段目のＦＦとの間の信号経路において、出力の分岐点をノードとして定義し、この定義に基づくノードモデルにおいて、Ｎ段目の各ＦＦから（Ｎ−１）段目の各ＦＦまでのすべての信号経路上のノードの数が同じになるようにノードを追加して、ノードモデルを更新する。そして、更新したノードモデルにおいて、Ｎ段目または（Ｎ−１）段目の各ＦＦから見て同じノード段数となる位置に配置されたノードをカウントし、ノードの数が最も少ないノード段数に対応するノードの出力側を、電源遮断時にその直前の入力信号値を保持する機能を備えたデータラッチ回路を挿入する位置として抽出する。 （もっと読む）

【課題】消費電力、回路面積を増やすことなく、プリエンファシス量の分解能を向上することが可能な出力バッファ回路、差動出力バッファ回路、調整回路及び調整機能付き出力バッファ回路、並びに伝送方法を提供する。
【解決手段】遅延回路２３と、反転回路２２と、出力バッファ３〜７とを備え、伝送線路２に論理信号を送信し、伝送線路２の信号減衰量に応じて、送信側で４種以上の信号電圧を有する波形を生成する機能を有する出力バッファ回路１０であって、出力バッファ３はオン抵抗に可変抵抗部分１２を有し、可変抵抗値の変更によりプリエンファシス量が変更される。出力バッファ３は、前段にセクレタ２０を有し、オン抵抗に可変抵抗部分１２を有しており、反転回路２２は、セレクタ論理により出力バッファ６に入力する信号を選択可能で、データ信号を反転し、そして、セレクタ論理のセレクト信号により、タップのプリエンファシス量を調整する。 （もっと読む）

ＦＰＧＡ（１０５）内の臨界コア電圧のためにＦＰＧＡ（１０５）とＰＣＢ電圧面（１−２４）との間のインダクタンスを最小限にするようにＰＣＢ面（１−２４）の積層を制御することによりデバイスジッタを低減するためのモデルおよび方法が提供される。更に、ダイ内の臨界コア電圧のためにダイと基板電圧面との間のインダクタンスを最小限にするようにパッケージ基板面の積層を制御することによりジッタを低減するためのモデルおよび方法が提供される。
（もっと読む）

【課題】多数の機能ブロックが搭載されたSoCにおいてベクタ入力によるリーク電流削減手法に最適化されたスキャンチェイン構成及び、その制御方法を提供することである。
【解決手段】この半導体集積回路装置は、複数の機能ブロックを有する複数の電源ブロック（Ａｒｅａ１〜ＡｒｅａＮ）と、電源ブロックに対して動作用電源を供給可能な電源スイッチ（ＰＳＷ１〜ＰＳＷＮ）と、電源ブロック毎に張られたスキャンチェインと、スキャンチェインに低リーク状態に遷移可能なベクタを供給するメモリ部（ＶＥＣ）を具備し、スキャンチェインを非動作の機能ブロックだけに接続し直すことで、短時間に低リーク状態に遷移可能になる。 （もっと読む）

【課題】消費電力削減の効果を発揮すること。
【解決手段】パイプライン接続された複数の演算装置４と、データ通知信号が入力されると処理制御信号を生成し出力する処理制御装置２と、処理制御信号が入力されるとクロック制御信号を生成し出力するクロック制御信号生成装置３と、を備え、演算装置４は、クロック制御信号が入力されると、クロック制御信号に基づいて、演算装置を動作させるゲーテッドクロック信号を生成し出力するクロックゲーティング回路５と、ゲーテッドクロック信号に同期して動作し、データおよび処理制御信号が入力されると、データに対して処理制御信号が指示する処理を行い、処理後のデータおよび処理制御信号を後段に接続された演算装置４へ出力する演算ブロック６と、クロック制御信号が入力されると、クロック制御信号を処理後のデータおよび処理制御信号と同期するように、演算ブロック６での処理時間分遅延して、後段に接続された演算装置４へ出力する遅延回路７と、を備える。 （もっと読む）

【課題】配線領域の増大を抑制しつつも、電源遮断回路が正常に機能しているかを試験することのできる半導体集積回路装置を提供する。
【解決手段】内部回路１０と電源遮断回路２０との間のノードＡの仮想電源電圧ＶＤ１を比較電圧Ｖｎに変換する電圧シフト回路４０と、電源遮断回路２０の電源通電動作時に高電位基準電圧を生成し、電源遮断動作時に低電位基準電圧を生成する基準電圧生成回路５０が備えられる。また、電圧シフト回路４０からの比較電圧Ｖｎと、基準電圧生成回路５０からの基準電圧ＶＲとを比較して判定信号ＪＳを生成し、その判定信号ＪＳを出力パッド７５に出力する電圧比較回路６０が備えられる。 （もっと読む）

【課題】低消費電流かつ高速動作が可能な半導体集積回路装置を提供する。
【解決手段】本発明の半導体集積回路装置は、論理回路に対して、階層電源システムを備える。インバータＸ１、…は、高電位側のメイン電源線Ｌ１およびサブ電源線Ｌ２、低電位側のメイン接地線Ｌ３およびサブ接地線Ｌ４から電源の供給を受ける。内部電源電圧降圧回路ＶＤＣ１ａを配置し、メイン電源線Ｌ１の電圧を通常の高電位側の動作電源電圧より高く設定する。内部電源電圧昇圧回路ＶＵＣ１ａを配置し、メイン接地線Ｌ３の電圧を通常の低電位側の動作電源電圧より低く設定する。スイッチトランジスタにより、各々の電源線をショートさせた場合、各電源線の電圧を動作電源電圧に維持することが可能となる。 （もっと読む）

非同期パイプラインにおけるリーク制御のシステム及び方法が開示される。実施形態において、非同期回路デバイスの動作ステージで、信号が先行ステージから受け取られ、この動作ステージに関連付けられたスイッチが、動作ステージに対する電力を使用可能にするために、動作ステージへ送られた制御信号に応じてアクティベートされる。
（もっと読む）

【課題】
本発明の目的は、連動して動作する、パワーゲーティング回路により制御されている、２以上の回路ブロックについて、一方の回路ブロックの電源ドメインが電源と接続されている状態において、他方の回路ブロックの電源ドメインが電源と接続されない状態とならないような回路を有する半導体集積回路を提供することにある。
【解決手段】
複数の回路ブロックと、回路ブロック毎に、第１制御信号の論理に応じて電源の供給、切断を行う電源スイッチと、第２制御信号を受け、複数の前記電源スイッチの内、どの電源スイッチを制御するかを選択し、選択された各電源スイッチに対応して、電源の供給又は切断を行うように指示する第３制御信号を出力する電源スイッチ制御部と、電源スイッチと電源スイッチ制御部との間に設けられ、第３制御信号の論理を変換して得られた第１制御信号を選択された各電源スイッチに出力する第１保護回路と、を備える半導体集積回路。

（もっと読む）

【課題】選択的にパワーアップまたはパワーダウンさせることができる電力領域ＰＤ０，ＰＤ１，ＰＤ２，ＰＤ３を集積回路に設ける。
【解決手段】電力領域内のコア回路１０によって生成された信号１２をバッファする働きをする出力回路８は、それぞれ出力電力供給電圧ＩＯＶ_ｄｄを有している。適応型電圧感知回路２４は、コア回路１０へのコア電力供給電圧が閾値レベルを下回ったことを感知するとともに、低電圧信号を生成する。出力信号保持が事前に選択され、関係する出力信号に対してアクティブにされた場合に、出力回路８は、出力状態（低電圧で駆動される出力信号、高電圧で駆動される出力信号、またはハイインピーダンス駆動状態における出力信号）を維持することによって、低電圧信号に応答する。保持モードは、保持が要求されているか否かを示すモードラッチ２４内に格納された値とともにオンショットパルスによって事前に選択される。 （もっと読む）