【課題】 内部回路の内部ノードが初期状態に設定されたことを精度よく検出し、内部回路が動作を開始するまでの復帰時間を短縮する。
【解決手段】 第１電源スイッチは、内部電源電圧を受けて動作する内部回路の動作を開始させるための第１電源オン信号の活性化中に、外部電源線を内部電源電圧が供給される内部電源線に接続する。第２電源スイッチは、第２電源オン信号の活性化中に、外部電源線を内部電源線に接続する。検知部は、第１電源スイッチのオンにより上昇する内部電源電圧を受けて動作する回路を含む。検知部は、内部電源電圧が第１電圧を超えることにより、内部回路の内部ノードが初期状態に設定されたことを検出したときに第２電源オン信号を活性化する。 （もっと読む）

【課題】回路規模を増大させることなくトランジスタの閾値電圧に応じた制御電圧を精度良く生成することが可能な制御電圧生成回路を提供すること。
【解決手段】本発明にかかる制御電圧生成回路は、高電位側電源と低電位側電源との間に直列に接続された同一導電型の複数のＭＯＳトランジスタを有し、何れかのＭＯＳトランジスタのドレイン電圧を参照電圧Ｖｐ１として生成する参照電圧生成部１１と、高電位側電源と低電位側電源との間に直列に接続され参照電圧生成部１１と同一導電型の複数のＭＯＳトランジスタを有し、何れかのＭＯＳトランジスタのゲートに参照電圧が供給され、何れかのＭＯＳトランジスタのドレイン電圧を制御電圧（バイアス電圧）として出力する電圧変換部１２と、を備える。 （もっと読む）

【課題】端子切替時の挿入損失の増加を抑制した半導体スイッチを提供する。
【解決手段】実施形態によれば、電源回路部と制御回路部とスイッチ部とを備えた半導体スイッチが提供される。前記電源回路部は、内部電位生成回路と第１のトランジスタとを有する。前記内部電位生成回路部は、電源線に接続され、入力電位よりも高い第１の電位を生成する。前記第１のトランジスタは、前記内部電位生成回路の入力と出力との間に接続され、前記第１の電位が前記入力電位よりも低下したときオンして前記第１の電位を前記入力電位以上に保持するようにしきい値電圧が設定されたことを特徴とする。前記制御回路部は、前記第１の電位を供給され、ハイレベルまたはローレベルの制御信号を出力する。前記スイッチ部は、前記制御信号を入力して端子間の接続を切り替える。 （もっと読む）

【課題】簡易な構成で電荷の再利用効率を高め、複数のＬＳＩを搭載したシステム全体のエネルギー効率を向上することが可能な半導体回路および半導体装置を提供する。
【解決手段】入力端子２０にＬレベルの信号が入力されたとき、回路素子１０の出力端子２２に接続される信号線２４の配線容量Ｃｐに正の電荷が充電される。入力端子２０にＨレベルの信号が入力されたとき、ＮＭＯＳトランジスタＮｒ１は、論理素子のＮＭＯＳトランジスタＮ１が導通するのと同時に導通する。これにより、信号線２４から放電される電荷の一部が、ＮＭＯＳトランジスタＮｒ１およびダイオードＤ１を介して、電荷回収線２に移動する。電荷回収線２が回収した電荷は、電荷再利用端子３を介して半導体チップ１Ａの外部に放出されると、電荷再利用線３０に接続された電荷回収用の容量素子Ｃｅｘｔに蓄積される。蓄積され電荷は、他の半導体回路等の電源端子に供給される。 （もっと読む）

【課題】複数の電源電圧に対して伝搬遅延時間を最適化したレベルシフト回路を提供する。
【解決手段】実施形態によれば、ハイサイドスイッチと、ローサイドスイッチと、を備えたレベルシフト回路が提供される。前記ハイサイドスイッチと前記ローサイドスイッチとは、高電位電源線と低電位電源線との間に直列に接続され、入力信号に応じて排他的にオンする。前記ハイサイドスイッチのオン抵抗と前記ローサイドスイッチのオン抵抗との比は、前記ハイサイドスイッチと前記ローサイドスイッチとの接続点に出力される出力信号と、前記入力信号と、の入出力間レベル差に応じて設定されることを特徴とする。 （もっと読む）

【課題】
低い電源電圧でも動作可能な論理回路を提供する。
【解決手段】
論理回路は，電源電圧側に接続された第１導電型の第１のMOSFETと，基準電圧側に接続されゲートに入力信号が供給される第１導電型の第２のMOSFETと，第１，第２のMOSFETの電流端子の接続ノードに接続された出力端子と，第１のMOSFETのゲートとソース間に設けられたカップリングキャパシタと，第１のMOSFETのゲートと電源電圧との間に設けられた抵抗とを有する。 （もっと読む）

【課題】解像度が小さく測定精度が高い時間測定を行うことができるＴＤＣ回路を提供する。
【解決手段】ＴＤＣ回路１は、共通の構成を有する３２個の単位セル１１_０〜１１_３１がリング状に接続されたリング部１０等を備える。単位セル１１は、第１インバータ回路１１１，第２インバータ回路１１２，スイッチＳＷ_０，スイッチＳＷ_１およびスイッチＳＷ_２を含む。第１インバータ回路１１１のＰＭＯＳトランジスタのゲート幅は、第２インバータ回路１１２のＰＭＯＳトランジスタのゲート幅のα_ｐ倍である。第２インバータ回路１１１のＮＭＯＳトランジスタのゲート幅は、第１インバータ回路１１２のＮＭＯＳトランジスタのゲート幅のα_ｎ倍である。α_ｐおよびα_ｎの双方が１より大きいか又は双方が１より小さい。 （もっと読む）

【課題】データ出力タイミングの設計を簡略化出来る半導体装置を提供すること。
【解決手段】第１クロックＣＬＫに同期してデータを連続的に出力する半導体装置であって、外部から与えられる前記第１クロックＣＬＫから第２クロックＩＣＬＫを生成するクロック生成回路５０、５１と、前記第２クロックＩＣＬＫに同期して動作し、前記データが入力されるフリップフロップ回路５２と、前記フリップフロップ回路５２から出力される前記データを外部へ出力する出力バッファ回路５４と、バンドギャップリファレンス回路２２を含み、該バンドギャップリファレンス回路２２により制御される電圧Ｖ_ＢＧＲを発生し、該電圧Ｖ_ＢＧＲを前記クロック生成回路５０、５１、前記フリップフロップ回路５２及び前記出力バッファ回路５４へ電源電圧として供給する電源回路とを備える。 （もっと読む）

【課題】低電圧側の電源が遮断された時にレベルシフト回路を電源電圧と切り離すことなくロウレベルまたはハイレベルに出力を固定する。
【解決手段】レベルシフト回路にはレベルシフタ１１と、イネーブル回路１２とが設けられている。レベルシフタ１１は、低電圧入力を高電圧出力に変換する。イネーブル回路１２は、低電圧入力の代わりにイネーブル信号Ｂをレベルシフタ１１に入力し、レベルシフタ１１の出力信号Ｚをロウレベルまたはハイレベルに固定する。 （もっと読む）

【課題】しきい電圧Ｖ_Ｔが小さくてもリーク電流が小さく、また高速にかつ小さな電圧振幅で動作するＣＭＯＳ回路さらには半導体装置を提供することである。
【解決手段】ゲートとソースを等しい電圧にしたときにドレインとソース間に実質的にサブスレショルド電流が流れるようなＭＯＳＴ（Ｍ）を含む出力段回路において、その非活性時には、前記ＭＯＳＴ（Ｍ）のゲートとソース間を逆バイアスするように該ＭＯＳＴ（Ｍ）のゲートに電圧を印加する。すなわち、ＭＯＳＴ（Ｍ）がｐチャンネル型の場合にはｐ型のソースに比べて高い電圧をゲートに印加し、また、ＭＯＳＴ（Ｍ）がｎチャンネル型の場合にはｎ型のソースに比べて低い電圧をゲートに印加する。活性時には、入力電圧に応じて該逆バイアス状態を保持するかあるいは順バイアス状態に制御する。 （もっと読む）

【課題】出力バッファのインピーダンスの調整に要するクロック数を抑制する。
【解決手段】プルアップレプリカバッファは、キャリブレーション端子と電源配線の間に接続され、カウンタから供給されるＤＲＺＱＰ信号によりインピーダンスを制御される。プルダウンレプリカバッファは、接地配線と接続ノードＡの間に接続され、カウンタから供給されるＤＲＺＱＮ信号によりインピーダンスを制御される。より具体的には、ＤＲＺＱＰ信号やＤＲＺＱＮ信号はカウント値を示し、このカウント値に比例してレプリカバッファのインピーダンスが段階的に増減される。カウント値は、二分探索法にしたがって更新される。 （もっと読む）

【課題】 間欠動作する論理回路の動作停止時（待機時）のリーク電流を低減するとともに、さらに論理回路の動作時の駆動電流を十分に供給可能とする。
【解決手段】 論理回路と電源の間に接続のパワースイッチを論理回路の間欠動作に合わせて制御する構成において、２つのパワースイッチは論理回路と正の電源電位との間にｎＭＯＳトランジスタを接続し、論理回路と接地電位との間にｐＭＯＳトランジスタを接続した構成とし、論理回路の動作停止時にｐＭＯＳトランジスタのゲート端子を正の電源電位に接続して非導通とし、論理回路の動作時にｐＭＯＳトランジスタのゲート電位を接地電位に接続して導通させるスイッチを備え、論理回路の動作停止時にｎＭＯＳトランジスタのゲート端子を接地電位に設定して非導通とし、論理回路の動作時にｎＭＯＳトランジスタのゲート端子を正の電源電位以上の電位に設定して導通させる電圧変換器を備える。 （もっと読む）

【課題】高耐圧トランジスタを用いないで高電圧出力と高速出力とを両立させる出力バッファ回路を提供する。
【解決手段】第１及び第２の電源が供給され、第１の電源系の入力論理信号を第２の電源系の出力論理信号に変換して出力する出力バッファ回路であって、第２の電源と接地との間にソースドレインが直列に接続された第１乃至第４のトランジスタと、第２の電源電圧が大きいときに、第１の電源電圧を出力し、第２の電源電圧が小さいときに接地電圧を出力する第１制御電圧生成回路と、入力論理信号が接地レベルのときに第２の電源の電圧値を出力し、入力論理信号が第１の電源電圧レベルのときに第１制御電圧生成回路の出力電圧と略同一電圧レベルの信号を出力する第２制御電圧生成回路と、を備える。 （もっと読む）

【課題】従来技術によるスイッチ回路装置では、ドライバ回路がアンテナ端子とポートとの間に振幅の大きい高周波信号を入力した際に、ドライバ回路内部でリーク電流が発生し、スイッチ回路装置の消費電力が増大する、という問題がある。
【解決手段】ドライバ回路の出力部に、リーク電流抑制回路部を設ける。本発明のスイッチ回路装置によれば、リーク電流抑制回路部が高周波信号の侵入を抑制するので、ドライバ回路は出力状態を保持することが出来て、リーク電流の問題が解決される。 （もっと読む）

【課題】回路面積を大きくすることなく入力信号に対する応答速度が速いレベルシフタ回路および表示ドライバ回路を提供することである。
【解決手段】本発明にかかるレベルシフタ回路１は、第１の電圧変換回路１１、第２の電圧変換回路１２を備える。第１の電圧変換回路１１は、電源電位ＧＮＤと電源電位ＶＤＤＬとの間の振幅を有する入力信号ＩＮが入力されると共に、電源電位ＶＤＤＬよりも高い電源電位ＶＤＤＨが供給される。また、電源電位ＶＤＤＨの電源線４１から供給される電流を制限する電流制限回路３４を備え、入力信号ＩＮよりも大きな振幅を有する電圧信号を入力信号ＩＮに応じて出力する。第２の電圧変換回路１２は、電源電位ＶＤＤＨが供給されると共に、第１の電圧変換回路１１から出力された電圧信号に応じて電源電位ＧＮＤと電源電位ＶＤＤＨとの間の振幅を有する出力信号を出力する。 （もっと読む）

【課題】出力信号遅延を抑制し、消費電流の増大を抑制する出力回路の提供。
【解決手段】入力端子１０１と出力端子１０２の電圧を差動入力する差動入力段１１０からなる差動増幅回路と、第１及び第２の電源端子ＶＤＤ、ＶＳＳに接続された第１及び第２のカレントミラー１３０、１４０と、前記第１及び第２のカレントミラーの入力間、出力間に接続される第１、第２の連絡回路１５０Ｌ、１５０Ｒと、第１導電型の第１のトランジスタ１２１と第２導電型の第２のトランジスタ１２２とからなる出力増幅回路と、前記第１、第２の電源端子ＶＤＤ、ＶＳＳの電源電圧の間の電圧が供給される第３の電源端子ＶＭＬの電圧に応じたバイアス信号を受ける第１導電型の第３のトランジスタ１６１からなる制御回路１６０と、を備えている。 （もっと読む）

【課題】ＭＴＣＭＯＳ回路を用いた半導体デバイス回路において、アクセススピードを損なわず、スタンバイ電流が少なく、スタンバイ状態からの復帰が早い半導体デバイス回路を提供する。
【解決手段】第１のＰＭＯＳＦＥＴと第１のＮＭＯＳＦＥＴとを含む機能回路を備えた半導体デバイス回路において、アクティブモード時に第１のＰＭＯＳＦＥＴを電源電圧源に接続し、スタンバイモード時に電源電圧源に接続しないように制御する第２のＰＭＯＳＦＥＴと、アクティブモード時に第１のＮＭＯＳＦＥＴを接地側電圧源に接続し、スタンバイモード時に接地側電圧源に接続しないように制御する第２のＮＭＯＳＦＥＴと、電源電圧源に接続されかつ第１のＰＭＯＳＦＥＴに並列に接続されその出力信号を保持する第３のＰＭＯＳＦＥＴと、接地側電圧源に接続されかつ第１のＮＭＯＳＦＥＴに並列に接続されその出力信号を保持する第３のＮＭＯＳＦＥＴとを備えた。 （もっと読む）

【課題】スタンバイ状態への設定と解除が頻繁に繰り返されることにより、消費電力が増大することを避けることのできる半導体装置を提供する。
【解決手段】内部回路５０と、第１制御信号を受けて内部回路への電源供給を制御する電源制御回路４０と、第２制御信号を受けて第１制御信号を出力する制御信号発生回路３０と、を備え、制御信号発生回路３０は、第２制御信号の非活性期間が第１の期間未満であるときに第１制御信号を非活性状態とせず、第１の期間以上であるときに第１制御信号を非活性状態とする。 （もっと読む）

【課題】中間電位の電源を必要としない１段のレベルシフトで、しかもＮ型トランジスタのＯＮ電流が十分にとれるレベルシフタ回路を提供する。
【解決手段】入力端子と、出力端子と、高電圧レベル用の高電源と、を有し、前記高電源とその接地点の間にＰ型トランジスタＰ１、Ｐ２とＮ型トランジスタＮ１、Ｎ２を備えた回路を構成し、Ｐ型トランジスタＰ１とＮ型トランジスタＮ１を１ないし複数個のＮ型トランジスタＶｎを介して直列接続し、同様にＰ型トランジスタＰ２とＮ型トランジスタＮ２を１ないし複数個のＮ型トランジスタＷｎを介して直列接続し、更に、前記Ｎ型トランジスタＶｎのゲートと前記Ｎ型トランジスタＷｎのゲートの接続点にバイアス電位を印加して、前記入力端子に入力された低電圧のレベルの信号から前記高電圧レベルの信号にシフトして前記出力端子から出力することを特徴とするレベルシフタ回路。 （もっと読む）

【課題】スイッチ素子の製造バラツキを排除し、より均一で確実な溶断が行える半導体装置のトリミング方法、及びトリミング制御回路を提供すること。
【解決手段】電位が異なる第１電源（電源端子ｃ）と第２電源（接地端子ｄ）との間にて直列接続された第１スイッチ素子Ｓ１〜Ｓ３およびフューズＦ１〜Ｆ３を内蔵した半導体装置１０１における第１スイッチ素子Ｓ１〜Ｓ３をオン制御することでフューズＦ１〜Ｆ３に電圧を印加してフューズＦ１〜Ｆ３を溶断する半導体装置１０１のトリミング方法であって、第１スイッチ素子Ｓ１〜Ｓ３をターンオン制御することにより、第１電源（電源端子ｃ）からフューズＦ１〜Ｆ３を溶断させない第１電圧値を所定時間印加するステップと、第１電圧値の印加が完了した後、第１電源（電源端子ｃ）からフューズＦ１〜Ｆ３を溶断させる第２電圧値を印加するように切り替えるステップと、を含む。 （もっと読む）