【課題】マスクデータの変更をせずに複数のデフォルト値を設定する。
【解決手段】半導体装置８０には、ｎ個のデフォルト値設定回路が並列に配置される。ｎ個のデフォルト値設定回路には、デフォルト値設定部２、デフォルト値設定部３、及びマルチプレクサＭＵＸ１がそれぞれ設けられる。デフォルト値設定部２は低電位側電源ＶＳＳ電圧（ローレベル）を設定し、デフォルト値設定部３は高電位側電源ＶＤＤ電圧（ハイレベル）を設定する。マルチプレクサＭＵＸ１は、デフォルト値設定部２及び３の値が入力され、モード選択信号Ｓｍｓにより１ビットのデフォルト値を生成する。ｎ個のデフォルト値設定回路はＮビットのデフォルト値を生成する。 （もっと読む）

【課題】有効なセットアップ特性及びホールド特性を良好に確保することが可能な入力インターフェース回路を提供すること。
【解決手段】本発明に係る入力インターフェース回路１００は、データが外部入力される信号端子に接続される入力初段回路と、外部入力されるクロックと、入力初段回路に含まれるラッチ回路３、４へのラッチタイミング信号とを同位相に調整する位相調整回路６と、を備える。位相調整回路６は、クロックと当該クロックから擬似する擬似遅延回路の出力との比較結果に基づいてクロックツリー回路７を通過してラッチ回路３、４へと供給されるラッチタイミング信号の遅延時間を調整する。 （もっと読む）

【課題】電源回路等を追加することなく、第１の電源電圧が低下してもダイナミックＶＴによる高速化の効果の低減を抑制できる半導体装置を提供する。
【解決手段】第１の回路は、第１の電源電圧を供給する第１の電源ラインと第１の電源電圧よりも低い第２の電源電圧を供給する第２の電源ライン間に接続された、トランジスタを備える。制御回路は、第１の電源ラインと第２の電源ライン間に接続され、上記トランジスタのバックゲートに第１の電源電圧と第２の電源電圧の電位差よりも振幅が大きい制御信号を供給する。 （もっと読む）

【課題】本発明は、中央処理装置の低消費電力モード時に外部から供給されるアナログ信号の正確なＡＤ変換を行うことができる半導体集積回路を提供することを目的とする。
【解決手段】割込み信号のエッジ検出を行ってエッジ検出信号を生成するエッジ検出手段１１と、外部から供給されるアナログ信号をエッジ検出信号により保持し、中央処理装置１３からの制御により、保持しているアナログ信号をＡＤ変換して中央処理装置に供給するＡＤ変換手段１２とを有し、割込み信号又はエッジ検出信号によって中央処理装置が低消費電力モードからクロックを高速とする通常モードとなった後にＡＤ変換手段１２に保持しているアナログ信号をＡＤ変換したデジタルデータを中央処理装置１３に取り込む。 （もっと読む）

【課題】低電圧の制御信号を高電圧の制御信号に変換して出力する高圧用のドライブ回路において、待機時の消費電力を削減することができるようにする。
【解決手段】低圧部１からの制御信号ａ１〜ｄ１及びａ２〜ｄ２により高圧部２のトランジスタＭＮ１〜ＭＮ８を駆動し、操作対象３に駆動信号を出力する。その際、低圧部１からの制御信号ａ１〜ｄ１をそれぞれ論理積ゲートＱ１〜Ｑ４の一方の入力端子を介して高圧部２のトランジスタＭＮ１，ＭＮ３，ＭＮ５，ＭＮ７のゲートに入力し、論理積ゲートＱ１〜Ｑ４の他方の入力端子には高圧部２のオン／オフ信号を入力する。 （もっと読む）

【課題】入力端子にノイズが発生する。
【解決手段】第１の電流経路は、第１の電源端子と第１の出力端子間に接続され、制御端子に差動入力信号の一方が入力される第１のトランジスタと、第２の電源端子と第１の出力端子との間に接続され、制御端子に差動入力信号の他方が入力される第２のトランジスタと、第１の電源端子と第１のトランジスタとの間に接続される第１のスイッチ回路とを有し、第２の電流経路は、第２の電源端子と第２の出力端子との間に接続され、制御端子に差動入力信号の一方が入力される第３のトランジスタと、第１の電源端子と第２の出力端子との間に接続され、制御端子に差動入力信号の他方が入力される第４のトランジスタと、第２の電源端子と第３のトランジスタとの間に接続される第２のスイッチ回路とを有し、第１、第２のスイッチ回路は、制御信号により導通状態が制御される差動増幅器。 （もっと読む）

【課題】薄膜トランジスタの特性劣化の程度を小さくし、回路内の誤動作を低減し、より確度の高い動作を保証する駆動回路を提供する。
【解決手段】シフトレジスタに設けられたパルス出力回路において、パルスの出力が行われない非選択期間、ゲート電極がオンするように浮遊状態となっているトランジスタのゲート電極が接続されたノードに対し、クロック信号がトランジスタのゲート電極に入力されるように設けることで、定期的に電位を供給する。また、ブートストラップ動作を行うトランジスタのゲートにゲートが固定電位に接続されたトランジスタを設ける。 （もっと読む）

【課題】消費電力を削減するために、クロック反転信号を用いることなくクロック信号に同期してデータの転送および保持を行わせる。
【解決手段】記憶ノードＭ、ＭＢを持つ状態保持回路Ｆ１１において、Ｐチャンネル電界効果トランジスタＭ１、Ｍ２のゲートおよびＮチャンネル電界効果トランジスタＭ３、Ｍ４のゲートにはクロック信号ＣＫを入力し、Ｐチャンネル電界効果トランジスタＭ１を介してデータ反転信号ＤＢを記憶ノードＭＢに印加させ、Ｐチャンネル電界効果トランジスタＭ２を介してデータ信号ＤＢＢを記憶ノードＭに印加させ、Ｎチャンネル電界効果トランジスタＭ３を介して出力信号Ｑ１を記憶ノードＳに印加させ、Ｎチャンネル電界効果トランジスタＭ４を介して出力反転信号ＱＢ１を記憶ノードＳＢに印加させる。 （もっと読む）

【課題】プリアンブルに続く最初のハイレベル又はローレベルの区間の長さを、その後のクロッキング部分のハイレベル又はローレベルの区間の長さに一致させる。
【解決手段】 出力ドライバは、第１の電源と出力端子との間に接続される第１のドライバと、第２の電源と出力端子との間に接続される第２のドライバとを有する。第１のドライバ及び第２のドライバの一方は、互いに並列接続された２つの駆動部を備える。これら２つの駆動部の各々と、第１のドライバ及び第２のドライバの他方とは、それぞれ独立した入力信号に応じて動作する。 （もっと読む）

信頼性を向上させるため、スイッチング性能向上のための接続バルクと均一電圧分布のためのバイアス抵抗器とを備えるスイッチが説明される。一例示的設計において、スイッチ（７００）はスタックに結合された複数のトランジスタ（７１０ａ−ｋ）と、スタック内の少なくとも１つの中間ノードへ結合された少なくとも１つの抵抗器（７４０ａ−ｋ）とを含む。トランジスタは、（ｉ）スタック内の第１のトランジスタへ印加される第１の電圧と、（ｉｉ）第１の電圧より低く、トランジスタのバルクノードへ印加される、第２の電圧（Ｖ_ＢＵＬＫ）とを有する。抵抗器（７４０ａ−ｋ）は、トランジスタ（７１０ａ−ｋ）がオフのときにトランジスタ（７１０ａ−ｋ）の整合バイアス状態を維持する。一例示的設計では、各トランジスタのソースおよびドレイン間に１つの抵抗器が結合される。別の例示的設計では、各中間ノードと第１の電圧との間に１つの抵抗器が結合される。この抵抗器は各トランジスタのソースを第１の電圧に維持する。
（もっと読む）

【課題】ハイ・インピーダンスにする際に発生する電源ノイズを低減させる出力バッファ回路を提供する。
【解決手段】出力バッファ回路１０は、データ信号ＤＡ及び制御信号ＤＣに基づいて、ＰＭＯＳトランジスタＴ１をオンからオフさせＮＭＯＳトランジスタＴ２をオフからオンさせて出力端子Ｐｏを第１状態に、ＰＭＯＳトランジスタＴ１をオフからオンさせＮＭＯＳトランジスタＴ２をオンからオフさせて出力端子Ｐｏを第２状態に、又、両トランジスタＴ１，Ｔ２をオフさせて出力端子Ｐｏをハイ・インピーダンスとなる。そして、オフ時間制御回路部１３によって、第１状態又は第２状態からハイ・インピーダンスにする制御信号が入力された時、オンからオフさせるためにＰＭＯＳトランジスタＴ１又はＮＭＯＳトランジスタＴ２のゲートに供給される信号の立ち上がり波形又は立ち下がり波形を緩やかにする （もっと読む）

集積回路を渡る伝達のために、高周波数信号（ＩＮ）をバッファリングするための回路、技術、方法が開示される。ある特別の実装において、複数の増幅回路（Ｍ１，Ｍ２）は、電圧制御発振器および／またはデジタル制御発振器からの信号を増幅するために個別にバイアスされ、デバイス上の局所発振器の信号を提供する。 （もっと読む）

【課題】 入出力インターフェース回路におけるラッチアップの発生を確実に防止すること。
【解決手段】 本発明の入出力インターフェース回路は、入出力端子Ｔ１と、入力バッファー１０２と、フローティングウエル領域Ｎ４に形成される第１導電型の第１ＭＯＳトランジスタＭＰ１（ＦＮＷＬ）を有し、入出力端子を経由して外部に信号を出力するための出力バッファーＩＮＶ１と、静電保護回路３９０と、フローティングウエル電位調整回路１０８と、を含み、前記静電保護回路は、第１抵抗Ｒ１と、第１抵抗Ｒ１の他端と高レベル電源電位ＶＤＤとの間に接続されるダイオードＤ１と、を有し、フローティングウエル電位調整回路１０８は、入出力端子Ｔ１に一端が接続される第２抵抗Ｒ２と、第２抵抗Ｒ２の他端に一端が接続され、他端がフローティングウエル領域Ｎ４に接続され、ゲートに高レベル電源電位ＶＤＤが接続される、第１導電型の第２ＭＯＳトランジスタＭＰ２（ＦＮＷＬ）と、を有する。 （もっと読む）

【課題】回路の誤作動を防止することができる信号中継回路、信号中継装置及び信号中継方法を提供すること
【解決手段】本発明にかかる信号中継回路は、２つの入力信号の電圧差に基づいて差動信号を生成する差動信号受信回路４１と、差動信号受信回路４１に入力される２つの入力信号の電圧差の有無を検出する電圧差検出回路４２と、電圧差検出回路４２により電圧差が検出されない場合には、所定の値を有する信号を出力し、電圧差検出回路４２により電圧差が検出される場合には、差動信号受信回路４１により生成された差動信号を出力する差動信号出力回路４３と、を備えるものである。 （もっと読む）

【課題】プリエンファシスと非プリエンファシスの２状態のデータを出力する送信回路において、データ変化点の波形のエッジに起因する電源変動、及びプリエンファシスと非プリエンファシスに起因する電源変動を抑制する。
【解決手段】図Ａに示す第１回路、図Ｂに示す第２回路からなる。第１回路の第１回路の入力回路601g〜jには第１信号601n,601qと第１プリエンファシス信号601p,601rが入力される。第２回路の入力回路602g〜jには第２信号602n,602qと第２プリエンファシス信号602p,602rが入力される。第２信号は第１信号が変化するときは変化せずに、第１信号が変化しない時は変化する。第１回路の出力回路601a,601bと第２回路の出力回路602a,602bのどちらかがプリエンファシス状態となるので、出力回路全体で流れる電流値は一定となる。 （もっと読む）

【課題】専用の電源配線を追加することなく、待機時に電源を遮断しても状態を保持することのできる半導体装置及びその制御方法を提供する。
【解決手段】電源電圧を供給する電源配線と、電源配線と基準電位との間に接続された論理回路と、を含み、待機時に、電源配線から論理回路への電源の供給を停止し、前記電源配線に代えて信号配線から電源電圧を供給する。 （もっと読む）

【課題】リーク電流を低減し一定電圧を長時間にわたって保持することのできる電圧制御回路を提供する。
【解決手段】
複数の容量と、前記各容量に対応して設けられ前記各容量を所定のノードに選択的に接続する第１のスイッチと、リセット信号に応じて前記ノードをリセットし、該リセット信号が供給されないときにバックバイアスがかけられるリセットトランジスタとを含む。これにより、リーク電流を最小にし、一定電圧を長時間保持することができる。 （もっと読む）

【課題】ゲート面積を増大させることなく、電界効果トランジスタ間のしきい値電圧のバラツキを自律的に補正させる。
【解決手段】補正回路１２は、電子回路１１に含まれる半導体素子間の電気的特性の差が所定の周期内の電気的特性の劣化量より大きい場合、その電気的特性の劣化量の小さい方の半導体素子の劣化を進行させ、電子回路１１に含まれる半導体素子間の電気的特性の差が所定の周期内の電気的特性の劣化量より小さい場合、その電気的特性に差のある半導体素子の劣化を所定の周期ごとに交互に進行させる。 （もっと読む）

【課題】小さい面積で十分な遅延時間を確保する。
【解決手段】 入力に基づいて充電点に充電を行う第１のトランジスタと前記入力に基づいて放電点から放電を行う第２のトランジスタとにより構成される第１のインバータ（ＰＴ２１，ＮＴ２１）と、前記充電点と前記放電点との間に、ドレイン・ソース路が並列に設けられたＰ型の第３のトランジスタ及びＮ型の第４のトランジスタ（ＰＴ２２，ＮＴ２２）と、前記充電点又は前記放電点の電位を反転させて前記第３及び第４のトランジスタのゲートに供給して、前記充電点又は前記放電点から前記入力の遅延信号を得る第２のインバータ（ＩＮＶ２１）とを具備したことを特徴とする。 （もっと読む）

【課題】少数の部品で高周波回路の安定性を向上させる。
【解決手段】電子回路と、該電子回路に並列に接続されたスタブと、該電子回路に並列に接続された抵抗と、を有する高周波回路において、該抵抗を分布定数回路である等価回路に置き換え、該高周波回路で用いられる第１の周波数で前記高周波回路のインピーダンスマッチングがとれており、且つ前記高周波回路が安定すべき第２の周波数で前記高周波回路が安定するように、前記スタブのインピーダンス値と、前記等価回路の抵抗値とを設定する。 （もっと読む）