【課題】低い伝送速度で大きな出力電圧振幅をもたらし且つ高い伝送速度で低い出力電圧振幅を単独のドライバでもたらすこと。
【解決手段】低電圧差動信号(LVDS)ドライバは、信号を駆動するよう動作する少なくとも２つのプログラマブルフィンガと、少なくとも２つのプレドライバとを含む。プレドライバの各々は１つのプログラマブルフィンガに関連し且つ該関連するプログラマブルフィンガをイネーブルに又はディセーブルにする。イネーブルにされたプログラマブルフィンガは信号を駆動し且つ当該ドライバの容量負荷に寄与し、ディセーブルにされたプログラマブルフィンガは信号を駆動せず且つ当該ドライバの容量負荷に寄与しない。 （もっと読む）

【課題】従来の送信回路は、外部より混入するノイズによって差動信号によって生成されるデータ信号にノイズが発生する問題があった。
【解決手段】本発明にかかる送信回路は、出力端子と電源端子との間に逆流防止素子Ｄ１〜Ｄ４が接続される第１、第２の駆動回路１１、１２と、第１、第２の駆動回路１１、１２の出力を制御する制御回路１３とを有する送信回路であって、制御回路１３は、第１、第２の駆動回路１１、１２が第１又は第２の論理レベルを出力する第１の状態から、第１、第２の駆動回路１１、１２が第１、第２の論理レベルの中間レベルを出力する第２の状態に移行する間に、逆流防止素子Ｄ１〜Ｄ４を介して前記第１、第２の駆動回路に貫通電流が流れる第３の状態に第１、第２の駆動回路１１、１２を制御するものである。 （もっと読む）

【課題】製造ばらつきに起因する駆動能力の誤差を容易に補正可能な半導体装置及び半導体装置の駆動能力制御方法を提供すること。
【解決手段】駆動能力に関する複数の設定の中から所望の駆動能力を選択可能な半導体装置である。半導体装置は、入力される制御信号に応じて半導体装置の駆動能力を調整する駆動能力調整部と、半導体装置の検査によって得られた、駆動能力の実測値の設計値に対する誤差を示す誤差情報を記憶する記憶部と、を備える。制御信号は記憶部に記憶された誤差情報に基づく設定に応じた信号である。 （もっと読む）

【課題】伝送路による減衰量に対応してプリエンファシスの強度を適切に調整することが可能なプリエンファシス調整方式を提供する。
【解決手段】第１の調整工程にて入力バッファ回路のしきい値を入力バッファ回路の受信端におけるデエンファシス電圧に一致させる。次に、第２の調整工程にて出力バッファ回路からランダムデータを送信させ、フリップフロップの出力値が常に“０”になるまで、または第２の調整工程にて出力バッファ回路から繰り返しパターンデータを送信させ、可変遅延器によりクロックの遅延量を変化させつつ入力バッファ回路の出力信号のラッチ動作を複数回実施させ、フリップフロップから出力された“０”の数が所定数に達するまで、出力バッファ回路のプリエンファシスの強度を変化させて第１及び第２の調整工程を繰り返し実施する。 （もっと読む）

【課題】入力信号の論理レベルを正確に判定することが可能なレベル判定回路を提供する。
【解決手段】ＤＲＡＭ２の入力回路１４は、入力信号ＶＩの電位と参照電位ＶＲＤとの電位差を増幅する差動増幅回路２０と、差動増幅回路２０の出力信号の反転信号を出力するインバータ２６と、前サイクルの出力信号を保持するラッチ回路２９と、ラッチ回路２９の出力信号ＶＯＰに従って参照電位ＶＲＤを切換えるための抵抗素子３４，３５とを含む。したがって、前サイクルの入力信号ＶＩの論理レベルに応じて参照電位ＶＲＤを切換えるので、入力信号ＶＩの論理レベルを正確に判定することができる。 （もっと読む）

【課題】フラッシュメモリ装置において、スイッチング動作速度を向上させるとともに、出力される高電圧のノイズ成分を減少させる。
【解決手段】イネーブル信号に応答して出力ノードを設定された電圧にプリチャージするイネーブル制御回路と、出力ノードがプリチャージされるとき出力ノードで発生するスイッチ制御電圧に応答して入力ノードにフィードバック電圧を供給するフィードバック回路と、クロック信号に応答してフィードバック電圧をブーストしブースト電圧を出力ノードに出力することによりスイッチ制御電圧を増加させるブースト回路と、スイッチ制御電圧に応答してオンまたはオフされオンされるときに高電圧を受信して出力する高電圧スイッチとを備えて、高電圧スイッチ回路を構成する。ブースト回路は、クロスカップルドタイプの増幅回路を含む。 （もっと読む）

【課題】相手側の装置と正常に接続されていない状態での不定信号の入力による誤動作を防止することのできる差動伝送回路および信号再生方法を得る。
【解決手段】差動レシーバ１３の出力１４は内部ロジック回路１５に供給されると共に、バンドリジェクションフィルタ２１に入力されて、ここで相手側の装置と正常に接続されていない状態で発生するノイズのみの波長成分を透過させる。したがって、不定信号の入力により、セット・リセット・フリップフロップ２１がセットされてマスク期間設定回路２５で定めた時間だけマスク信号１６が発生し、出力１４が内部ロジック回路１５内でマスクされる。これにより、後段の回路の誤動作が防止される。 （もっと読む）

注入電流を制御及び／又は阻止する回路配置及び方法を更に発展させるために、前記方法は、少なくとも１つのトランジスタ手段を少なくとも１つの電圧信号及び／又は電流信号の信号レベルに応じて少なくとも１つのイネーブル状態と少なくとも１つのディセーブル状態との間でスイッチングさせ、前記トランジスタ手段のイネーブル状態において、少なくとも１つのアナログ及び／又はディジタル信号を、少なくとも１つの第１ピンから少なくとも１つの第２ピンへ少なくとも１つの導電チャネルを介して、前記導電チャネル上の不所望な電流信号及び／又は不所望な電圧信号による妨害が最小になるように伝送するため、特に回路配置内でＭＯＳ効果並びにバイポーラ効果を防止するために、
前記トランジスタ手段がそのディセーブル状態において少なくとも１つの不所望な信号が供給されることにより導通し始めるのを阻止すること、及び
前記トランジスタ手段が前記導電チャネルの少なくとも１つの第１部分と前記導電チャネルの少なくとも１つの第２部分との間に配置されている場合に、少なくとも１つの不所望な電流ピークが前記導電チャネルの少なくとも１つの第１部分から前記導電チャネルの少なくとも１つの第２部分へ伝送されるのを阻止することを提案する。
（もっと読む）

【課題】信号伝送を行う回路において、大きなコモンモード電圧の除去を図る。
【解決手段】複数の信号線ＳＬ０，ＳＬ１と、該信号線に接続された容量Ｃ１１，Ｃ１２および該容量の接続を制御するスイッチＳＷ１１〜ＳＷ１６を有する容量ネットワークと、を備えたレシーバであって、前記複数の信号線が持つコモンモード電圧の成分を含む容量ノードの少なくとも１つを特定の電圧値Ｖrefに保たれたノードに接続して該信号線が持つコモンモード電圧を除去するコモンモード電圧除去手段を備えるように構成する。 （もっと読む）

【課題】同期式メモリ装置のドライバ及びＯＤＴインピーダンス調節方法において、現在インピーダンス状況とそれに対する補償がマッチングされるようにイネイブル状態で正常的にキャリブレーションを行う。
【解決手段】インピーダンス調節方法は、（ａ）調節動作モード進入を示す調節イネイブル信号発生工程と、（ｂ）一定時間間隔毎にＯＤＴ調節のためのコード信号を順次的に発生する工程と、（ｃ）前記調節イネイブル信号を基にして発生する第１制御信号を生成する工程と、（ｄ）前記第１制御信号を前記順次的に発生されるコード信号のうち最後のコード信号をラッチし、ドライバ及びＯＤＴインピーダンス調節信号として使用する工程と、を具備する。インピーダンス調節用制御信号を全レベルで１ステップずつ制御し出力ドライバのインピーダンスとＯＤＴ装置のインピーダンスの増減を安定化させて、温度と電圧の変動によるキャリブレーション実現する。 （もっと読む）

【解決手段】従来の半導体集積回路装置は、電界効果トランジスタが不活性状態である場合に流れるリーク電流を所定のデバイス温度では最小化できたが、デバイス温度が変動した場合にそれぞれの温度についてリーク電流を最小化することができなかった。
【課題】本発明にかかる半導体集積回路装置は、電界効果トランジスタを不活性状態とする制御電圧を生成する電圧制御回路４を有する半導体集積回路装置であって、電圧制御回路４は、デバイス温度に応じて電界効果トランジスタが不活性状態である場合に流れるリーク電流が略最小値となるように制御電圧を制御するものである。 （もっと読む）

【課題】環状配線から電力の供給を受けるマクロセルを有し、消費電力を低減することが可能な半導体集積回路を提供する。
【解決手段】この半導体集積回路は、所定の機能を実現するためのマクロセルＭＣ１と、マクロセルＭＣ１を囲むように配置され、マクロセルＭＣ１に接続された環状配線Ｌ１と、環状配線Ｌ１を囲むように配置され、電源電位Ｖ_ＤＤに接続された環状配線Ｌ２と、環状配線Ｌ２を囲むように配置され、電源電位Ｖ_ＳＳに接続されるとともにマクロセルＭＣ１に接続された環状配線Ｌ３と、制御信号に従って環状電源Ｌ１と環状電源Ｌ２との間又は環状配線Ｌ１と環状配線Ｌ３との間を接続するためのスイッチ回路としてのＣＭＯＳインバータＩＮＶ１，ＩＮＶ２とを具備する。 （もっと読む）

【課題】異なる目標電位を有する２種類以上の内部電位の生成の際にチャージポンプの動作時期を調節し、これらの電位の間に発生され得るラッチアップ現象を防止できるようにすること。
【解決手段】本発明の内部電圧発生回路は、ポンプ電圧を生成するポンプ電圧発生手段と、前記ポンプ電圧と周辺電圧とのレベルを比較し、イネーブル信号を出力するレベル比較器と、前記イネーブル信号に応じてポンプイネーブル信号を出力し、前記イネーブル信号に応じて前記周辺電圧を生成する周辺電圧発生手段とを備える。 （もっと読む）

【課題】アナログブロックを排除し、かつオープン−ループ構造を有するスルー−レートが制御された半導体素子の出力ドライバー及びドライビング方法を提供すること。
【解決手段】既存のＰＬＬ又はＤＬＬ基盤の出力ドライバー制御技術の問題点は、アナログブロックを含み、廃−ループ回路で実現されるという点に起因する。本発明では、出力ドライバー制御のために、ＣＭＯＳデジタルロジックを使用することによりチップ面積及び電力消費の低減が可能なようにし、オープン−ループ構造の遅延ラインと論理演算方式の採択を介してクロック−オン−ディマンド（clock-on-demand）を実現した。 （もっと読む）

【課題】信号を出力する第１論理回路の第１電源電圧と、該信号が入力される第２論理回路の第２電源電圧との大小に関係なく使用することができるレベルシフト回路を得る。
【解決手段】第１制御回路１１によって、第１電源電圧Ｖｄｄ１があらかじめ設定された所定値α以下になると第１のスイッチング素子ＳＷ１をオフすると共に、第１電源電圧Ｖｄｄ１が所定値αを超えている場合は第１のスイッチング素子ＳＷ１をオンし、第２制御回路１２によって、第２電源電圧Ｖｄｄ２があらかじめ設定された所定値β以下になると第２のスイッチング素子ＳＷ２をオフすると共に、第２電源電圧Ｖｄｄ２が所定値βを超えている場合は第２のスイッチング素子ＳＷ２をオンして、入力端子ＳＩＮに入力された信号をラッチ回路１３でレベルシフトさせて出力端子ＯＵＴに出力させるようにした。 （もっと読む）

【課題】入力信号のＬｏｗレベルと出力信号のＬｏｗレベルが異なり、かつ入力信号のＨｉレベルと出力信号のＨｉレベルが異なる場合でも、貫通電流を充分抑えることが可能な同じ導電型のＭＯＳトランジスタで構成される電圧レベル変換器を備えた表示装置を得る。
【解決手段】表示装置の抵抗容量負荷ＲＬ，ＣＬを駆動する電圧レベル変換器が、容量Ｃ
ＰＡ、ＮＭＯＳ１、容量ＣＢ及びＮＭＯＳ３とからなるチャージ回路６と、ＮＭＯＳ２、
ＮＭＯＳ４及びＮＭＯＳ５とからなるディスチャージ回路７と、このディスチャージ回路
７の前段に設けたリセット信号生成回路ＲＳＴとで構成される。このリセット信号生成回
路ＲＳＴには、入力パルスＶＩＮと逆相をなす信号／ＶＩＮが入力され、その出力を、Ｎ
ＭＯＳ２、ＮＭＯＳ４及びＮＭＯＳ５のゲート端子に供給することで、確実に、ディスチ
ャージ回路７をＯＮ，ＯＦＦさせる。 （もっと読む）

【課題】 ホストデバイスとスレーブデバイスとを備えた電子回路において、スレーブデバイスに供給する信号波形に生じる欠陥を軽減する。
【解決手段】 フレキシブル配線１３を介してスレーブデバイス４０に供給する信号に基づいてハイレベルまたはローレベルの信号を出力する出力バッファ２２ａと、スレーブデバイス３０に供給する信号に基づいてハイレベルまたはローレベルの信号を出力する出力バッファ２２ｂと、出力バッファ２２ａ，２３ａのドライブ能力をそれぞれ設定するバッファ設定部２３ａ，２３ｂと、バッファ設定部２３ａ，２３ｂによる上記ドライブ能力の設定を制御するホストＣＰＵ２１とを備える。ホストＣＰＵ２１は、各スレーブデバイスへの供給信号に波形鈍り，オーバーシュート，アンダーシュート等の欠陥が生じることを防止または軽減するように各出力バッファ２２ａ，２２ｂのドライブ能力を制御する。 （もっと読む）

ピン出力レベルを基準レベル（６０）に適合させる回路において、デジタル比較器（２０）はデバイスの出力ピンからの出力電圧（４０）を基準電圧レベル（６０）と比較する。比較器（２０）は比較器出力（５０、５２）の極性および前のクロック周期の比較器出力の登録された極性に依拠して信号を状態マシン（２２）へ送り、状態マシンは、クロック制御された信号をセンス回路（２１）および電圧レギュレータ（３０）へ送る。センス回路（２１）は、誤差信号の極性が逆になるまで、クロック制御された間隔で基準電圧（６０）に向けて出力レベルに漸進的に段を付けるようスイッチ抵抗のネットワーク（２８）内の抵抗を修正することができる。出力電圧（４０）が基準電圧（６０）閾値を横切ると、比較器（２０）は状態を反転させ、出力ピン電圧を基準電圧レベル（６０）へ調整し続ける。
（もっと読む）

【課題】信号のレベル切り替え時に生じる貫通電流を防止することで、低消費電力のレベルシフタ回路を提供する。
【解決手段】入力１０１の信号レベルが切り替わる際に流れる貫通電流を防ぐため、Ｐチャネル型ＴＦＴ１１０，１０９，Ｎチャネル型ＴＦＴ１０８または、Ｐチャネル型ＴＦＴ１１６，１１５，ＮチャネルＴＦＴ１０４が同時にオンしないように、Ｐチャネル型ＴＦＴ１０９，１１５を制御する。ＮチャネルＴＦＴ１１７のゲートにハイレベル信号が入力し、ＮチャネルＴＦＴ１１７がオンする瞬間にはＰチャネル型ＴＦＴ１０９をオフしておく。同様に、ＮチャネルＴＦＴ１１４がオンする瞬間にはＰチャネル型ＴＦＴ１１５をオフさせておく。Ｐチャネル型ＴＦＴ１１０，１０９，Ｎチャネル型ＴＦＴ１０８または、Ｐチャネル型ＴＦＴ１１６，１１５，ＮチャネルＴＦＴ１０４を同時にオンさせないことにより、貫通電流の流れる経路を遮断する。 （もっと読む）

バスインターフェースユニット、バスインターフェースユニットに結合された波形形成器、及び周辺デバイスを含む、過渡電流ピークを制御するための装置。バスインターフェースユニットは、ある時間期間にわたって第１の値から第２の値への遷移を有する制御信号を生成する。波形形成器は制御信号を受け取り、遷移の時間期間を延長することによって制御信号を修正する。修正制御信号は周辺デバイスによって受け取られ、周辺デバイスにおける過渡電流ピークが制御される。
（もっと読む）