【課題】ロジック回路の高速動作に伴う電源変動を抑制する。
【解決手段】第一配線と第二配線との間に第一線間電圧が与えられ、該第一配線と第三配線との間に該第一線間電圧以上の第二線間電圧が与えられ、該第三配線と該第一配線との間に設けられた第一容量値を有する容量素子と、該容量素子と該第三配線との間に設けられ該第三配線から該容量素子へ流れる電流を制限する電流制限部と、該第二配線と該容量素子との間に接続した第一スイッチ素子と、該第一線間電圧に応じて該第一スイッチ素子を制御する電圧検出部とを有することを特徴とする。 （もっと読む）

【課題】電子回路のブートストラップポイントの電圧を低下させる方法とそれを用いた装置を提供する。
【解決手段】シフトレジスタ回路等の電子回路において、ブートストラップポイント電圧レベルを低下させる放電装置を提供する。この回路において、第１トランジスタは、導通の際、入力パルスを受信し、入力パルスを第２トランジスタのゲート端に伝送して、第二トランジスタを導通状態にする。このゲート端がいわゆるブートストラップポイントである。入力パルスを受信した時、出力パルスが第２トランジスタのドレイン／ソース端に生成される。出力パルスの時間周期において、第１トランジスタは非導通態で、且つ、ブートストラップポイントは高電圧レベルにあり、第１トランジスタに対し電圧を印加する。放電回路は、少なくとも一つのトランジスタから構成され、ブートストラップポイントに接続されて、出力パルス周期内の電圧レベルを低下させる。 （もっと読む）

【課題】電源電圧が低下した場合でも、制御対象とする半導体素子を適切に制御することができる半導体素子制御装置を提供する。
【解決手段】電圧付与回路１８は、電源電圧Ｖccを所定の閾値電圧Ｖthと比較して、Ｖcc≦Ｖthであれば、プリドライブ回路２のグランド側端子にグランドレベル近傍の電圧である仮想グランド電圧Ｖcpを付与し、Ｖcc＞Ｖthであれば、前記グランド側端子に電源電圧Ｖccとクランプ制御用電圧Ｖgsとの差電圧を付与する。 （もっと読む）

【課題】バーンイン試験の動作を外部クロックに基づく動作切り替えるために、外部から入力される制御信号やその入力のための専用の端子を必要としない。
【解決手段】外部クロックＣＬＫ１と内蔵発振回路３で生成される内部クロックＣＬＫ２とをクロック選択回路４で動作クロックＣＬＫとして選択する。バーンインモードテストパターン作成回路は、動作クロックＣＬＫに同期してテストパターンを作成する。Ｄフリップフロップ７は、電源投入時のリセットにより外部クロックＣＬＫ１を選択するようにクロック選択回路４を制御する。また、カウンタ８は、電源投入時のリセットから内部クロックＣＬＫ２の所定のクロック数をカウントすることで所定時間を計測する。Ｄフリップフロップ５は、所定時間内に外部クロックＣＬＫ１の入力入力があると判定すると、外部クロックＣＬＫ１の選択を維持するようにクロック選択回路４を制御する。 （もっと読む）

【課題】 制御信号を受信し第１、第２の駆動電圧を発生させるレベルシフタを提供することを目的とする。
【解決手段】 レベルシフタは、第１、第２のキャパシターと、直流バイアス電圧源と接続する給電パスをそれぞれ提供し、前記第１、第２のキャパシターに充電する第１、第２の自己バイアス回路と、を備えてなり、前記第１、第２のキャパシターは前記制御信号をそれぞれ増圧することにより前記第１、第２の駆動電圧を発生させることを特徴とする。さらに、該レベルシフタが発生させた第１、第２の駆動電圧を利用し高電圧レベルの輸出電圧信号を発生させる界面駆動回路を含む映像表示系統も提供した。 （もっと読む）

【課題】電源電圧を制御する回路ブロックを流用する場合に貫通電流を防止するためのインターフェースの再設計の手間を緩和する。
【解決手段】第１ノードと第２ノードとの間の電位差である第１電圧の第１電源が供給される第１回路ブロック（BLK2）、及び第１回路ブロックの出力を第１回路ブロックの外部に送信するための第１変換回路（MIO4）を備える第１チップ（CHP1）と、第３ノードと第４ノードとの間の電位差である第２電圧の第２電源が供給される第２回路ブロック、及び第１変換回路からの出力を前記第２電圧に変換して第２回路ブロックに送信するための第２変換回路とを備える第２チップ（CHP2）とを有する。前記第１回路ブロックは、第１電源が供給される第１モードと第１電源が供給されない第２モードとを有し、第１変換回路は、第１回路ブロックが第２モードの場合は、第１ノード又は第２ノードの電位を前記第２変換回路に送信する。 （もっと読む）

【解決手段】 レベルシフタ１００は、反転回路１０４と、クロス接続されたレベルシフティングラッチ１０２と、ＳＲロジックゲートラッチ１０３と、を含んでいる。レベルシフティングラッチの第１、第２出力は、ＳＲラッチのセット（Ｓ）およびリセット（Ｒ）入力に接続されている。反転回路（これは第１電源電圧ＶＤＤＬによって電力供給される）は、レベルシフティングラッチの第１入力上に入力信号の非反転の形態を供給し、レベルシフティングラッチの第２入力上に入力信号の反転された形態を供給する。入力信号のローからハイへの変化はＳＲラッチをリセットし、ハイからローへの変化はＳＲラッチをセットする。本レベルシフタのデューティサイクル歪みスキューは電圧、工程、および温度のコーナーにわたって５０ピコ秒未満であり、また、本レベルシフタはＶＤＤＬの公称値の４分の１を越える電源電圧マージンを有する。 （もっと読む）

【課題】使用される外部電源電圧のレベルに応じて効率的に内部電圧を生成することのできる半導体装置を提供する。
【解決手段】容量素子（１８０、１８４、１９１）のチャージポンプ動作により内部電圧（Ｖｐｐ）を生成する回路において、出力トランジスタ（１９２）に結合される内部電荷供給ノード（ＮＤ５３）および内部電荷供給ノードに電荷を容量素子（１９１）を介して供給するドライバ（１８５、１８６）の電源ノードのいずれかに制御信号に応答するチャージポンプ容量素子（１８７）を選択的に結合する。 （もっと読む）

【課題】送信側の半導体装置の出力端子の駆動能力を、受信側の半導体装置に必要十分な駆動能力とすることができる半導体装置を提供する。
【解決手段】半導体装置１００は、装置内の制御情報１１１を元に端子１３０の駆動能力を変更する回路１２０を有する。受信側の半導体装置１６０，１７０が複数ある場合には、それぞれに対して出力端子１３０の駆動能力を最適な設定とすることができるため、これまで必要であったダンピング抵抗をはじめとする付加部品の点数を低減することができる。また、これよりシステムコストを低減させ、あるいは実装スペースを低減させ、あるいはシステム全体の信頼性を向上させることができる。 （もっと読む）

【課題】小さなオーバーヘッドで均一なトランジスタの動作特性が得られる半導体装置（チップ）の実現。
【解決手段】チップ1内が複数のブロックB1,B2に分割された半導体装置であって、チップごとのトランジスタ特性バラツキ情報を設定する全体設定回路11と、各ブロックごとに設けられ、各ブロックの基板バイアス電位を制御する複数のエリア回路12と、トランジスタ特性バラツキ情報を全体設定回路から各エリア回路に伝送する伝送経路13と、を備え、各エリア回路12は、各ブロックの基板バイアス電位を出力するブロック基板電圧発生回路25,27と、各ブロックにおけるトランジスタの動作特性に影響するバラツキ要因を測定すると共に、測定したバラツキ要因及び伝送されたトランジスタ特性バラツキ情報に基づいて、基板バイアス電位値を制御するエリア測定回路21,22,23と、を備える。 （もっと読む）

【課題】同一データが連続した場合でもデータの受信を正常に行うことができ、高速なデータ転送と高密度実装および低消費電力化が期待できるシリアル伝送回路を提供する。
【解決手段】シリアル伝送回路において、出力ドライバは、送信するデータの振幅を補正する振幅補正回路１１と、送信するデータの変化を検出する検出回路１２と、検出回路１２による検出の結果、送信するデータに変化がない場合は振幅補正回路１１で補正されたデータの振幅を絞る方向に調整する振幅調整回路１３などを有する。これにより、送信側の出力ドライバで、送信するデータを検出し、同一データが連続した場合には振幅調整回路１３で出力振幅を絞っていき、受信側の入力回路で、波形の浮き上がりを抑止してクロスポイントが消えることがないようにする。 （もっと読む）

【課題】使用されているトランジスタのゲート酸化物の耐電圧以上に基準電位差が位置する回路部分間の信号伝達が可能である駆動回路を紹介する。
【解決手段】駆動ロジック（２０）からＴＯＰドライバ（４０）へと入力信号を伝達するためのＴＯＰレベルシフタ（８０）を有する駆動回路（１０）において、ＴＯＰレベルシフタが、パルス発生回路（８２）と、ＵＰレベルシフタブランチ（８４）及びＤＯＷＮレベルシフタブランチ（８６）と、それらに後接続されている信号評価回路（８８）から成る装置として形成されていること。入力信号を伝達するための付属の方法では、ＵＰレベルシフタブランチか又はＤＯＷＮレベルシフタブランチか又はこれらの両方のレベルシフタブランチが信号を信号評価回路の各々付設の入力部へと与える場合に、この信号評価回路が出力信号をＴＯＰドライバへと受け渡すこと。 （もっと読む）

【課題】消費電力、実装密度、安定度や安定時間を改善した半導体集積回路を提供する。
【解決手段】第１導電型の第１ＭＩＳトランジスタ及び第２導電型の第２ＭＩＳトランジスタを有する第１回路ブロック、並びに前記第１ＭＩＳトランジスタに基板電源を供給するための第１スイッチ回路を有する第１基板制御ブロックと、前記第１導電型の第３ＭＩＳトランジスタ及び前記第２導電型の第４ＭＩＳトランジスタを有する第２回路ブロック、並びに前記第３ＭＩＳトランジスタに基板電源を供給するための第２スイッチ回路を有する第２基板制御ブロックと、前記第１及び第３ＭＩＳトランジスタに基板電源を供給するための基板バイアス制御回路と、前記第１及び第２スイッチ回路を制御するための制御回路とを有し、前記第１スイッチ回路と前記第２スイッチ回路とは、前記制御回路によって独立に制御される。 （もっと読む）

【課題】相異なるレベルの外部電源電圧を用いて必要な電圧を生成することができる半導体メモリ装置の電圧発生回路及び使用電圧供給方法を提供することにある。
【解決手段】半導体メモリ装置での電圧発生回路において、相異なる電圧レベルを有する第１，２外部電源電圧に応じて第１，２初期化信号をそれぞれ生成する第１，２初期化信号生成部と、前記第１，２初期化信号に応じて前記第１，２外部電源電圧を独立的に駆動して第１，２出力高電圧を生成し、これを共通出力端を通じて合成的に出力する出力高電圧生成部と、を備える。 （もっと読む）

【課題】信号源の回路を変更せずに既存の信号のスルーレートを制御できるスルーレート制御回路を提供する。
【解決手段】所定の回路から出力される信号のスルーレートを制御するスルーレート制御回路において、前記所定の回路の出力端子に接続され、前記信号を遅延させて出力する遅延手段（Ｒ１，Ｃ１〜Ｃ３）と、入力される制御信号に基づいて前記遅延手段の時定数を変更する時定数変更手段（Ｘ１〜Ｘ３）とを備える。 （もっと読む）

【課題】出力バッファの出力インピーダンスとスルーレートを同時に自動調整すること。
【解決手段】本発明に係る半導体集積回路は、出力データが出力される出力端子に接続された複数の出力トランジスタ（ＭＰ１〜ＭＰ３，ＭＮ１〜ＭＮ３）と、インピーダンス制御回路（１００）と、スルーレート制御回路（１０，２０）とを備える。インピーダンス制御回路（１００）は、複数の出力トランジスタのうち出力データの出力時にＯＮされる出力トランジスタを指定する指定信号（ＰＡ〜ＰＣ，ＮＡ〜ＮＣ）を生成する。スルーレート制御回路（１０、２０）は、それらＯＮされる出力トランジスタのそれぞれを駆動する駆動信号（Ｐ１〜Ｐ３，Ｎ１〜Ｎ３）を指定信号に基づいて生成し、且つ、それら駆動信号（Ｐ１〜Ｐ３，Ｎ１〜Ｎ３）のそれぞれの遅延時間を指定信号（ＰＡ〜ＰＣ，ＮＡ〜ＮＣ）に応じて可変に設定する。 （もっと読む）

【課題】チップの製造プロセスの微細化にともなって各種リーク電流（サブスレッショルドリーク電流、ゲートトンネルリーク電流、GIDL(Gate-Induced Drain Leakage)電流などの接合リーク電流）が増大している。それらのリーク電流はチップの消費電流を増加する。
【解決手段】第１回路ブロックと、前記第１回路ブロックに接続される第１電源線及び第２電源線と、前記第１電源線と第１電位を供給する第１電位点とを接続するための第１トランジスタと、前記第１トランジスタのゲートに接続される第１駆動回路と、前記第１駆動回路より駆動力の大きい第２駆動回路とを有し、第１の状態から前記第１の状態よりも前記第１電源線と前記第２電源線の間の電位差が大きい第２の状態へ遷移する場合に、第１の期間において前記第１トランジスタを前記第１駆動回路によって駆動し、その後第２の期間において前記第１トランジスタを前記第２駆動回路によって駆動する。 （もっと読む）

【課題】各種デバイス間でインターフェース電圧の相異がある場合でも、デバイス間の信号授受のときに動的にそのインターフェース電圧の相異を吸収する。
【解決手段】複数のデバイスが共通接続線を介して信号を授受するとき、デバイスと共通接続線との間に介在するインターフェース回路であって、デバイスから前記共通接続線への信号の出力時に、デバイス内での信号レベルを共通接続線で授受されるデバイスに相応の信号レベルに変換する出力変換部、および、共通線からデバイスへの信号の入力時に、共通接続線で授受されるデバイスに相応の信号レベルをデバイス内での信号レベルに変換する入力変換部の少なくとも一方を備える。 （もっと読む）

【課題】デバイスの使用環境に応じて、動的にコンデンサの容量を変更し、ノイズを低減
する。
【解決手段】第１電源（１１０）と第２電源（１１１）との間に設けられたデカップリン
グ容量を有する半導体回路であって、半導体装置のノイズ量を測定する手段（１０２）と
、ノイズ量の測定結果に応じてデカップリング容量の容量値を可変させる手段（１０４）
とを備えることを特徴とする。 （もっと読む）

【課題】構成の大型化やコストの上昇を抑制して、ＰＷＭ制御によりモータ負荷を高精度に駆動制御することを課題とする。
【解決手段】ＣＰＵ１０から与えられるＰＷＭ信号に基づいて負荷駆動電圧が負荷駆動回路１２からモータ２に供給されてモータ２がＰＷＭ制御により駆動され、モータ２に供給されるモータ駆動電圧のパルス信号がパルス検出回路１３で検出され、パルス検出回路１３で検出されたモータ駆動電圧のパルス信号とＣＰＵ１０から負荷駆動回路１２に与えられるＰＷＭ信号とのパルス幅の差分がＣＰＵ１０で算出され、この差分に基づいてＣＰＵ１０から負荷駆動回路１２に与えられるＰＷＭ信号のパルス幅が補正され、補正されてＣＰＵ１０から負荷駆動回路１２に与えられたＰＷＭ信号に基づいてモータ２が駆動制御されて構成される。 （もっと読む）