【課題】高い精度のインピーダンス調整回路を有する半導体装置を提供する。
【解決手段】可変抵抗回路と外部抵抗素子との分圧電圧と、基準電圧とを比較する差動増幅回路にオフセット調整回路を設ける。オフセット調整回路は、第１と第２オセット調整信号によりそれぞれオン／オフ制御されて上記差動増幅回路の第１と第２負荷抵抗に流れる電流を形成し、それぞれ並列形態にされた複数からなる第２と第３ＭＯＳＦＥＴ群を有する。上記差動増幅回路の両入力に基準電圧を供給した状態にし、上記第２と第３ＭＯＳＦＥＴ群に供給される第１オフセット調整信号による電流を変化させて上記差動増幅回路及びデジタル変換段を通した出力信号が変化した時点での第１オフセット調整信号又は上記第２オフセット調整信号をオフセット調整設定信号とする。 （もっと読む）

【課題】電子装置およびその外部電源供給装置の制御方法を提供する。
【解決手段】本発明による電子装置１は、オン状態とオフ状態を有する外部電源供給装置５と電気接続し、該電子装置はスイッチモジュール２と、内部電源モジュール３とを含み、スイッチモジュールが触発されると、スイッチ信号を生成する。内部電源モジュールは、スイッチ信号を受信し、トリガ信号を生成して、外部電源供給装置に伝送することにより、外部電源供給装置をオフ状態からオン状態に切り換え、該外部電源供給装置は、電子装置に電源を供給する。 （もっと読む）

【課題】回路面積が小さく、製造バラツキによる出力特性の劣化を修正できる出力回路を提供することにある。
【解決手段】本発明による出力回路は、差動入力信号ＤＩに応じた差動出力信号ＢＰ、ＢＮを出力端子対３１、３２から出力するメインバッファ回路１と、制御信号ＣＳに応じて出力端子対３１、３２のインピーダンスを調整するトリミング回路２とを具備する。トリミング回路２は、第１電源ＶＤＤと出力端子対３１、３２との間に、メインバッファ回路１内の第１トランジスタ対ＭＰ１、ＭＰ２及び第１抵抗対Ｒ１、Ｒ２に対して並列に接続された少なくとも１つの第２トランジスタ対ＭＰ１１、ＭＰ２１を備える。 （もっと読む）

【課題】外部クロックに依存しないキャリブレーション動作が可能なキャリブレーション回路を提供する。
【解決手段】出力バッファの少なくとも一部と実質的に同じ回路構成を有するレプリカバッファ１１０，１２０，１３０と、キャリブレーションコマンドＺＱＣの発行に応答して内部クロックＺＱＣＬＫを生成するオシレータ回路１５１と、内部クロックＺＱＣＬＫに同期してレプリカバッファ１１０，１２０，１３０のインピーダンスを制御する制御回路１４０とを備える。本発明によれば、外部クロックに依存しないキャリブレーション動作が行われることから、動作モードなどによって外部クロックの周波数が変化する場合であっても、１回の調整ステップに割り当てられる期間や、一連のキャリブレーション動作に要する時間を一定とすることが可能となる。 （もっと読む）

【課題】ゲート電位の変動を“減衰させずに”かつ“遅延なく”基板電位に伝達させて高速動作を可能とし、かつゲート電位の変動が無い時における寄生ダイオードリーク電流を低減させる。
【解決手段】基板電位制御回路１０１において、ＳＷ１は、ＭＮ１のゲート端子と基板端子を導通させる。ＳＷ２は、基板端子を０Ｖに導通させる。スイッチ制御回路１０２は、ゲート端子が０Ｖである期間及び０ＶからＶddに変化した後の所定期間、ＳＷ１を導通状態にすると共にＳＷ２を非導通状態に制御する。また、回路１０２は、所定期間の経過後にＳＷ１を非導通状態にすると共にＳＷ２を導通状態に制御する。回路１０２は、少なくともゲート端子の電位がＶddである期間はＳＷ１を非導通状態にすると共にＳＷ２を導通状態に制御する。 （もっと読む）

【課題】出力レベルのスイッチング時に電源電位に発生され得るノイズを低減することのできる出力バッファ回路、入出力バッファ回路及び半導体装置を提供する。
【解決手段】駆動回路２ａは、駆動能力が同一のトランジスタＴＰ１，ＴＮ１を含む第１駆動部Ｅ１と、駆動能力が同一のトランジスタＴＰ２，ＴＮ２を含む第２駆動部Ｅ２と、駆動能力が同一のトランジスタＴＰ３，ＴＮ３を含む第３駆動部Ｅ３を備える。これら駆動部Ｅ１〜Ｅ３内のプルアップ側のトランジスタＴＰ１，ＴＰ２，ＴＰ３同士の駆動能力及びプルダウン側のトランジスタＴＮ１，ＴＮ２，ＴＮ３同士の駆動能力は互いに異なる。制御回路３ａは、データ信号Ａと、駆動能力制御信号Ｂ１，Ｂ２と、駆動能力選択信号ＤＳとに応じて、駆動能力が異なるプルアップ側のトランジスタとプルダウン側のトランジスタとを相補的にオンさせる信号を生成する第１制御回路４０を備える。 （もっと読む）

【課題】制御信号を用いて電力を多段階制御する電子機器、および２段階制御する電子機器の何れにも適用可能でありながら、極力簡易な制御信号が与えられるだけで適切に電力を調整し得る電力調整装置を提供する。
【解決手段】第１状態または第２状態をとる制御信号を受付け、制御信号に基づいて、所定装置に供給される電力を調整するものであって、制御信号が第１状態から第２状態に遷移した場合、遷移時点から所定の判定時間が経過するまでに、制御信号が第１状態に戻ったかを判定する機能と、戻った場合には、第１方式によって電力を現状と異なる値に調整し、戻らなかった場合には、第２方式によって電力を現状と異なる値に調整する機能を備え、第１方式は、制御信号に基づき、電力を２段階以上に設定された各値の何れかに調整する方式であり、第２方式は、電力を所定値に調整する方式である電力調整装置とする。 （もっと読む）

集積回路の通信バス上のトランスポートユニット間でデータ及びタイミング情報を含む信号を送信する方法は、バス上のすべてのトランスポートユニットのクロックトリガを生成するステップであって、それによって、各先行トランスポートユニットを起動して、隣接する後続トランスポートユニットへウェイブ-フロントで前記信号の送信を開始し、該ウェイブ-フロントはトランスポートユニットのそれぞれにおいて共通の時点で起動される、生成するステップと、すべてのトランスポートユニットが、自身が前記先行トランスポートユニットから前記信号で受信するデータ及びタイミング情報の少なくとも一方にタイミング調整を適用するステップを備えており、該適用するステップは、（１）先行トランスポートユニットからの前記データをキャプチャすること、（２）先行トランスポートユニットから前記後続トランスポートユニットへ通信バス上で前記データを変更することなく中継すること、及び（３）通信バスへ新たなデータをロードすること、の少なくとも１つを、更新されたタイミング情報を用いて後続のウェイブ-フロントで行う。
（もっと読む）

【課題】動作環境に関らず安定にリンギングを生じさせることなく、内部読出データに従って出力データを生成する。
【解決手段】出力回路は、出力許可信号ＯＥＭと入力信号ＺＤＤとに応答して第１のノードに入力信号の論理に対応する論理を有する信号を伝達するゲート４と、ゲートの出力信号に応答して、出力ノード６を入力信号の論理に対応する電位レベルに駆動する第１のドライブ素子２ａと、ゲートの出力信号を遅延して出力する遅延回路１００と、この遅延回路の出力信号に従って出力ノードを第１のドライブ素子よりも速い速度で駆動する第２のドライブ素子２ｂとを備える。この遅延回路の遅延時間が、出力許可信号と入力信号出力指示信号ＤＯＴとに従って調整される。 （もっと読む）

【課題】既存のＣＭＯＳ回路を含んでその高速化が簡単にできる半導体集積回路装置及び高速化方法を提供する。
【解決手段】半導体集積回路装置に設けられた複数の信号伝達経路は、複数の論理ゲート回路がエンハンスメント型ＭＯＳＦＥＴで構成されて、その信号伝達遅延時間が許容される信号伝達遅延時間以下とされる第１信号伝達経路と、複数の論理ゲート回路のうちエンハンスメント型ＭＯＳＦＥＴで構成したときに上記許容される信号伝達遅延時間よりも大きな遅延時間を持つものが、ディプレッション型ＭＯＳＦＥＴに置き換えられることによってその信号伝達遅延時間が上記許容される信号伝達遅延時間以下とされる。複数の論理ゲート回路は、しきい値電圧が互いに異なる５種類のＣＭＯＳにより構成される。
【選択図】図５
（もっと読む）

【課題】電源回路の立ち上がり時間を予め規定しなくても、必要な回路モジュールに電源を供給して消費電力を低下させることのできる半導体集積回路と電源制御方法を提供すること。
【解決手段】本発明にかかる半導体集積回路は、半導体集積回路の主電源から電源分離された回路モジュールに対して電源供給を行う電源と、回路モジュールからの出力信号の出力を制御する出力制御回路と、電源による電源供給及び出力制御回路を制御するシーケンス制御回路を備え、電源から回路モジュールに対して電源供給を開始する場合に、シーケンス制御回路から出力された電源制御信号に応じて、電源から回路モジュールに対する電源供給を開始するとともに、この電源供給開始時以降にシーケンス制御回路に対して第１のフィードバック信号を出力し、シーケンス制御回路は、第１のフィードバック信号に応じて制御信号を出力制御回路に対して出力するものである。 （もっと読む）

【課題】２種類の電源電圧の内の一方のみが供給されているときにレベルシフト回路に貫通電流が流れるのを防止すると共に、他方の電源電圧が変化する過渡状態において流れる貫通電流を低減する。
【解決手段】この半導体集積回路は、第１の電源電圧が供給されたときに動作する内部回路と、内部回路の出力信号を第１の入力端子に入力すると共に反転出力信号を第２の入力端子に入力し、第２の電源電圧が供給されたときにレベルシフト信号を生成するレベルシフト回路と、第２の電源電圧をレベルシフト回路に供給する電源供給回路と、第２の電源電圧が供給され第１の電源電圧が供給されていないときに、電源供給回路の動作を停止させる制御回路と、第２の電源電圧が供給されたときに、レベルシフト回路から出力されるレベルシフト信号を出力パッドに供給する出力回路とを具備する。 （もっと読む）

【課題】入力電圧を昇圧して出力する半導体集積回路における、トランジスタの耐圧が、入力電圧以下に抑えられる昇圧回路を提供する。
【解決手段】コンデンサＣｐは、一方の端子がクロック信号を出力するクロック端子に接続され、他方の端子が整流回路４に接続されている。コンデンサＣｐの他方の端子の最低電圧を第１の電圧にクランプするクランプ回路３を備えている。このクランプ回路３は、第１のＮ型トランジスタＮ１、および第２のＮ型トランジスタＮ２を有している。この第１のＮ型トランジスタＮ１は、ドレインをコンデンサの他方の端子に接続し、ソースを前記第２のＮ型トランジスタＮ２のドレインに接続し、さらに、ゲートを第１の電圧よりも高い第２の電圧Ｖａに接続している。また、第２のＮ型トランジスタＮ２は、ソースを第１の電圧Ｖｐに接続し、ゲートを前記クロック信号の反転信号を出力する反転信号端子に接続している。 （もっと読む）

【課題】周辺の回路ブロックの動作に与える影響を抑制しつつ、パワーゲーティングによって回路ブロックが動作状態に移行できるようになるまでの時間を短くする。
【解決手段】タイミング制御部１３は、回路ブロックＢ１の動作中に回路ブロックＢ２が待機状態から動作状態へ移行するように指示された場合、スイッチング素子Ｔ１−１〜Ｔ１−ｎがオンしないように制御し、回路ブロックＢ１の停止中に回路ブロックＢ２が待機状態から動作状態へ移行するように指示された場合、スイッチング素子Ｔ１−１〜Ｔ１−ｎがオンするように制御する。 （もっと読む）

【課題】単位回路の、高速動作と未使用時（電源電圧は印加されているが、所望の回路構成には用いられていないＭＯＳトランジスタ群）または定常時または待機時における消費電力の減少を両立させた二重絶縁ゲート電界トランジスタを用いたＭＯＳトランジスタ回路およびそれを用いたＣＭＯＳトランジスタ回路、ＳＲＡＭセル回路、ＣＭＯＳ−ＳＲＡＭセル回路、集積回路を提供する。
【解決手段】四端子二重絶縁ゲート電界効果トランジスタからなるＭＯＳトランジスタ回路において、前記四端子二重絶縁ゲート電界効果トランジスタの一方のゲートを入力端子とし、他方のゲートに抵抗の一方の端を接続し、ソースを第一の電源に接続し、ドレインを出力端子とすると供に負荷素子を通して第二の電源に接続し、前記抵抗の他端を一定電位の第三の電源に接続する。 （もっと読む）

【課題】出力回路のスイッチング素子の短絡による破壊を確実に防止することが可能な出力バッファ回路及びそれを複数備えた出力バッファシステムを提供する。
【解決手段】第１の上側スイッチング素子４の他方の主端子と第１の下側スイッチング素子５の一方の主端子とを接続する部分が外部への出力部６を構成する第１の出力回路２と、出力端子が第１の出力回路２の出力部６に接続された第２の出力回路２２と、第１の出力回路２の出力部６の短絡を検出する短絡検出回路２４と、を備え、その起動時に、第１の出力回路２を動作させる前に第２の出力回路２２を動作させて短絡検出回路２４を動作させ、出力部６の短絡が検出されなかった場合に第１の出力回路２を動作させ、出力部６の短絡が検出された場合には第１の出力回路２を動作させないよう構成されている。 （もっと読む）

【課題】トランジスタを用いたスイッチ回路を有するデジタル回路において、電源電圧、入力信号の振幅、トランジスタのしきい値電圧の関係に応じて適切に入力信号を補正し、好適な回路動作を可能とする。
【解決手段】電源電位（ＶＤＤ、ＶＳＳ）が供給される第１のトランジスタ（３２、３３）を有するスイッチ回路（３１）と、入力信号が印加される入力端（ＩＮ）と第１のトランジスタの制御端子（ゲート）との間に接続された補正回路（３４、３６）とを有し、前記制御端子と入力端との間に接続された容量（Ｃ２、Ｃ３）と、該容量と前記制御端子との間のノード（Ｎ５、Ｎ６）と電源電位との間に設けられた、第１のトランジスタと概ね同じしきい値を有するダイオード接続された第２のトランジスタ（３５、３７）と、第２のトランジスタに直列に接続されたスイッチ（ＳＷ２、ＳＷ３）とを有するデジタル回路（３０）を提供する。 （もっと読む）

【課題】切断したヒューズにグローバックが発生した場合にも、正確なヒューズデータを生成し得るヒューズ装置を提供する。
【解決手段】切断したグローバック検出用ヒューズｆ０の抵抗値と、第一の基準抵抗Ｒ０の抵抗値の差に基づく検出信号Ｘを生成するグローバック検出部１１と、検出信号Ｘに基づいて抵抗値が変化する第二の基準抵抗ＴＮ９の抵抗値と、ヒューズデータ生成用ヒューズｆ１，ｆ２，ｆｎの抵抗値との比較結果をヒューズデータＤＡとして出力するヒューズ部１３ａとを備えた。 （もっと読む）

【課題】電源ノイズを抑制する。
【解決手段】電源電圧Ｖｄｄまたは基準電圧Ｖｓｓが印加される主配線（第１基準電圧幹線ＶＳＳ１）と、複数の副配線（基準電圧枝線ＶＳＳＢ）と、複数の基準電圧枝線ＶＳＳＢに接続されている複数の回路セル（不図示）と、入力される制御信号に応じて、複数の基準電圧枝線ＶＳＳＢのうち、所定の回路セルが接続されている基準電圧枝線ＶＳＳＢと第１基準電圧幹線ＶＳＳ１との接続および遮断を制御する電源スイッチセルＳＷ１,ＳＷ２,…と、複数の基準電圧枝線ＶＳＳＢを相互に接続する補助配線５０と、を有する。 （もっと読む）

【課題】 レベルシフト回路を含むスイッチング回路装置の小型化及び低コスト化が要求されている。
【解決手段】主スイッチング素子２０を主電源１と共通端子２との間に負荷３を介して接続する。駆動電源１４の負側の端子を主スイッチング素子２０と負荷３との間に接続する。駆動電源１４の正側の端子と共通端子２との間に第１及び第２のレベルシフト用ＦＥＴ２５，２６の直列回路を接続する。第１のレベルシフト用ＦＥＴ２５に並列に抵抗２７を接続する。第１及び第２のレベルシフト用ＦＥＴ２５，２６の相互接続点と主スイッチング素子２０のゲートとの間に駆動回路２２を接続する。駆動回路２２の出力導体５２と第１のレベルシフト用ＦＥＴ２５のゲートを導体５１で接続する。第２のレベルシフト用ＦＥＴ２６と共通端子２との間に電流制御回路２９を設け、制御パルスの前縁に同期した一定時間のみ第２のレベルシフト用ＦＥＴ２６の電流を増大させる。 （もっと読む）