【課題】消費電流を増大させることなしに高速起動可能なＭＥＭＳ発振器の提供。
【解決手段】ドライバアンプと、ＬＣ共振回路を備える第１共振器と、ＭＥＭＳ共振器を備える第２共振器と、接続および開放を切り換え可能なスイッチ回路と、スイッチ回路を制御するスイッチ制御部と、を有するＭＥＭＳ発振器であって、ドライバアンプ、第１共振器、および、スイッチ回路は、ドライバアンプの出力信号の少なくとも一部をドライバアンプへ帰還させる第１閉ループ回路を形成し、ドライバアンプ、および、第２共振器は、第１閉ループ回路とは別の、ドライバアンプの出力信号の少なくとも一部をドライバアンプへ帰還させる第２閉ループ回路を形成し、スイッチ制御部は、ＭＥＭＳ発振器の起動期間の少なくとも一部においてスイッチ回路を接続し、所定の条件が満たされる場合に、スイッチ回路を開放する、ＭＥＭＳ発振器。 （もっと読む）

【課題】水晶発振回路の消費電力の低減を図りつつ後段回路を作動させることができる発振装置を提供する。
【解決手段】第１電源Ｖ１が、振幅検出回路３に対して第１電源電圧（３Ｖ）を供給する。第２電源Ｖ２が、水晶振動回路２に対して第１電源電圧（３Ｖ）よりも小さい第２電源電圧（１Ｖ）を供給する。振幅検出回路３は、ＣＭＯＳインバータＩＶ１の出力端子から出力される発振信号と、第２電源電圧（１Ｖ）を分圧して得た基準電圧Ｖｒｅｆと、それぞれのベースに接続される一対のトランジスタが設けられたコンパレータ３１を備えている。 （もっと読む）

【課題】発振バッファへの過電圧の印加を防止し、発振起動時間を短縮できる発振回路を提供する。
【解決手段】発振回路１０は、ＰＴＡＴ電流源１２と、ＰＴＡＴ電流源１２と接続されると共に、共振回路４６と並列接続された発振バッファ１４と、発振バッファ１４と並列接続された帰還抵抗Ｒｆと、帰還抵抗Ｒｆよりも抵抗値が小さいバイパス抵抗Ｒｂと、帰還抵抗Ｒｆとバイパス抵抗Ｒｂとの間に接続され、帰還抵抗Ｒｆ及びバイパス抵抗Ｒｂの何れかに切り替えるためのＰＭＯＳトランジスタ４８Ａ、４８Ｂと、ＰＴＡＴ電流源１２からの電流が共振回路４６へ供給開始されてから予め定めた発振起動期間は、ＰＴＡＴ電流源１２からの電流がバイパス抵抗Ｒｂへバイパスされるように、予め定めた発振起動期間経過後は、ＰＴＡＴ電流源１２からの電流が帰還抵抗Ｒｆへ流れるようにＰＭＯＳトランジスタ４８Ａ、４８Ｂを制御するバイパスノード充電回路５８と、を備える。 （もっと読む）

【課題】共振マイクロエレクトロメカニカルシステム（ＭＥＭＳ）初期化成功を補償するシステム及び方法、特にＥＳＤによるＤＣオフセットを克服する方法を提供する。
【解決手段】システム２０は、共振センサ２４、駆動デバイス２６、チャージアンプおよび電圧利得回路２８を含む。スタートアップ時に、チャージアンプ及び電圧利得回路は、共振センサから信号を受信し、ＤＣオフセットに関するこの信号を補償するために、駆動に関するクロック信号を生成し、これを用いて、安定した状態の動作モードにおける共振センサを実現する。回路は、受信された信号に関する信号にグリッチを生成するようにトグル切り替えされた複数の利得スイッチを含む。グリッチは、ＤＣオフセットを補償する。受信された信号に関する信号が、リファレンス信号を越えている場合、比較器は、駆動デバイスに関するクロック信号を生成する。 （もっと読む）

【課題】面積を大きく増加させることなく消費電力の低減を可能にした発振器を提供すること。
【解決手段】本発明にかかる発振器は、水晶発振回路１の発振出力に応じたパルス信号ＳＰに基づいて基準電圧ＶＲＥＦを生成し、基準電圧に応じて水晶発振回路１への供給電圧を制御する発振器である。パルス信号ＳＰに基づいて制御信号ＳＰ２を生成する制御信号生成回路１５と、制御信号ＳＰ２に基づいて基準電圧が制御される基準電圧発生回路１６、１７を備える。制御信号生成回路１５は、パルス信号ＳＰがロウレベルの場合にロウレベルの制御信号を生成し、パルス信号ＳＰがハイレベルの場合にハイレベルの制御信号を生成するとともに、制御信号のハイレベルからロウレベルへの遷移を抑制することを特徴とする。それにより、水晶発振回路１への供給電圧が振幅しないので、面積を大きく増加させることなく消費電力を低減することが可能である。 （もっと読む）

【課題】低電力化を可能とし、リーク電流による誤動作の発生を無くした発振検出回路を提供する。
【解決手段】発振検出回路は、基準電圧源に接続された第１の入力端子と発振回路出力端に接続された第２の入力端子とを有しており、複数のバイポーラトランジスタにより構成される差動回路を採用し、差動回路の出力端に接続され出力端の電位に応じて充電または放電を行う容量素子と、容量素子の電位に基づいて発振信号端の所望の発振状態を検出する検出回路を有する。 （もっと読む）

【課題】初期状態では発振余裕度を最大にして発振停止が発生しないようにし、安定状態へ遷移するに従い発振余裕度も小さくし、高調波も減少させてシステムとしての受信感度を向上させる発振器を提供する。
【解決手段】振動子を備え、発振余裕度の異なる複数の発振回路を備えた発振部と、発振部の出力電圧のピークを検出するピーク検出部と、ピーク検出部の検出したピーク電圧をアナログ信号からディジタル信号に変換するアナログ／ディジタル変換部と、ディジタル信号に基づいて所定の時間を計測する計測部と、ディジタル信号と計測部の出力に基づいて発振部の出力の切り替えを制御する切替信号と、計測部を制御する制御部と、を備える発振器である。 （もっと読む）

【課題】自励発振が起こらず、出力対称性を確保できるようにした発振回路を提供する。
【解決手段】コルピッツ型の水晶発振回路において、ＣＭＯＳインバータＩＮＶ１の出力側（ノードＮ１）と電源ＶＤＤとの間に、ＣＭＯＳインバータＩＮＶ１の帰還バイアス電圧を高くするためのトランジスタＭＰ１と発振出力が無いときＯＮするトランジスタＭＰ２とを直列接続して、電源投入初期時にそのノードＮ１をＶＤＤ／２より高い電圧にプルアップし、正常発振が開始してノードＮ３の電圧が所定値に達すると、トランジスタＭＰ２をＯＦＦしてノードＮ１のプルアップを解除する。また、ＣＭＯＳインバータＩＮＶ１の出力を反転するＣＭＯＳインバータＩＮＶ２を接続し、その出力側のノードＮ２にアンド回路ＡＮＤ１を接続し、正常発振が開始してノードＮ３の電圧が所定値に達したとき、それから遅延回路ＤＬ１の遅延の後に、アンド回路ＡＮＤ１のゲートを開いて、ノードＮ２の発振信号を出力端子ＯＵＴに出力する。 （もっと読む）

【課題】増幅手段の駆動電力を連続制御し、発振起動時間の短縮や動作の安定性を確保しながら定常時の消費電力を効率的に低減することのできる発振回路およびその制御方法を提供する。
【解決手段】発振回路が駆動する負荷容量への充放電電流に応じて発振回路の駆動電力を制御することとしたため、発振起動時間や発振の安定性を犠牲にすることなく定常時の消費電力を効果的に低減することが出来る。また本発明を採用したシステムにおいては、環境の変動に応じて最適な電力を発振回路に与えることが可能となり、システム全体での省エネルギー化、電池の長寿命化が実現出来る。 （もっと読む）

【課題】電源電圧の低下、温度上昇等の発振器の動作条件の変動によって、発振後の発振動作の停止、発振安定時間の延長、起動時の発振の失敗等の不具合を解消すること。
【解決手段】入出力端子間に振動子が接続可能な反転増幅器Ｉｎｖ＿Ａｍｐは、ＰＭＯＳＭｐ１とＮＭＯＳＭｎ１を含む。ディジタル入力信号に応答して出力インピーダンスが変化するよう抵抗とＭＯＳスイッチとを含む複数のＤ／Ａ変換器Ｄ／Ａｐ＿１…Ｄ／Ａｐ＿ｎ、Ｄ／Ａｎ＿１…Ｄ／Ａｎ＿ｎを、Ｍｐ１のソースと電源電圧ＶｃｃまたはＭｎ１のソースと接地ＧＮＤの間に接続する。可変利得発振器ＶＧ＿ＯＳＣの動作条件の変化をＡ／Ｄ変換ユニット１０２が検出して、複数のＤ／Ａ変換器の合計の出力インピーダンスを徐々に変化させる。 （もっと読む）

速い始動時間及び定常状態での低い雑音を有する周波数源が提供される。周波数源は、発振器（１０２）と、発振器始動でのアナログＡＧＣループと定常状態の動作でのデジタルＡＧＣループとの間を切り替えるハイブリッド自動利得制御（ＡＧＣ）ループとを含む。アナログＡＧＣループは、発振器（１０２）に接続されたピーク検出器（１０４）と、ピーク検出器（１０４）出力と基準電圧との差を積分する誤差積分器（１０６）とを含む。デジタルＡＧＣループは、ピーク検出器出力と高／低基準電圧とを比較する比較器（１１０）と、タイマ信号を与える発振器（１０２）カウンタと、デジタル・ワードを供給されるデジタル／アナログ変換器（ＤＡＣ）（１１４）と、ＤＡＣ（１１４）と発振器（１０２）との間のロー・パス・フィルタ（１１６）とを含む。タイマ信号は、マルチプレクサ（１０８）にアナログＡＧＣループ又はデジタルＡＧＣループのいずれかを選択させる。
（もっと読む）

発振装置（１）には、発振器コア（２）と、制御可能な静電容量値を有する、発振器コア（２）に接続された容量性ローディングユニット（３、３ａ、３ｂ）と、第１および第２のメモリユニット（５ａ、５ｂ）を含む、容量性ローディングユニットに接続されたメモリ装置（４）と、が含まれる。第１のメモリユニット（５ａ）は、始動期間中に、静電容量値を制御するために容量性ローディングユニット（３、３ａ、３ｂ）に供給される第１の値を格納するように構成される。第２のメモリユニット（５ｂ）は、動作期間中に、静電容量値を制御するために容量性ローディングユニット（３、３ａ、３ｂ）に供給される第２の値を格納するように構成される。発振装置（１）の始動方法によれば、発振信号の振幅が測定される。さらに、動作期間の開始時点が、発振信号が所定の閾値を超える時点として選択される。
（もっと読む）

【課題】 解決しようとする課題は、あらゆる圧電発振器に対して起動時間の短縮化を実現すること。
【解決手段】圧電振動子を有する圧電発振回路と、該圧電発振回路の発振ループ回路と電源電圧ラインとを接続する為のスイッチ回路と、該スイッチ回路のＯＮ／ＯＦＦ動作を制御する為の制御回路とを備えた圧電発振器であり、前記電源電圧印加した後、前記圧電振動子の励振信号の振幅レベルが極大値±０.１λの範囲内である時に前記スイッチ回路がＯＮ動作するものであることを特徴とする圧電発振器。 （もっと読む）

【課題】ＬＳＩから制御可能な汎用ポートの“Ｈ”レベルのレベルが、トランスミッションゲートの“Ｈ”レベルを認識する最小許容値を満足しない可能性が発生し、水晶振動子の発振安定に時間かかる。
【解決手段】電源起動時はＮＰＮトランジスタＱＮ１を遮断状態にして、第１のトランスミッションゲートＧ１を導通状態に、第２のトランスミッションゲートＧ２を遮断状態にし、電源電圧ＶＤＤを第１のトランスミッションゲートＧ１を介して電圧制御発振回路１００の制御入力端子ｎ３に印加する。水晶振動子Ｘの発振安定後は汎用端子１２への制御信号によりＮＰＮトランジスタＱＮ１を導通状態に切り替えることを通じて第１のトランスミッションゲートを遮断状態に、第２のトランスミッションゲートを導通状態に切り替え、電圧制御端子１１の電圧を第２のトランスミッションゲートＧ２を介して電圧制御発振回路の制御入力端子に印加する。 （もっと読む）

【課題】起動時間を短縮するとともに、起動時間を安定して制御し、さらに発振回路の起動後、発振周波数を安定化することができる発振器起動制御回路を提供する。
【解決手段】発振回路（１）は、インバータ（１４）の入力と出力を水晶振動子（１５）の両端および抵抗（１６）の両端に接続し、入力をＭＯＳ可変容量（１０）のドレインに、出力をＭＯＳ可変容量（１１）のドレインに接続し、ＭＯＳ可変容量（１０）のソースを固定容量（１２）に接続し、ＭＯＳ可変容量（１１）のソースを固定容量（１３）に接続し、固定容量（１２、１３）の他端をＧＮＤに接続している水晶発振回路である。更にＭＯＳ可変容量（１０）のゲートに抵抗（１８）とスイッチ（７）を接続し、ＭＯＳ可変容量（１１）のゲートに抵抗（１９）とスイッチ（８）を接続し、抵抗（１８、１９）の他端を互いに接続し、更に電圧制御回路（３）に接続している。 （もっと読む）

【課題】発振ゲートの切り替えに伴うクロックパルス出力の欠損を防止しつつ、効率的な切り替えを行って低消費電流で且つ低電圧動作可能な発振回路を提供する。
【解決手段】発振開始当初は負荷回路２を第一の状態に、発振安定後は負荷回路２を第二の状態にする発振回路に、ＣＭＯＳ型発振ゲート１の出力端子からの発振パルス数に応じて負荷回路２を第一の状態から第二の状態に緩やかに遷移させる遷移手段を設けて、負荷回路２の等価インピーダンスを発振クロックパルス数によって緩やかに増大させる構成とした。 （もっと読む）

【課題】クロック生成回路の消費電力を低下させる。
【解決手段】クロック生成回路は、水晶振動子２８と差動増幅器１６とを備え、差動増幅器１６は、水晶振動子２８の第１ノードに接続された第１入力端子１２と、バイアス信号が印加される第２入力端子２０と、水晶振動子２８の第２ノードに接続された出力端子２４を有し、可変利得手段を備えている。差動増幅器１６の出力端子に接続されたピーク検出器の出力により差動増幅器１６の利得を可変し、起動時には利得を大きくし、通常動作時には利得を小さくする。これにより、消費電力を低下させる。 （もっと読む）

無線端末（１０）の所望の基準周波数を生成するための、低減された起動時間を有するＶＣＸＯ（Voltage Controlled Crystal Oscillator）（１００）のような電圧制御発振器（１００）が本願明細書において記載されている。本発明によれば、ＶＣＸＯ（１００）は、電圧コントローラ（１１０）によって発振器（１２０）に印加された可変電圧に基づいて、所望の基準周波数を生成する発振器（１２０）を含む。加えて、ＶＣＸＯ（１００）は、発振器（１２０）に伴うキャパシタンスを低減するためバイアス電圧を発振器の入力ノードに印加し、ＶＣＸＯ（１００）のＤＣ電流消費または同調レンジに悪影響を与えること無く起動時間を低減する起動コントローラ（１３０）を含む。
（もっと読む）