【課題】微細化しても精度の高い発振作が行える半導体集積回路及び発振回路を得る。
【解決手段】半導体集積回路２１に水晶振動子３１接続用の端子ＸＣＩＮ，端子ＸＣＯＵＴが設けられる。サージ保護回路１１はノードＮ１を介して端子ＸＣＩＮに接続され、サージ保護回路１２はノードＮ２を介して端子ＸＣＯＵＴに接続される。インバータより構成される反転回路４は入力部が端子ＸＣＩＮ側のノードＮ３に接続され、出力部が端子ＸＣＯＵＴ側のノードＮ２に接続される。そして、端子ＸＣＩＮに直結されるノードＮ１と反転回路４の入力部であるノードＮ３との間に入力カップリングコンデンサ１が介挿される。 （もっと読む）

【課題】安定して発振を停止させる発振回路を提供する。
【解決手段】発振を停止させるときに、インバータ回路１２の入力端子と出力端子とをショートさせる。これにより、インバータ回路１２のゲインが低下するので、発振停止時にオーバーシュート、アンダーシュートの発生がない安定した発振回路を提供することができる。 （もっと読む）

【課題】周波数の揺らぎを低減した圧電発振器を提供する。
【解決手段】温度を検出する温度センサ２と、温度センサ２の検出出力に基づいて周波数
制御を行う周波数制御回路３と、発振回路４と、周波数制御回路３から出力される制御電
圧Ｖｃを入力として、周波数制御回路３の制御電圧Ｖｃに含まれる高域成分の出力電圧の
みを通過させるＨＰＦ５と、を備え、発振回路４の第１及び第２可変容量素子Ｄ１、Ｄ２
の互いに異なる一方の端子に第１基準電圧Ｖｒｅｆ１を供給し、第１又は第２可変容量素
子Ｄ１、Ｄ２の他方の端子に周波数制御回路３の制御電圧Ｖｃを供給し、第２又は第１可
変容量素子Ｄ１、Ｄ２の他方の端子にＨＰＦ５の出力電圧と第２基準電圧Ｖｒｅｆ２とを
重畳したキャンセル電圧を供給するようにした。 （もっと読む）

【課題】圧電発振器が非動作状態から発信動作状態となるまでに必要とする起動時間を短縮し、所定時間経過後、起動促進用の電圧の供給を絶つことにより、位相雑音特性及び周波数安定度特性に優れた圧電発振器を提供する。
【解決手段】圧電振動子と、増幅回路とを備えた圧電発振器であり、電源電圧を印可してから所定時間だけ圧電振動子に所定レベルの起動促進用の電圧を印可する為の瞬時電圧供給手段を設けた。 （もっと読む）

【課題】圧電発振器が非動作状態から発信動作状態となるまでに必要とする起動時間を短縮し、所定時間経過後、起動促進用の電圧の供給を絶つことにより、位相雑音特性及び周波数安定度特性に優れた圧電発振器を提供する。
【解決手段】圧電振動子と、増幅回路とを備えた圧電発振器であり、電源電圧を印可してから所定時間だけ圧電振動子に所定レベルの起動促進用の電圧を印可する為の瞬時電圧供給手段を設けた。 （もっと読む）

【課題】ＬＣ共振器（水晶振動子）に対して１端子で接続可能であり、ＣＭＯＳ論理ゲートで受けられるように矩形波を出力することができる発振回路を提供することを課題とする。
【解決手段】信号を発振するためのＬＣ共振器（１０１）と、正入力端子が前記ＬＣ共振器に接続され、負入力端子が参照電圧ノードに接続され、前記正入力端子と前記負入力端子との間の電圧差を電流に変換して出力端子から出力する電圧電流変換回路（１０２）と、前記電圧電流変換回路の前記出力端子と前記正入力端子との間に接続される容量（１０４）と、前記電圧電流変換回路の前記正入力端子と前記負入力端子との間に接続されるインピーダンス素子（１０３）とを有することを特徴とする発振回路が提供される。 （もっと読む）

【課題】 水晶発振回路が定常発振に達するまでの起動時間を短くすることができる起動制御回路付き水晶発振回路、水晶発振回路の起動時間を短くすることで間欠動作の比率を大きくし、低消費電力化に寄与する位相同期回路を実現する。
る。
【解決手段】 水晶振動子と負性抵抗回路を備えた水晶発振回路の起動制御を行う起動制御回路を含み、一定の発振周波数の信号を出力させる起動制御回路付き水晶発振回路であって、水晶発振回路は、水晶振動子を励振する励振信号を外部から入力するための信号入力端子を備え、起動制御回路は、発振周波数またはそれに近い周波数を有する励振信号を生成し、水晶発振回路の起動時に励振信号を励振信号入力端子に入力し、水晶発振回路の発振周波数が安定する前に励振信号の入力を停止する構成である。 （もっと読む）

【課題】プロセスを簡素化し低コスト化を実現するとともに、さらに、システムを簡素化
しノイズ対策を可能にするＭＥＭＳレゾネータ及びＭＥＭＳレゾネータの製造方法を提供
する。
【解決手段】ＭＥＭＳレゾネータの製造方法は、基板１０上に形成された半導体デバイス
とＭＥＭＳ構造体部４とを有するＭＥＭＳレゾネータ２の製造方法であって、半導体デバ
イスは、上部電極３０と下部電極２６とを有するＯＮＯキャパシタ部６と、ＣＭＯＳ回路
部８と、を含み、ＯＮＯキャパシタ部６の下部電極２６を、第１シリコン層２６を用いて
、形成する。ＭＥＭＳ構造体部４の下部構造体１６とＯＮＯキャパシタ部６の上部電極３
０とを、第２シリコン層５２を用いて、形成する。及び、ＭＥＭＳ構造体部４の上部構造
体１８とＣＭＯＳ回路部８のゲート電極３４とを、第３シリコン層５４を用いて、形成す
る。 （もっと読む）

【課題】
従来と比べて広い周波数帯で使用可能な電圧制御発振回路を提供する。
【解決手段】
本発明に係る電圧制御発振回路は、インバータ、帰還抵抗、圧電振動子が、互いに並列に接続され、上記圧電振動子の少なくとも一方の端子と接地間に可変容量素子を備え、コントロール電圧を変化させることにより上記可変容量素子の容量値を調整し、発振する周波数の制御を行う電圧制御発振回路において、上記帰還抵抗の抵抗値が、コントロール電圧の変化に基づいて調整可能に構成されている。 （もっと読む）

クォーツ発振器回路は、能動的分岐を形成するように供給電圧源の２つの端子の間で電流源（４）と直列に実装された２つの相補するＰＭＯＳ及びＮＭＯＳトランジスタ（Ｐ１、Ｎ１）を備えるインバータを含む。ＰＭＯＳトランジスタ（Ｐ１）のソース端子は電流源に接続され、もう一方のＮＭＯＳトランジスタ（Ｎ１）のソース端子は接地端子に接続される。これらのトランジスタのドレイン端子は、出力においてクォーツ（３）の第１の電極（ＸＯＵＴ）に接続され、これらのトランジスタのゲート端子は、入力においてクォーツの第２の電極（ＸＩＮ）に接続される。第１の位相シフト・コンデンサ（Ｃ１）は、クォーツの第１の電極に接続され、第２のコンデンサ（Ｃ２）は、クォーツの第２の電極に接続される。発振器回路は、インバータ・トランジスタのドレイン端子とゲート端子との間に配列された能動的バイアス手段（２）を含む。これらのバイアス手段は、クォーツ内で振動を発生させるための能動的分岐の相互コンダクタンスを損なわないように十分に高いインピーダンス値を有するフォロワ実装演算相互コンダクタンス増幅器とすることができる。
（もっと読む）

【課題】 圧電発振器の周波数温度特性の劣化をなくしたより安定度の高い圧電発振器を提供する。
【解決手段】 回路基板２上に圧電振動子４と発振回路を構成してなる発振部３が実装され、これら圧電振動子と発振部を覆うように前記回路基板に一体的に取り付けられた金属蓋６とを備えた圧電発振器において、前記発振部の上面部と金属蓋の底面部の対向する領域に熱伝導性樹脂剤Ｍ２が介在し、当該熱伝導性樹脂剤によりお互いを接合している。 （もっと読む）

【課題】発振回路のＭＯＳバラクタの容量値が直線的に変化する領域を有効活用する圧電発振器の提供。
【解決手段】バラクタＤ１、Ｄ２のゲートに基準電圧Ｖｒｅｆを印加すると共に、バラクタＤ１、Ｄ２のバックゲートに抵抗切替部７の出力電圧を印加するように構成されているＶＣＸＯ１において、バラクタＤ１、Ｄ２は、端子間電圧ＶＢＧが略０Ｖのときを境にして端子間電圧ＶＢＧの変化に対して容量値が略一定値である領域と、容量値が変化する領域とを有するＣ−Ｖ特性を有すると共に、第１の基準電圧をＶｒｅｆ１が


を満たすように構成した。 （もっと読む）

【課題】発振特性の検査を行うことができると共に、発振不良の発生を抑制することができる電子装置を提供すること。
【解決手段】
振動子１０と、振動子１０と共に発振回路を形成する回路部２０とを樹脂で封止してなる電子装置５０であって、一方の端部が振動子１０の両端にそれぞれ接続されると共に他方の端部が樹脂の外部に露出する振動子の発振特性検査用の検査端子４１，４２と、検査端子４１，４２と振動子１０との間に設けられ、検査端子４１，４２の電位による影響から振動子１０を保護する保護抵抗３１，３２とを備える。 （もっと読む）

【課題】同一のＩＣを用いて広範囲の周波数に対応した圧電発振器を得る。
【解決手段】圧電振動子と、発振回路と、定電流回路と、メモリ回路と、を備えた圧電発
振器であって、前記発振回路は、トランジスタのコレクタとベースとの間にコレクタ電位
を決める第１の可変抵抗回路を有し、前記定電流回路は、複数のカレントミラー回路から
なり、出力電流に関わるカレントミラー回路のトランジスタ素子に第２の可変抵抗回路が
接続され、前記メモリ回路の出力部は、前記発振回路の第１の可変抵抗回路と、前記定電
流回路の第２の可変抵抗回路と、に信号線で接続され、前記定電流回路の出力電流を制御
し、前記トランジスタのコレクタ電位を制御する圧電発振器を構成する。 （もっと読む）

【課題】広範囲の周波数に対応し、圧電振動子の諸定数のバラツキに対応した電圧制御型
圧電発振器を得る。
【解決手段】圧電振動子Ｘと、増幅回路６と、可変容量回路８と、メモリ回路１５と、を
備えた電圧制御型圧電発振器であって、可変容量回路８は、ＭＯＳ容量素子Ｍと、トラン
ジスタＱ及び容量Ｃ５を直列に接続した直列接続回路と、を並列接続した並列接続回路で
、この並列接続回路の両端子にそれぞれ第１及び第２の制御電圧Ｖｃ１、Ｖｃ２が印加さ
れている。またメモリ回路１５は、その出力がトランジスタＱのゲートに接続されている
。 （もっと読む）

【課題】出力信号に含まれる高調波成分が少なく、低電圧で動作可能な発振制御装置を提供すること。
【解決手段】発振制御装置は、振動子を発振させる発振部と、直列接続された２つの同じ型のトランジスタを有し、発振部から出力された発振信号に応じた信号を２つのトランジスタの接続点から出力する出力増幅回路と、２つのトランジスタの各ゲートに印加する、直流の２つの異なるレベルのバイアス電圧を発生するバイアス部と、発振部に定電圧を印加する定電圧電源部と、発振部から２つのトランジスタのゲートのいずれか一方の間に設けられ、発振部から出力された発振信号の位相を反転させるインバータ部とを備える。２つのトランジスタの一方のゲートには、発振部から出力された発振信号及び２つのバイアス電圧の一方が印加され、２つのトランジスタの他方のゲートには、発振部から出力されインバータ部によって位相が反転された発振信号及び２つのバイアス電圧の他方が印加される。 （もっと読む）

【課題】ノイズの増加を抑制しつつ、安定した発振周波数を得ることができる発振回路を提供すること。
【解決手段】振動子１と、振動子１の両端に接続されるコンデンサ２ａ，２ｂと、振動子１と並列に接続された複数のインバータ４_１〜４_ｎと、複数のインバータ４_１〜４_ｎに並列に接続された帰還抵抗３とを含む発振部と、その発振部の発振周波数に基づいて、複数のインバータ４_１〜４_ｎから使用するインバータ数を調整する発振制御回路６とを備えるものである。 （もっと読む）

【課題】定常時の負性抵抗と比較して起動時の負性抵抗が十分に大きな発振回路及び発振器を提供すること。
【解決手段】振動子を発振させる発振回路は、１つのトランジスタを有するインバータと、インバータと並列に接続された帰還抵抗と、インバータの入力側及び出力側のそれぞれに設けられた容量素子と、レベルが異なる２種類の電流のいずれかをインバータに供給する可変電流源と、発振回路の電源の起動から所定時間をカウントするタイマ回路と、可変電流源が供給し得る２種類の電流の内、タイマ回路によるカウント時間が所定時間を経過するまでの間はレベルが大きい方の電流を、所定時間を経過した後はレベルが小さい方の電流をインバータに供給するよう可変電流源を制御する電流制御部とを備える。 （もっと読む）

【課題】調整完了後に生じる温度補償型圧電発振器の不具合の分析、再調整を行えるようにした温度補償型圧電発振器を得る。
【解決手段】圧電振動子１０と、発振回路、該発振回路の温度補償を行う温度補償回路、該温度補償回路の温度補償データを記憶する第１メモリ回路２１、制御信号を記憶する第２メモリ回路２２が構成された半導体素子２０と、絶縁材料から成り、上面側に圧電振動子１０と半導体素子２０とを搭載するための搭載用パッドを有すると共に、下面側に実装端子と第１メモリ回路２１に温度補償データを書き込むための調整端子を有する回路基板１５と、を備える。 （もっと読む）

【課題】負性抵抗の減少を防止し、低消費電力化。
【解決手段】第１の端子Ａと、第２の端子Ｂと、第１の端子Ａと第２の端子Ｂとの間に接続された振動子ＯＳＣと、第１の端子Ａと接地電位を供給する接地線ＧＮＤとの間に接続された第１のコンデンサＣｇと、第２の端子Ｂと接地線ＧＮＤとの間に接続された第２のコンデンサＣｄと、第１の端子Ａと第２の端子Ｂとの間にｍ個（ｍは３以上の奇数）のインバータＩＮ１〜ＩＮ３が直列に接続されたインバータ列と、インバータ列の入力側から数えてｎ番目（ｎは１≦ｎ＜ｍの整数）のインバータの入力端子とｎ＋１番目のインバータの出力端子との間に接続された第３のコンデンサＣｆと、を含む、ことを特徴とする発振器１００。 （もっと読む）