圧電発振器
【課題】圧電発振器が非動作状態から発信動作状態となるまでに必要とする起動時間を短縮し、所定時間経過後、起動促進用の電圧の供給を絶つことにより、位相雑音特性及び周波数安定度特性に優れた圧電発振器を提供する。
【解決手段】圧電振動子と、増幅回路とを備えた圧電発振器であり、電源電圧を印可してから所定時間だけ圧電振動子に所定レベルの起動促進用の電圧を印可する為の瞬時電圧供給手段を設けた。
【解決手段】圧電振動子と、増幅回路とを備えた圧電発振器であり、電源電圧を印可してから所定時間だけ圧電振動子に所定レベルの起動促進用の電圧を印可する為の瞬時電圧供給手段を設けた。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、圧電発振器に関し、特に非動作状態から発振動作状態となるまでの起動時間を短縮した圧電発振器に関する。
【背景技術】
【0002】
携帯電話は長時間の連続使用ができるように基準発信源として使用している水晶発振器を間欠的に動作させて低消費電力化を図っている。
このように間欠動作させる水晶発振器にあっては駆動開始から所望の出力信号を発振するまでに要する起動時間が短時間であることが望まれており、特開平9−223930号公報に示すような構成のものが実用化されている。
図38は上記公報に記載されている起動特性を改善した従来の水晶発振器の例を示す回路図である。
同図に示す水晶発振器100は、典型的なコルピッツ型水晶発振器であるが、トランジスタ101のベースに容量102を介して接続した水晶振動子103の他方端を電源電圧Vccラインに接続するよう構成したところが特徴であり、通常、電源電圧Vccラインを比較的大きな値の容量104を介して接地されているので、水晶振動子103の他方端は電源電圧Vccラインを介して接地されることになる。
尚、抵抗105及び抵抗106はベースバイアス回路であり、107はエミッタ抵抗であり、容量108及び容量109は負荷容量の一部を担うものである。
このような構成によれば、電源電圧Vccを印加した直後に電源電圧Vccと同等の電圧レベルの電圧がパルス波的に水晶振動子103に印加されることになるので、これにより水晶振動子103が高い振動レベルにて揺動し、結果的に発振信号が所要のレベルに達するまでの起動時間が短時間なものとなる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平9−223930号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上記のような構成の水晶発振器では、電源電圧Vccラインが発振ループの一部として含まれる為、電源電圧に含まれるノイズや電源電圧Vccラインを介して混入するノイズが水晶振動子103に直接印加されることになるので、その影響により位相雑音特性が悪化する虞があった。
即ち、上記のような構成の水晶発振器100は、電源電圧Vccラインと接地との間に介在する容量104がバイパスコンデンサとしての役目を兼ねてはいるものの、一般に、電源電圧及び電源電圧Vccラインの無数の個所から混入するノイズを完全に除去することは、バイパスコンデンサを複数設けたとしても不可能である。
従って、このノイズ信号は、発振信号と共に発振回路に備えた増幅回路により増幅された後、出力されてしまうので水晶発振器100の位相雑音特性を悪化させてしまうのである。
そして、このような水晶発振器の出力信号をデジタル処理に用いた場合、出力信号に混在したノイズ信号によってデータ処理の際にビットエラーが発生してしまうという問題が生じる場合がある。
更には、当該発振器を携帯電話機等に組み込んだ際、電源電圧Vccラインに接続される他の回路等の浮遊容量が発振ループに含まれることになり、設定周波数が変動してしまうという問題が生じる場合があった。
即ち、発振回路の負荷容量には、上記水晶発振器100を構成する電子部品と配線パターンによる容量の他に水晶発振器100が搭載される装置側の電源電圧Vccラインに接続されたバイパスコンデンサ、及び、浮遊容量が含まれるので、水晶発振器100の出力周波数の調整を行う際には、これらの値を予め想定した状態にて設定する必要が生じる。
しかし、このような調整方法は、水晶発振器が搭載される装置に使用されたバイパスコンデンサの値が機種によって異なる場合が多く、その為、それぞれの装置に対応するよう水晶発振器の調整条件を変更しなければならないので、当該発振器を組み込む機器の生産効率性を低下させる要因にもなる。
本発明は圧電発振回路の上記諸問題を解決する為になされたものであって起動特性に優れ、位相雑音特性、及び、周波数安定度を劣化することなく起動特性を改善した水晶発振器を提供することを目的としている。
【課題を解決するための手段】
【0005】
発明の開示上記課題を解決する為に本発明に係わる請求項1記載の発明は、圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がNPN型トランジスタを電源電圧Vccラインと前記圧電振動子の一端の間に順方向接続し、前記電源電圧Vccラインと前記NPN型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Vcc投入後所定時間前記NPN型トランジスタを介して前記電源電圧Vccラインから圧電振動子に起動促進用電圧を印加することを特徴とする。
請求項2記載の発明は、圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路が第一のNPN型トランジスタを電源電圧Vccラインと前記圧電振動子の一端の間に順方向接続し、前記第一のNPN型トランジスタのベースとエミッタとの間に抵抗を挿入接続し、前記電源電圧Vccラインと前記第一のNPN型トランジスタのベースとの間に第二のNPN型トランジスタを順方向接続し、電源電圧Vccラインと該第二のNPN型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Vcc投入後所定時間前記第一のNPN型トランジスタを介して前記電源電圧Vccラインから圧電振動子に起動促進用電圧を印加することを特徴とする。
請求項3記載の発明は、圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がPNP型トランジスタを電源電圧Vccラインと前記圧電振動子の一端の間に順方向接続し、接地と前記PNP型トランジスタのベースとの間に容量及びダイオードから成る並列回路を挿入接続した構成であり、電源電圧Vcc投入後所定時間前記PNP型トランジスタを介して前記電源電圧Vccラインから圧電振動子に起動促進用電圧を印加することを特徴とする。
請求項4記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項5記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項6記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
【0006】
請求項7記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項8記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路と、前記トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項9記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該PNP型トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記PNP型トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備えたものであり、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項10記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備えたものであり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項11記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする。
請求項12記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする。
【0007】
請求項13記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該PNP型トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記PNP型トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備え、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする。
請求項14記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備え、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする。
請求項15記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路が容量と抵抗とから成る直列回路を備え、該直列回路の時定数に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項16記載の発明は、圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記発振用トランジスタのコレクタ電流を増加させるよう制御することにより、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項17記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路によって電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを減少させるよう制御することにより、前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項18記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、該スイッチ回路が電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することをにより、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
【0008】
請求項19記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、該スイッチ制御回路が容量のチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御することにより、電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項20記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Vccラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御することにより、電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項21記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタと前記発振用トランジスタのエミッタとを抵抗を介して接続し、前記第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Vccラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御することにより、電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項22記載の発明は、圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記発振用トランジスタのコレクタの電位を上昇させコレクタ電流を増加させるよう制御することにより、圧電振動子を強励振刺せ前記圧電発振器の起動時間を短縮し、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項23記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、電源電圧Vccの投入から所要の間だけ前記高速起動用回路が前記第二のトランジスタのコレクタ電位をあげるよう制御することにより、前記発振用トランジスタのコレクタ電位が上がり、これに伴う前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項24記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備え、該スイッチ回路が電源電圧Vccの投入から所要の間だけON動作することにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
【0009】
請求項25記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、該スイッチ制御回路が容量を備えたものでると共に、電源電圧Vccの投入から所要の間だけ該容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をON動作させることにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項26記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がPNP型トランジスタのエミッタを電源電圧Vccラインに接続し、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Vccの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をON動作させることにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項27記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がPNP型トランジスタのエミッタを電源電圧Vccラインに接続し、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、前記第三のトランジスタのコレクタと電源電圧Vccとを抵抗を介して接続 し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Vccの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をON動作させることにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項28記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項29記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項30記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
【0010】
請求項31記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項32記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御するものであり、前記スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項33記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路を備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御するものであり、前記スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項34記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項35記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第四のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項36記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
【0011】
請求項37記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項38記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項39記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項40記載の発明は、圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路が電源電圧Vcc投入後所要の間だけ前記発振用トランジスタのコレクタ電流及びエミッタ電流をカレントミラー回路から成る電流制御回路によって制御することを特徴とする。
請求項41記載の発明は、圧電振動子と、発振用トランジスタと、2つの高速起動用回路とを備えた圧電発振器であり、電源電圧Vcc印加後所要の間だけ、前記第一の高速起動用回路が前記圧電振動子に起動促進用電圧を印加し、前記第二の高速起動用回路が前記発振用トランジスタのコレクタ電流を増加させることを特徴とする。
請求項42記載の発明は、圧電振動子と、発振用トランジスタと、2つの高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、前記第一の高速起動用回路が電源電圧Vcc印加後所要の間だけ、前記第一の高速起動用回路に備えた前記スイッチ回路を介し電源電圧Vccを発振促進用電圧として前記圧電振動子に印加し、前記第二の高速起動用回路がスイッチ回路にて前記発振用トランジスタのコレクタ抵抗またはエミッタ抵抗またはコレクタ抵抗とエミッタ抵抗とをバイパスすることによりコレクタ電流を増加させることを特徴とする。
【0012】
請求項43記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続したバッファ用トランジスタとを備えた圧電発振器に於いて、前記バッファ用トランジスタのベースと電源電圧Vccラインとを第一の容量を介して接続し、該ベースを第二の容量を介して接地したことを特徴とする。
請求項44記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型PチャネルFETをスイッチ素子としたスイッチ回路を備えた圧電発振器であり、該スイッチ回路が電源電圧投入後の所要の時間だけON動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がOFF動作することを特徴とする。
請求項45記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型PチャネルFETのベースを電源電圧Vccラインに接続し、更に、電源電圧Vccラインと接地との間に設けた抵抗と容量との直列回路の該抵抗と容量との接続点をディプレーション型PチャネルFETのゲートに接続し、且つ、ドレイン・ソース間と前記発振用トランジスタのエミッタ抵抗とを並列接続するよう構成したものであり、前記ディプレーション型PチャネルFETが電源電圧投入後の所要の時間だけON動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がOFF動作することを特徴とする。
【図面の簡単な説明】
【0013】
【図1】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図2】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図3】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図4】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図5】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図6】電源電圧Vccの立ち上り特性を示す図である。
【図7】(a)は本発明に基づく水晶発振器に備えたトランジスタ33のベース電位の立ち上り特性を示す図であり、(b)は本発明に基づく水晶発振器のトランジスタ33のエミッタ・ベース間電圧の立ち上り特性を示す図である。
【図8】本発明に基づく水晶発振器の起動促進用電圧の立ち上り特性を示す図である。
【図9】(a)から(d)は、本発明に基づく水晶発振器の起動特性を示す図である。
【図10】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図11】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図12】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図13】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図14】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図15】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図16】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図17】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図18】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図19】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図20】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図21】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図22】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図23】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図24】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図25】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図26】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図27】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図28】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図29】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図30】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図31】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図32】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図33】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図34】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図35】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図36】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図37】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図38】従来の水晶発振器の回路構成図である。
【発明を実施するための形態】
【0014】
以下、図示した実施例に基づいて本発明を詳細に説明する。
図1は本発明に基づく水晶発振器の一実施例を示した回路図である。
同図に示す水晶発振器1−1は、点線で囲った水晶発振回路2と一点鎖線で囲った第一の高速起動用回路3とを備えたものである。
水晶発振回路2は一般的なコルピッツ型水晶発振回路であり、容量4を介して一端を接地した水晶振動子5の他方端を発振用トランジスタ6のベースに接続し、このベースと接地との間に負荷容量の一部となる容量7と容量8との直列回路を挿入接続すると共に、この直列回路の接続中点を抵抗9を介して接地されたトランジスタ6のエミッタに接続し、更にベースに抵抗10と抵抗11とから成るベースバイアス回路によって適宜ベースバイアスを施すと共に、トランジスタ6のコレクタと電源電圧Vccラインとを抵抗12を介して接続するよう構成したものである。
高速起動用回路3は電源電圧Vccラインにコレクタを接続したスイッチング動作を行う起動促進用の第一のNPN型トランジスタ13(以下、トランジスタ13と称す。)のベースと電源電圧Vccラインとを容量14を介して接続すると共に、このベースと接地とを逆方向接続のダイオード15を介して接続したものであり、更に、トランジスタ13のエミッタを水晶振動子5とトランジスタ6の接続中点Aに接続するよう構成したものである。
【0015】
次に水晶発振器1−1の動作について説明する。
尚、水晶発振回路2については上述したように一般的なコルピッツ型水晶発振回路でありその動作については既知であるので説明を省略する。
電源電圧Vccを印加するとその直後より容量14には電荷のチャージが開始され、その間、チャージ電流が発生し、この電流がトランジスタ13のベース電流となり、このトランジスタ13が導通状態(ON動作状態)となる。
その結果、水晶振動子5に電源電圧Vccが印加されるので水晶振動子5は瞬間的に揺動され、結果的に非動作状態から発振動作状態に達するまでの起動時間が短縮されたものとなる。
一方、所定期間が経過し、容量14への電荷のチャージが完了すると、トランジスタ13のベース電流であるチャージ電流が消滅するのでトランジスタ13はOFF動作状態となり水晶振動子5と電源電圧Vccラインとが切り離された状態で水晶発振回路2は定常発振動作を持続する。
尚、ダイオード15は電源電圧Vccが印加されている際にはトランジスタ13のベースと接地間とを高インピーダンス状態に保ち、電源電圧Vccが印加されていない状態では容量14のチャージ電荷の放電を促進する為のもので、必ずしも必要ではなく、また、ダイオード15の代わりとして抵抗を用いても良い。
【0016】
図2は本発明に基づく水晶発振器1−2の他の実施例を示すものである。
同図に示す水晶発振器1−2が図1に示した実施例と異なるのは第一の高速起動用回路3の内部構成が相違する点である。
即ち、電源電圧Vccラインにコレクタを接続した第一のNPN型トランジスタ13のベースとエミッタとを抵抗16を介して接続すると共に、該トランジスタ13のコレクタを電源電圧Vccラインを、また、エミッタを水晶振動子5の一方端Aに接続する。
更に、電源電圧Vccラインにコレクタを接続した第二のNPN型トランジスタ17のエミッタと前記トランジスタ13のベースとを抵抗18を介して接続し、トランジスタ17のベースとコレクタとを容量14を介して接続すると共に、トランジスタ17のベースと接地とを逆方向接続のダイオードを介して接続したものである。
この例ではトランジスタ13とトランジスタ17とを2段接続したので図1の回路に比べて全体の増幅度が大きくなって水晶振動子5に加わるパルス状Vcc電圧の立ち上りを大きくすることができるのでより一層の起動促進効果が得られる場合がある。
【0017】
更に、スイッチング動作を行うトランジスタとしてPNP型を使用したものとしては、例えば図3、図4に示す構成とすれば良い。
即ち、図3及び図4に示す水晶発振器1−3及び1−4は本発明に基づく他の実施例であり、図3はトランジスタを一段構成のコルピッツ型発振回路であり、図4は、トランジスタを二段構成した所謂カスコード接続型バッファ回路を備えた水晶発振器である。
水晶発振器1−3、1−4が特徴とする点は、高速起動用回路3として、PNP型トランジスタ19をスイッチ回路素子としたものであり、トランジスタ19のエミッタを電源電圧Vccラインに接続し、トランジスタ19のコレクタを水晶振動子5の一端に接続し、更に、トランジスタ19のベースと接地との間に容量20を挿入接続すると共に、トランジスタ19のベースにNPN型トランジスタ21のエミッタを接続し、更にトランジスタ21のベースとコレクタとを接地するよう構成したものを用いたところにある。
尚、トランジスタ21は上記のようにベースとコレクタとを接続した構成によりダイオードとして機能するものである。
そしてこのような構成であっても、電源電圧Vccを印加するとその直後より容量20には電荷のチャージが開始され、その間、チャージ電流が発生し、この電流がトランジスタ19のベース電流となり、このトランジスタ19が導通状態となる。
その結果、水晶振動子5に電源電圧Vccが印加されるので水晶振動子5は瞬間的に揺動され、結果的に非動作状態から発振動作状態に達するまでの起動時間が短縮されたものとなる。
一方、所定期間が経過し、容量20への電荷のチャージが完了すると、トランジスタ19のベース電流であるチャージ電流が消滅するのでトランジスタ19はOFF動作状態となり水晶振動子5と電源電圧Vccラインとが切り離された状態で水晶発振回路2は定常発振動作を持続することができる。
【0018】
更に、図5は本発明に基づく水晶発振器の他の実施例を示した回路図である。
同図に示す水晶発振器1−5は、一点鎖線内のコルピッツ型水晶発振回路2と、点線内の高速起動用回路3とを備えたものである。
水晶発振回路2は、発振用トランジスタ22のベースに、一端が容量23を介して接地された水晶振動子24の他方端を接続し、更に、ベースと接地間に負荷容量の一部となる容量25及び容量26の直列回路を挿入接続し、この直列回路の接続中点とトランジスタ22のエミッタとを接続すると共に、エミッタと接地間にエミッタ抵抗27を接続する。
更に、前記トランジスタ22のコレクタにはそのベースを高周波ノイズパス用容量28を介して接地したトランジスタ29をカスコード接続し、該トランジスタ29のベースと電源電圧Vccラインとの間に定電流回路30を挿入接続し、更に抵抗31及び抵抗32から成る回路網にてトランジスタ22及びトランジスタ29にベースバイアスを適宜印加するよう構成したものである。
尚、前記トランジスタ29のコレクタと電源電圧Vccラインとの間に負荷抵抗Rcを挿入接続し、発振出力はトランジスタ29のコレクタから直流カット用容量Cを介して取り出すが、出力端OUTと接地との間に接続した容量CL及び抵抗RLは水晶発振器の使用条件に一致させる為の擬似負荷であって、以下に示す実験を行う為に付加したものである。
一方、高速起動用回路3は、PNP型トランジスタ33のエミッタと電源電圧Vccラインとを抵抗34を介して接続し、トランジスタ33のベースと電源電圧Vccラインとを第一の容量35を介して接続すると共に、トランジスタ33のベースと接地とを第二の容量36を介して接続し、トランジスタ33のコレクタと水晶振動子24の他方端側とを抵抗37及び抵抗38とから成る直列回路を介して接続する。
更に、抵抗37及び抵抗38とから成る直列回路の接続中点にトランジスタ39のベースを接続し、トランジスタ39のコレクタを抵抗40を介して電源電圧Vccラインに接続してトランジスタ33とトランジスタ39とをダーリントン接続とすると共に、トランジスタ39のエミッタを水晶振動子24の他方端側に接続したものである。
以下に本発明の効果を水晶発振器1−5の回路設定方法と動作説明を交えながら説明する。
尚、水晶発振回路2については上述した通り一般的なコルピッツ型発振回路であり、その動作については既知であるので詳細な説明は省略する。
【0019】
先ず、高速起動用回路3の基本的動作について説明する。
水晶発振器1−5に例えば図6に示した立ち上り特性(立ち上り時間100ns)を呈した電源電圧Vccを印加する場合を考えると、電源電圧Vcc印加開始直後から容量35及び容量36にチャージ電流が発生するのでトランジスタ33のベースには容量35及び容量36の容量比とチャージ電流とに基づく過渡的なベースバイアス電圧が印加される。
一方、トランジスタ33のエミッタにも抵抗34を介して電源電圧Vccが印加されるが、電源電圧Vccの値が小さい間はエミッタからベースに電流は流れない。
エミッタからベースに電流が流れるのはトランジスタ33のエミッタ・ベース間電圧Vebが閾値電圧(例えば0.75V)以上に達したときであり、これに伴い初めてトランジスタ33がON動作する。
トランジスタ33がON動作を開始するタイミングは、後述するように容量35と容量36との分圧回路によって印加されるベース電圧の上昇とエミッタ電圧値の上昇との関係によって決定される。
【0020】
上述のようにトランジスタ33がON動作すると、その間トランジスタ33を介して電源電圧Vccよりトランジスタ39にベース電流が供給されてトランジスタ39がON動作するので、電源電圧Vccがトランジスタ39を介して起動促進用電圧として水晶振動子24に印加される。
この場合、水晶発振器1−5を効率良く高速起動させる為には水晶振動子24を強励振させるに充分な高電位であって、急峻な立ち上り特性を有する起動促進用 電圧が必要であるから、先ず電源電圧Vccを印加開始した時点から所定時間だけ遅延した時点をトランジスタ33の動作開始タイミングとするよう容量35の容量値C35と容量36の容量値C36との容量比C35/C36を所定の値に設定し、これにより電源電圧Vccが高電位に達した時に高速起動用回路3を動作開始させる。
即ち、高速起動用回路3の動作開始のタイミングを決定するトランジスタ33の動作開始タイミングは、トランジスタ33のエミッタ電圧Veの値がトランジスタ33のベース電圧Vbとトランジスタ33のエミッタ・ベース間の閾値電圧Veb(=0.75V)との和以上(Ve≧Vb+(閾値電圧0.75V))に達した時点である。
そして更に、容量35の値C35に対して容量36の値C36を小さく設定する程、トランジスタ33のベースには容量35と容量36との分圧比に基づき高電 位が発生するので、電源電圧Vccが印加開始されてからVe≧Vb+(閾値電圧0.75V)に達するまでに長時間を要し、トランジスタ33の動作開始タイミングを遅延させることができる。
【0021】
図7は容量35と36の値の比とトランジスタ33のON動作開始タイミングとの関係を確認する為のシミュレーション結果である。
先ず、同図(a)は容量35の値をC35=5pFと固定し、他方の容量36の値C36を3pFと15pFにした場合のトランジスタ33のベース(接地間)電圧Vbとエミッタ(接地間)電圧Ve及び電源電圧Vccの立ち上り特性との関係を図示したものである。
この図から明らかなように、ベース電圧Vbについては容量36の値が小さい方が電圧の立ち上りが早く、エミッタ電圧Veについてはトランジスタ33がONするまではC36=3pFも15pFも電源電圧Vccとほぼ同一の立ち上りとなる。
上述した通り、トランジスタ33がON動作する為にはエミッタ・ベース間電圧Vebが0.75V以上になる必要があるが、トランジスタ33がOFF状態ではエミッタ電流が流れないから上述した通りエミッタ電圧はほぼ電源電圧Vccと同電位となる。
このことは図7(a)に示すように例えばC36=15pFの場合のVe電圧曲線が、電源電圧投入から約40nsまでの間電源電圧Vccとほぼ同一の立ち上り特性であることからも理解できよう。
上記の通り、トランジスタ33がONするのは図7(a)に示すVe電圧曲線とVb電圧曲線の差の電圧が0.75V以上になるタイミングであるが、上述し且つ、図7(a)に示した通りエミッタ電圧Veは容量36の値に関わらず両者ともほぼ同一の立ち上りであるのに対し、ベース電圧Vbの立ち上りは容量36を15pFと大きくした方が立ち上りが遅くなるのでエミッタ・ベース間の閾値電圧が0.75V以上となる条件を満たすことになる。
詳しくは後述するが、トランジスタ33のON動作開始タイミングはC36=15pFでは40ns、C36=5pFでは80ns程度であり、図7(a)に示す結果からもその様子が伺える。
以上説明したように、容量35と容量36との容量比に基づきトランジスタ33のON動作開始タイミング、延いては高速起動用回路3の動作開始のタイミングを任意に遅延させて電源電圧Vccが高電位状態に達した時に高速起動用回路3が動作するよう設定することができる。
【0022】
図7(b)は、容量36の容量値が3pF、4pF、7pF、15pFの各場合のトランジスタ33のエミッタ・ベース間電圧Veb(Veb=Ve−Vb)の立ち上り特性についてシミュレーションを行った結果を示すものであり、特性Aは容量36の容量値がC36=3pFの場合、特性BはC36=4pFの場合、特性DはC36=7pFの場合、特性EはC36=15pFの場合のVebの立ち上り特性である。
尚、電源電圧Vccは2.8Vであり、その立ち上り特性は回路への電源投入開始時点から定電圧Vcc=2.8Vに達するまでの時間が約100nsであり、その他の各素子値を容量35=5pF、抵抗34=1kΩ、抵抗37=1kΩ、抵抗38=10kΩ、抵抗40=200Ωとした。
同図に示すように電圧Vebが閾値(0.75V)に達する時間Tebは容量36の値が大きい程短時間であり、容量36が3pFの場合ではTeb=約83ns、4pFの場合ではTeb=72ns、7pFの場合ではTeb=55ns、15pFの場合ではTeb=41nsであった。
その理由は、前記図7(a)の説明からも理解できよう。
【0023】
尚、図7(a)に示したトランジスタ33のエミッタ電圧Veの立ち上り特性がエミッタ・ベース間電圧Veb(=Ve−Vb)が閾値電圧をほぼ超えた時点から電源電圧Vccの立ち上り特性と一致しなくなるのは、トランジスタ33がON動作を開始した為にエミッタ電流が流れ抵抗34による電圧降下が発生し、エミッタ電圧Veが低下した為である。
尚、以上の通りであるのでトランジスタ33の動作開始タイミングを決定する際、抵抗34の端子間電圧V34を考慮しなくても差し支えない。
ところで、水晶発振器1−5を高速起動させる為の高速起動用回路3の最適な設定条件は、トランジスタ33の動作タイミングに注目する他、トランジスタ33のコレクタ電流値をバランス良く設定した方が好ましい。
即ち、図7(b)に示すようにトランジスタ33のエミッタ・ベース間電圧Vebは、容量36が3pF〜15pFの何れの条件でも電源電圧Vccが規定値に達する以前にトランジスタ33をON動作させるに必要な閾値電圧0.75Vに達しているが、次段トランジスタ39に充分なベース電流を供給し、これにより所望大量のコレクタ電流を発生させてパルス的な高電位の起動促進用電圧を発生させるには、トランジスタ33のON動作に伴い充分なコレクタ電流がトランジスタ33に供給される方が好ましい。
これに対して高速起動用回路3の動作開始タイミングを遅らせることのみに注目して容量36を必要以上に小容量値に設定すると、トランジスタ33のベース電圧が高電位となる分、抵抗34間の電圧が小さくなり、これによりVebが閾値を超えたとしても、トランジスタ33には充分な量のコレクタ電流が流れないのでトランジスタ39に供給されるベース電流が少ないと共に充分なコレクタ電流が発生せず起動促進用電圧の立ち上り特性が鈍ってしまう。
また逆に、容量36を必要以上に大容量値に設定してしまうと、電源電圧Vccが充分高電位の状態に立ち上っていない状態にて高速起動用回路3がON動作してしまうので充分高電位な起動促進用電圧を印加することができない。
【0024】
図8は上述した現象を説明する為に容量35と容量36との容量比の違いに於ける起動促進用電圧の立ち上り特性の違いを示したシミュレーション結果であり、図5に示した回路図におけるトランジスタ39のエミッタ電圧であって、容量35の容量値をC35=5pFに固定し、特性Aは容量36の容量値がC36=3pFの場合、特性BはC36=4pFの場合、特性DはC36=7pFの場合、特性EがC36=15pFの場合である。
尚、この特性はトランジスタ33のエミッタ・ベース間電圧Vebの立ち上り特性は図7(b)に示すものと同一であり、また、高速起動用回路3を構成するその他の要素の設定条件については図6の説明にて用いた場合と同じである。
図8に示すように起動促進用電圧は、その立ち上り容量比C35/C36が大きい程、電源電圧Vccの印加開始時点より遅延する度合いが大きくなるので、電源電圧Vccが充分上昇した状態に於いて高速起動用回路3が動作し、高電位の起動促進用電圧を発生することができるが、特性Aと特性Bとでは立ち上り開始時点から1.5Vまで到達するに要した時間を比較すると、特性A(C36=3pF)が約28nsであったのに対し、特性B(C36=4pF)では約20nsであり、特性B場合の方が特性Aの場合よりも約8ns速度い立ち上り特性が得られた。
これは特性Aの方が特性Bと比較して過剰に遅延動作を図った結果、電源電圧Vccの殆どがベース電圧Vbに費やされてしまったので、抵抗16の端子間電圧が低電圧となりトランジスタ33に大きなコレクタ電流が発生せず、これに伴いトランジスタ39に大きなコレクタ電流が発生しないので立ち上り特性の急峻な起動促進用電圧が発生しないのである。
更に、特性D(C36=7pF)及び特性E(C36=15pF)については電源電圧Vccが充分に高電位に達していない段階で高速起動用回路3が動作開始したので急峻な立ち上り特性を有した起動促進用電圧が得られないことが見て取れる。
【0025】
図9は、上記特性A〜特性Eの起動促進用電圧の違いによる水晶発振器1−5の発振起動特性の違いを示すシミュレーション結果であり、同図(a)は特性Aの起動促進用電圧を印加した場合、同図(b)は特性Bの起動促進用電圧を印加した場合、同図(c)は特性Dの起動促進用電圧を印加した場合、同図(d)は特性Eの起動促進用電圧を印加した場合である。
同図に示すように起動促進用電圧が特性Aの場合では水晶発振器1−5が起動状態に要する時間(起動時間)が約0.500ms、特性Bの場合では起動時間が0.475ms、特性Cの場合では起動時間が0.525ms、特性Dの場合では起動時間が0.575msであり、このことから容量36の値がC36=4pFの場合が最適に水晶発振器1−5が高速起動することが理解できる。
従って以上のことを踏まえると、容量35と容量36との値には回路毎に最適値が存在することが解り、トランジスタ33のエミッタ・ベース間に閾値以上の電圧Vebを印加することができ、且つ、高速起動用回路3が充分動作する条件が満たされるタイミングになるよう設定することにより、立ち上り特性の急峻な起動促進用電圧が発生し、その結果、水晶発振器1−5を高速起動させることができる。
尚、高速起動用回路3を備えない水晶発振回路2のみで構成した水晶発振器では、起動時間が約1.2ms程度であり、これと比較すると起動促進用電圧が特性A〜特性Eの何れの場合であってもコルピッツ型発振回路よりも高速起動特性を得る効果が明らかである。
更に、容量35と容量36との容量比に基づき起動時間を自在に設定することができるから、水晶発振器1−5の使用条件や回路条件に応じて必要とされる水晶発振器の起動時間に自在に対応することができる。
【0026】
図10〜図12に示す回路図は本発明に基づく水晶発振器の他の実施例である。
図10に示す水晶発振器1−6の特徴は、高速起動用回路3におけるスイッチング用トランジスタ33のコレクタとトランジスタ39のベースとを逆方向接続したトランジスタ41(又はダイオード)を介して接地するよう構成した点であり、例えば電源断時にトランジスタ39のベース等に発生する負電圧を放電する効果等がある。
図11に示す水晶発振器1−7の特徴は、高速起動用回路3に於いて、電源電圧Vccラインと水晶振動子24の他方端との間にNPN型トランジスタ24を順方向接続し、電源電圧Vccラインと接地との間に容量35と容量36の直列回路を挿入接続すると共に、この直列回路の接続中点とトランジスタ24のベースとを接続し、更に逆方向接続のダイオード25を容量36に並列接続するよう構成したものである。
図12に示す水晶発振器1−8は、図10の回路を変形したものであり、高速起動用回路3に於いて電源電圧Vccラインと水晶振動子24の他方端との間にNPN型トランジスタ42を順方向接続し、電源電圧Vccラインとトランジスタ42のベースとを抵抗44と容量45との直列回路を介して接続し、更に、トランジスタ42のベースを逆方向接続のダイオード43を介して接地するよう構成したものである。
尚、高速起動用回路3の動作開始タイミングを設定するには図10、図11に示す水晶発振器では、容量35と容量36との容量比により、図12に示す水晶発振器1−8では、抵抗44と容量45との直列回路の時定数により夫々決定することが可能である。
更に、上記の説明では電源電圧Vccの立ち上り特性が遅い場合、容量36の容量値を小さく設定することにより、水晶発振器1の起動特性を高速化するよう構成した例を説明したが、本発明はこれに限定されるものではなく例えば図13から図15に示すような構成であっても構わない。
そしてこれら水晶発振器1−9、1−10、1−11は、電源電圧Vccの立ち上り特性が例えば1μs程度と鈍い場合、図5に示す回路では容量36を大容量値にすることによってトランジスタ33のベース電圧の立上りを急峻にする必要があるが、大容量値は集積回路により構成し難いという欠点を解決することができる。
【0027】
即ち、図13に示す水晶発振器1−9は、図5に示す回路の高速起動用回路3に於いて、更に、容量35、36の接続中点と接地との間にPNP型トランジスタ46を順方向接続すると共に、電源電圧Vccラインと接地間に容量47と容量48との直列回路を挿入接続し、更に、この直列回路の接続中点にトランジスタ46のベースを接続し、更に、トランジスタ33のON動作開始タイミングとトランジスタ46のON動作開始タイミングとがほぼ同時期となるよう容量47と容量48との容量比を設定するよう構成した点が特徴である。
そして図13に示すように付加回路を有する水晶発振器1−9では、電源投入後、所定時間トランジスタ46がON動作し、これを介してトランジスタ33のベース電流の一部が流れるので等価的に容量36の値を大容量にしたものと同等になる。
よってトランジスタ39のベース電圧の立上りを急峻にできるので、これに伴いトランジスタ22のベース電圧をも急峻に立ち上げることができる。
【0028】
図14に示す水晶発振器1−10は、トランジスタ33のコレクタを抵抗49を介して接地すると共に、トランジスタ39のベース及びトランジスタ50のベースをトランジスタ33のコレクタに接続し、更に、トランジスタ50のエミッタを容量51と抵抗52とから成る直列回路を介して接地すると共に、トランジスタ50のコレクタをトランジスタ33のベースに接続するよう構成した点が図5に示す水晶発振器1−5の構成と違なるところである。
そして水晶発振器1−10に於いては、容量51及び抵抗52がトランジスタ50のエミッタ負荷となり、トランジスタ50がON動作状態となったとき、トランジスタ50とトランジスタ39のベース電圧を電源電圧近くにまで上げる働きをする。
更に、容量51は、電源電圧Vccが定常値に達したとき、高速起動用回路3をOFF動作状態とする働きをする。
上記のように構成された水晶発振器1−10は、容量35と容量36との分圧比に基づきトランジスタ33にベース電流が供給されてトランジスタ33にコレクタ電流が発生し、このコレクタ電流の一部がトランジスタ50のベースにベース電流として供給されたタイミングでトランジスタ50がトランジスタ33のベース電流を流す為の経路として働く。
そして、これに伴い容量36に大きな値のものを用いなくともトランジスタ33のベースに大きなベース電流を流すことができるのでトランジスタ33に大きなコレクタ電流が発生し、トランジスタ39を介して水晶振動子24に急峻な立上り特性を呈する起動促進用電圧を印加することができる。
【0029】
更にまた、図15に示す水晶発振器1−11は、トランジスタ33のコレクタを抵抗53を介して接地すると共に、トランジスタ33のコレクタにNPN型トランジスタ54のベースを接続し、トランジスタ54のコレクタを容量55を介して電源電圧Vccラインに、エミッタを接地に接続し、更に、トランジスタ54のコレクタにPNP型トランジスタ56のベースを接続すると共に、トランジスタ56のエミッタを電源電圧Vccラインに、コレクタを抵抗57を介して接地し、更にトランジスタ56のコレクタをトランジスタ39のベースに接続するよう構成したものである。
そしてこのような構成の水晶発振器1−11は、容量35と容量36の分圧比に基づき電源電圧Vcc印加時から所要の時間でトランジスタ33がON動作となる。
これに伴いトランジスタ54のベース電圧が上昇し、トランジスタ54がON動作すると、それに伴いトランジスタ56がON動作する。
容量55は、トランジスタ54がON動作状態になるまでトランジスタ56がON動作にならないようトランジスタ56のベース電圧を電源電圧に近い値に保つ働きをする。
トランジスタ54がON動作状態になったとき、トランジスタ54がトランジスタ56のベース電流を流すための経路として働き、トランジスタ33のベースに大きなベース電流を流すことができる。
このとき、上記所定時間が経過する間にも電源電圧Vccは高電位へと推移していた為、トランジスタ39にはトランジスタ56を介して急峻な立上り特性を呈する大量のベース電流が供給され、電源電圧Vccラインからトランジスタ39を介して水晶振動子24に急峻な立上り特性を呈する起動促進用電圧を印加することができる。
以上、水晶振動子の一端に起動促進用電圧を印加する構成の高速起動用回路3を備えた水晶発振器を例にあげ本発明を説明したが本発明はこれに限定されるものではなく、以下に説明するように構成した水晶発振器であっても良い。
【0030】
即ち、図16から図25は本発明に基づく他の実施例を示す回路図である。
以下、図示した実施例に基づいて本発明を詳細に説明する。
先ず、図16に示すように水晶発振器1−12は、点線にて囲まれた水晶発振回路2と、一点鎖線にて囲まれた高速起動用回路3−1とを備えたものである。
そして水晶発振回路2は、一般的なコルピッツ型発振回路であり、構成に付いては既に上述したので図5に示す水晶発振器と同一機能部には同一の番号を付し、その説明を省略する。
高速起動用回路3−1は、スイッチ素子として例えば第二のトランジスタ58を用いたスイッチ回路と、電源電圧Vccラインにコレクタを接続した第三のトランジスタ59のベースと電源電圧Vccラインとを容量60を介し接続し、且つ、トランジスタ59のベースと接地とを逆方向接続のダイオード61を介し接続するよう構成したスイッチ制御回路62とを備え、更に、トランジスタ58のベースとトランジスタ59のエミッタとを抵抗63を介して接続するよう構成したものであり、トランジスタ58のコレクタをトランジスタ22のエミッタに接続したものである。
【0031】
以下にこのような構成の水晶発振器1−12の動作について説明する。
尚、水晶発振回路2が上述した通り、一般的なコルピッツ型発振回路である為、その動作についての説明を省略する。
先ず、電源電圧Vccを印加すると、その直後から容量60に電荷がチャージされ始めることにより発生したチャージ電流をベース電流としてトランジスタ59が動作し、これによりトランジスタ59のエミッタ電流が抵抗63を介してトランジスタ58のベースに供給され、トランジスタ58が動作(ON動作)するので、トランジスタ22にはエミッタ・接地間が低インピーダンスとなり、これに伴い発生した大きなエミッタ電流に基づき大きなコレクタ電流が発生する。
そして、この大きなコレクタ電流に基づき発生する大きなベース電流によって水晶振動子24が強励振するので、水晶発振器1−12は高速起動することができる。
【0032】
一方、電源電圧Vccを印加してから所要の時間が経過すると、容量60のチャージが完了するとチャージ電流の発生しなくなるのでトランジスタ59が非動作状態となってトランジスタ58へのベース電流の供給が停止し、トランジスタ58が非動作(OFF動作)することになるので高速起動用回路3−1の消費電流が発生することなく水晶発振回路2は定常発振することが可能となる。
尚、ダイオード61は、電源電圧Vccが印加されている状態では、トランジスタ59のベースと接地との間が高インピーダンス状態に保たれる一方、電源電圧Vccが印加されていな状態ではトランジスタ59のベースがマイナス電位となるので容量60に帯電した電荷を放電する働きを担うものである。
そして、ダイオード61の代わりに大きな値の抵抗を用いた構成であっても良いが、特に集積回路により構成する場合では、半導体回路により大きな値の抵抗を構成することが困難であることからダイオードを用いることが望ましい。
また、トランジスタ58と発振回路とを交流的に切断する必要がある場合は、図17に示すような構成とすれば良い。
即ち、図17は本発明に基づく水晶発振器の他の実施例を示すものである。
同図に示す水晶発振器1−13の特徴とする点は、第一のトランジスタ22のエミッタと第二のトランジスタ58のコレクタとを抵抗64を介して接続するよう構成したところにある。
このような構成とすることにより、水晶発振回路2は、水晶発振回路2の発振ループ中の信号がトランジスタ58に分流することがないので、安定した発振動作を持続することが可能である。
【0033】
更に、図18に示す水晶発振器1−14は、点線にて囲まれた水晶発振回路2と、一点鎖線にて囲まれた高速起動用回路3−1とを備えたものであり、その構成は以下のようである。
尚、水晶発振回路2は一般的なコルピッツ型水晶発振回路であり、その構成については既に図5に示す水晶発振器を用いて説明を省略する。
高速起動用回路3−1は、スイッチ回路として第五のトランジスタであるPNP型トランジスタ65のエミッタと電源電圧Vccラインとを接続し、ベースと第六のトランジスタ59のコレクタとを接続すると共に、トランジスタ65のベースと接地とを抵抗63を介して接続し、更に、トランジスタ59のベースを容量60を介して電源電圧Vccラインに接続すると共に、このベースと接地とを逆方向接続のダイオード61を介して接続するよう構成したものである。
尚、二点鎖線にて囲まれた回路はスイッチ制御回路62である。
【0034】
以下、水晶発振器1−14の動作について説明する。
尚、水晶発振回路2の動作説明については、一般的なコルピッツ型発振回路である為、説明を省略する。
電源電圧Vccを印加すると、その直後より容量60に電荷がチャージされることにより発生するチャージ電流がトランジスタ59にベース電流として供給されるのでON動作となったトランジスタ60を介してトランジスタ65のベースと接地とが接続し、これに伴いトランジスタ65がON動作するのでトランジスタ22のコレクタと電源電圧Vccラインとがトランジスタ65を介して接続される。
そしてこれにより、トランジスタ22のコレクタ電位が電源電圧Vccと等しくなるに伴いトランジスタ22には大きなコレクタ電流が発生する為、発振ループ回路の負荷容量の一部である容量9の端子間インピーダンスを変動させることなく水晶振動子24を強励振させることができるので、水晶発振器1−14は、短時間で起動状態に達する。
電源電圧Vccを印加してから所要の時間が経過して容量60に電荷が十分チャージされると、これに伴いチャージ電流が消滅するのでトランジスタ59が非動作することによりトランジスタ65がOFF動作し、抵抗11がトランジスタ5のコレクタ抵抗として機能する結果、高速起動用回路3−1によって電力を消費することなく水晶発振器1−14は定常発振動作を持続することができる。
【0035】
図19及び図20はに示す水晶発振器1−15、1−16の特徴とする点は、図5に示す水晶発振器と同様、水晶発振回路がカスコード接続したバッファ回路を備えたところであり第四のトランジスタ29をトランジスタ22にカスコード接続すると共に、図19に示す水晶発振器1−15に於いては、トランジスタ65のコレクタをトランジスタ22のコレクタに接続し、また、図20に示す水晶発振器1−16に於いては、トランジスタ65のコレクタをトランジスタ29のコレクタに接続するよう構成したところにある。
これらのような構成の水晶発振器であっても、高速起動用回路3−1が上述したように機能することにより、起動特性が優れたものとなる。
更に、図21から図23に示す水晶発振器1−17から1−19が特徴とする点は、スイッチ制御回路62に備えるトランジスタ59のコレクタと電源電圧Vccラインとを抵抗67を介して接続するよう構成したところにある。
このような構成は、ダイオード61に生じる漏れ電流がトランジスタ59のベース電流として働くことによりトランジスタ65のエミッタ・コレクタ間に電流が発生してしまう場合、これにより水晶発振回路2の発振条動作が不安定になることを回避する為のものであり、漏れ電流が生じてトランジスタ59が動作しても抵抗67を介して電源電圧Vccからコレクタ電流がトランジスタ59に供給されるのでトランジスタ65が不要な動作をすることを防いでいる。
更に、上述では高速起動用回路として大別して2つのタイプ、即ちトランジスタ22のエミッタに接続するよう構成したもの、または、トランジスタ22のコレクタまたはトランジスタ29のコレクタに接続するよう構成したものを備えた水晶発振器を用いて本発明を説明したが、図24または図25に示すように本発明に基づく両タイプの高速起動用回路の機能を併合するよう構成した高速起動用回路を用いた水晶発振器であっても構わない。
【0036】
即ち、先ず、図24に示す水晶発振器1−20は、電源電圧Vccラインにエミッタを接続したPNP型トランジスタ65のベースにスイッチ制御回路62内に備えるトランジスタ59のコレクタを接続し、トランジスタ59のベースと電源とを容量60を介して接続すると共に、このベースと接地とを逆方向接続のダイオード61を介して接続し、更に、トランジスタ59のエミッタとトランジスタ58のベースとを抵抗63を介して接続し、トランジスタ58のエミッタを接地するよう構成した点を特徴とする。
そして、トランジスタ58のコレクタをトランジスタ22のエミッタに接続すると共に、トランジスタ65のコレクタをトランジスタ22のコレクタに接続する。
尚、図25に示す水晶発振器1−21は図24に示す高速起動用回路3−2に於いてトランジスタ58のコレクタとトランジスタ22のエミッタとを抵抗64を介して接続するよう構成した点を特徴としたものであり、これによりトランジスタ58のON動作と共に、発振ループ回路とトランジスタ58とが交流的に導通してしまうのを防いでいる。
尚、図示はしないが、図19〜図23に示す水晶発振器の場合についても図24または図25に示す水晶発振器の構成の如く、図19から図23に示す高速起動用回路と図16または図17に示す高速起動用回路3−1を組み合わせてた併合型構成の高速起動用回路を用いた水晶発振器としても良い。
【0037】
更に、図26及び図27は、本発明に基づく水晶発振器の他の実施例を示すものである。
図26に示す水晶発振器1−22は点線で囲った水晶発振回路2と一点鎖線で囲った第二の高速起動用回路3−3とを備えたものである。
同図に示す水晶発振回路2はコルピッツ型発振回路であって、既に説明した図5に示す水晶発振器と同一機能部には同一の符号を付し、構成についての説明は省略する。
高速起動用回路3−3は二点鎖線にて囲まれたスイッチ制御回路62と、点線にて囲まれた電流制御回路68とを備えたものである。
そしてスイッチ制御回路62は電源電圧Vccラインにコレクタを接続したトランジスタ69のコレクタとベース間に容量70と接続すると共に、このベースと接地との間に逆方向ダイオードとして機能するトランジスタ71を挿入接続したものである。
電流制御回路68はカレントミラー接続されたPNP型トランジスタ72及びトランジスタ73のエミッタを電源電圧Vccラインに接続し、更に、夫々のベース及びトランジスタ73のコレクタを抵抗74と順方向接続のトランジスタ75を介して接地し、且つ、エミッタが電源電圧Vccラインに接続されたPNP型トランジスタ76のベースに接続し、更に、トランジスタ72のコレクタをカレントミラー接続されたトランジスタ77及びトランジスタ78のベース及びトランジスタ78のコレクタに接続し、夫々のトランジスタのエミッタを接地する。
そして、トランジスタ75のベースとスイッチ制御回路62に備えられたトランジスタ69のエミッタとを抵抗79を介して接続し、トランジスタ76のコレクタとトランジスタ22のコレクタとを抵抗80を介して接続し、トランジスタ77のコレクタとトランジスタ22のエミッタとを抵抗81を介して接続したものである。
尚、後述する電流制御回路68にて一時的に供給される上述したコレクタ電流、エミッタ電流の値を水晶発振回路2の定常時コレクタ電流及びエミッタ電流の値より大きくなるよう例えば抵抗74の値を予め設定しておく。
【0038】
以下に、上記のような構成の水晶発振器1−22の動作について説明する。
尚、水晶発振回路2については一般的なコルピッツ型発振回路であり、その動作については既知であるので説明を省略する。
先ず、電源電圧Vccを印加すると、その直後から容量70に電荷のチャージが開始され、その期間、発生したチャージ電流がトランジスタ69のベース電流となることによりトランジスタ69がON動作状態となるのでトランジスタ75にベース電流が供給され、トランジス75がON動作状態となる。
そして、トランジスタ73が抵抗74及びトランジスタ75を介して接地されることによりトランジスタ73には大きな値のコレクタ電流が発生すると共に、この電流と等しい値のコレクタ電流がトランジスタ72とトランジスタ76とトランジスタ77及びトランジスタ78に発生するので、一時的にトランジスタ22のコレクタ電流及びエミッタ電流が電流制御回路68にて制御される。
これにより電源電圧Vccを印加直後から所定期間だけトランジスタ22は定常時のバイアス設定条件よりも大きなコレクタ電流及びエミッタ電流が供給されるので、これに基づく大きな値のベース電流の発生に伴い水晶振動子24が強励振され非動作状態から発振動作状態に達するまでの起動時間が短縮されたものとなる。
【0039】
一方、所定期間が経過し、容量70への電荷のチャージが完了するとチャージ電流の消滅と共に高速起動用回路3−3の機能が停止し、且つ、高速起動用回路3−3の電圧供給端(トランジスタ76のコレクタ、トランジスタ77のコレクタ)と水晶発振回路2とが非導通状態となって水晶発振回路2は定常発振動作を持続することになる。
尚、上述したカスコード増幅回路を用いた構成でなくとも図27に示す水晶発振器1−23ようなトランジスタ1段から成るコルピッツ型水晶発振回路2に高速起動用回路3−3を接続するよう構成したものであっても構わない。
更に、前記ダイオード71は電源電圧Vccが印加されていない状態で容量70のチャージ電荷の放電を促進する為のもので、この例ではトランジスタをダイオード接続するよう構成したが通常のダイオードをこれに使用しても構わない。
更に、上述した説明では、発振ループ側接続タイプの高速起動用回路3または発振段増幅回路側接続タイプの高速起動用回路3−1乃至3−3の何れかの高速起動用回路を備えた構成の水晶発振器を例にあげ本発明を説明したが、本発明はこれに限定されるものではなく、発振ループ側接続タイプの高速起動用回路3と発振段増幅回路側接続タイプの高速起動用回路3−1乃至3−3とを両方備えた水晶発振器であっても構わない。
即ち、例えるならば図28に示す水晶発振器1−24は、図1に示す水晶発振器に図18に示す高速起動用回路3−1を備えたものであり、また図29に示す水晶発振器1−25は図2に示す水晶発振器に図18に示す高速起動用回路3−1を備えたものである。
そしてこのように構成した水晶発振器は、2つの高速起動用回路を備えたことにより、高速起動用回路を1つ備えた場合と比較して水晶振動子が電源電圧Vcc印加直後から強励振するので、水晶発振器を高速起動させることができる。
【0040】
更に、図30は、本発明に基づく水晶発振器の他の実施例を示すものである。
同図に示す水晶発振器1−26は、既に図5にて説明したコルピッツ型水晶発振回路を発振回路としたものであって、その構成の特徴は、電源電圧Vccラインとトランジスタ29のベースとの間に容量82を挿入接続したところであるである。
このような構成の水晶発振器1−26の場合、電源電圧Vccの投入と共に容量82に発生したチャージ電流がトランジスタ29のベースとの接続点Cに供給されるので一時的に接続点Cの電位は電源電圧Vccと等しい状態となるのでトランジスタ29のベース及びトランジスタ22のベース、更には水晶振動子24に大電流を供給することができ高速起動を実現することができる。
この際、接続点Cに供給された電流の一部が容量28に分流されるが、容量82の働きによって接続点Cの電流が増加量した効果の方が大きい為、従来の回路と比較して大きく起動特性が劣化することは無い。
更に、定常発振状態では電源電圧Vccに含まれるノイズ及びベースバイアス回路により発生した熱雑音が接続点Cに供給されるが、これらノイズ信号は容量28を介して接地へ流されるので発振信号に畳重し水晶発振器1−26の雑音特性を劣化させることがない。
そして更に、起動特性とノイズ特性とのバランスは容量82の容量値C82と容量28の容量値C28との容量比C82/C28により自在に設定することができ、起動特性が重要視される場合は容量比を大きく設定し、ノイズ特性が重要視される場合は容量比を小さく設定すれば良い。
【0041】
更に、ピアス型水晶発振器の場合では、以下のような構成とすれば良い。
即ち、図31に示す水晶発振回路1−27は、発振用トランジスタ83のベースに水晶振動子84の一方の端子を接続すると共に、電源Vccと接地との間に挿入接続された抵抗85と抵抗86との直列回路の接続中点に先のベースを接続し、更に、ベースと接地との間に容量87を挿入接続すると共に、ベースと電源Vccとの間に容量88を挿入接続する。
そして、水晶振動子84の他方の端子を容量89を介して接地すると共に、発振回路の出力端OUTであるトランジスタ83のコレクタ及び、一端が電源Vccに接続された抵抗90の他方端にそれぞれ接続し、更に、トランジスタ83のエミッタを抵抗91を介して接続するよう構成したものである。
更に、容量88を電源ライン及びパス容量92を介して接地したことにより容量87と容量88とを交流的に並列回路構成とし、更に、容量87と容量88との合成容量を発振回路の負荷容量とすると共に、容量87と容量88との割合を容量87:容量88=6:4とするよう構成したところにある。
このとき、上記負荷容量は、水晶振動子84の励振信号レベルが負荷容量のインピーダンス値に比例するものであることから、トランジスタ83のベース電流に畳重する水晶振動子84の励振信号が全域に亙ってトランジスタ83のA級増幅動作域内となるよう予め小さな値に設定される。
尚、抵抗85、86、90、91に於いても、トランジスタ83がA級増幅動作するよう設定されたものである。
【0042】
上記のような構成の水晶発振回路1−27の動作について下記に説明する。
先ず、電源Vcc投入直後、容量88に電荷がチャージされ始めてから終了する間、電源Vccから水晶振動子84の一方の端子へチャージ電流が供給されることとなるので、電源Vccと水晶振動子84とがダイレクトに接続された構成とほぼ等しい状態となり、その結果、電源Vccを分圧したベース電圧を起動電圧(起動電流源)とした従来の構成のものと比較して、高電圧の電源Vccを大起動電流発生源として利用することとなるので、水晶振動子84を強励振されることができ、これに伴って水晶発振回路1−27は高速起動する。
その後、容量88に電荷がチャージしきると上記チャージ電流が流れなくなるので起動電流の流動経路であった容量88が負荷容量の一部としてのみ機能して定常発振状態へと移行することになる。
即ち、上記負荷容量のインピーダンス値及びトランジスタ83の動作点の設定条件に基づいて、水晶振動子84が低レベルの励振信号を発振し、且つ、トランジスタ83がA級増幅動作するので、水晶発振回路1−27は、正弦波信号を出力させる為の最良の条件にて発振し続けることができる。
尚、出力端OUTからは、トランジスタ83のコレクタ電流が水晶振動子84の正弦波の励振信号に誘導されるので正弦波信号が得られる。
更に、このような水晶発振回路1−27は、上述したように負荷容量の一部である容量88を起動時の起動電流の経路に用いているので発振回路の起動時と定常時との間で負荷容量の変化が生じなく周波数ジャンプ等に代表される周波数変動が発生しないという利点も有している。
そして更に、上記容量C87:容量88=6:4とした構成とした場合、起動特性及び出力信号波形が共に平均して優れた水晶発振回路が得られるが、容量87:容量88=3:7〜7:3の範囲内であれば実用に耐えうる起動特性及び出力信号波形が得られると共に、電源電圧変動が生じた場合、例えば容量88のみで全負荷容量を構成したものと比較して負荷容量の変動量が少ないという具合に優れた周波数安定度が得られることも確認された。
【0043】
更に、図32から図35に示す構成の水晶発振器でも良い。
先ず、図32〜図34に示す水晶発振器は何れも周波数制御機能を有するものであり、図32に示す水晶発振回路1−28が図30の構成と異なる点は、容量89を可変容量素子93とすると共に、水晶振動子84の他方の端子に抵抗94を介して周波数制御信号入力端子Vcoを接続し、更に、先の他方の端子と出力端OUTとを直流カット用容量95を介して接続するよう構成したところにある。
図33に示す水晶発振回路1−29が図30の構成と異なる点は、容量89の代わりに容量96が水晶振動子84の他方の端子側に接続されるよう容量96と可変容量素子93との直列回路を接続したと共に、容量96と可変容量素子93との接続中点に抵抗94を介して周波数制御信号入力端子Vcoを接続したところにある。
図34に示す水晶発振回路1−30が図30のものと異なる点は、容量87の代わりに容量96が水晶振動子93の他方の端子側に接続されるよう容量96と可変容量素子93との直列回路を接続したと共に、容量96と可変容量素子93との接続中点に抵抗94を介して周波数制御信号入力端子Vcoを接続したところにある。
そしてこれらの構成の水晶発振回路の構成であっても負荷容量の設定条件を上述した条件に基づき設定すれば図31の構成と同等の機能が得られる。
【0044】
図35に示す水晶発振器1−31が特徴とする点は、電源と接地との間に第三の容量95と第一の抵抗96との直列回を挿入接続し、電源にエミッタを接続したPNP型トランジスタ97のベースと先の直列回路の接続中点とを接続すると共に、PNP型トランジスタ97のコレクタと接地とを第二の抵抗98を介して接続し、更に、水晶振動子84の一方の端子と接地との間を容量87とFET99との直列回路を介してFET99のソース端子が接地されるよう接続し、FET99のゲート端子とPNP型トランジスタ97のベースとを接続するよう構成したところにある。
このような構成の水晶発振回路1−31は、電源電圧Vcc投入直後の容量95にチャージ電流が生じている間ではトランジスタ97のベース電位と電源電圧とが等しいので、トランジスタ97が非動作状態であり、これによりFETがゲート電位=0VであるのでFET99の非動作状態となる。
このときFET99が非動作状態であることにより、容量87とFET99との直列回路が高インピーダンス状態となる為、これにより水晶振動子84が高励振レベルを出力し、その結果、水晶発振回路1−31は優れた起動特性が得られる。
容量95のチャージ電流の発生が停止した後の定常発振状態では、トランジスタ97の動作と共にFET99が動作するので、先の直列回路のインピーダンスがFET99のインピーダンスの分だけ低下し、これにより水晶振動子は所要の低レベルの励振信号を出力することができる。
また、圧電振動子として水晶振動子を用いて本発明を説明したが、本発明はこれに限定されるものではなく、あらゆる圧電振動子を用いた発振器に適用しても構わない。
以上、高速起動回路を備えた構成においてはコルピッツ型水晶発振器を用いて本発明を説明したが本発明はこれに限定されるものではなく、ピアス型水晶発振器等その他のあらゆる構成の圧電発振器に適用することができる。
更に、高速起動用回路3−1としてバイポーラトランジスタを使用した構成を用いて本発明を説明したが本発明はこれに限定されるものではなく、図36、図37に示すようMOSFETトランジスタを用いたものであっても構わない。
【0045】
即ち、図36、図37はMOSトランジスタをスイッチ回路素子として使用したところが特徴であり、図36は発振回路2がコルピッツ型の水晶発振器1−32、図37が発振回路がピアス型の水晶発振器1−33である。
そして高速起動用回路3−1は、ディプレーション型PチャネルMOSFET58のトランジスタ58のベースを電源電圧Vccラインに接続しゲートを容量60を介して設置すると共に抵抗61を介して電源電圧Vccラインに接続したものであり、ドレイン・ソース間がトランジスタ22またはトランジスタ83のエミッタ抵抗27、または91に並列接続されている。
このような構成の水晶発振器1−32、1−33であっても電源電圧Vcc印加後所定の時間の間だけトランジスタ22に大電流のコレクタ電流及びエミッタ電流が発生するので、これに基づき水晶振動子24が強励振し、結果水晶発振器の起動時間を短縮することが可能である。
また、スイッチングトランジスタのベースバイアス回路の分圧素子として容量を用いた構成については、この例に限らず、例えば集積回路や半導体素子によって同等に機能するものであれば何でも利用し得る。
【0046】
以上説明したように本発明に基づく圧電発振回路は、電源電圧を印加してから所要期間だけ圧電振動子に所定レベルの起動促進用の電圧を印加する為の瞬時電圧供給手段を設けたことにより、圧電発振器が非動作状態から発振動作状態となるまでに必要とする起動時間が短縮することは勿論、所定時間経過後、起動促進用の電圧の供給が断たれるので、位相雑音特性及び周波数安定度特性に優れたものとなるという効果を奏する。
【技術分野】
【0001】
本発明は、圧電発振器に関し、特に非動作状態から発振動作状態となるまでの起動時間を短縮した圧電発振器に関する。
【背景技術】
【0002】
携帯電話は長時間の連続使用ができるように基準発信源として使用している水晶発振器を間欠的に動作させて低消費電力化を図っている。
このように間欠動作させる水晶発振器にあっては駆動開始から所望の出力信号を発振するまでに要する起動時間が短時間であることが望まれており、特開平9−223930号公報に示すような構成のものが実用化されている。
図38は上記公報に記載されている起動特性を改善した従来の水晶発振器の例を示す回路図である。
同図に示す水晶発振器100は、典型的なコルピッツ型水晶発振器であるが、トランジスタ101のベースに容量102を介して接続した水晶振動子103の他方端を電源電圧Vccラインに接続するよう構成したところが特徴であり、通常、電源電圧Vccラインを比較的大きな値の容量104を介して接地されているので、水晶振動子103の他方端は電源電圧Vccラインを介して接地されることになる。
尚、抵抗105及び抵抗106はベースバイアス回路であり、107はエミッタ抵抗であり、容量108及び容量109は負荷容量の一部を担うものである。
このような構成によれば、電源電圧Vccを印加した直後に電源電圧Vccと同等の電圧レベルの電圧がパルス波的に水晶振動子103に印加されることになるので、これにより水晶振動子103が高い振動レベルにて揺動し、結果的に発振信号が所要のレベルに達するまでの起動時間が短時間なものとなる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平9−223930号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上記のような構成の水晶発振器では、電源電圧Vccラインが発振ループの一部として含まれる為、電源電圧に含まれるノイズや電源電圧Vccラインを介して混入するノイズが水晶振動子103に直接印加されることになるので、その影響により位相雑音特性が悪化する虞があった。
即ち、上記のような構成の水晶発振器100は、電源電圧Vccラインと接地との間に介在する容量104がバイパスコンデンサとしての役目を兼ねてはいるものの、一般に、電源電圧及び電源電圧Vccラインの無数の個所から混入するノイズを完全に除去することは、バイパスコンデンサを複数設けたとしても不可能である。
従って、このノイズ信号は、発振信号と共に発振回路に備えた増幅回路により増幅された後、出力されてしまうので水晶発振器100の位相雑音特性を悪化させてしまうのである。
そして、このような水晶発振器の出力信号をデジタル処理に用いた場合、出力信号に混在したノイズ信号によってデータ処理の際にビットエラーが発生してしまうという問題が生じる場合がある。
更には、当該発振器を携帯電話機等に組み込んだ際、電源電圧Vccラインに接続される他の回路等の浮遊容量が発振ループに含まれることになり、設定周波数が変動してしまうという問題が生じる場合があった。
即ち、発振回路の負荷容量には、上記水晶発振器100を構成する電子部品と配線パターンによる容量の他に水晶発振器100が搭載される装置側の電源電圧Vccラインに接続されたバイパスコンデンサ、及び、浮遊容量が含まれるので、水晶発振器100の出力周波数の調整を行う際には、これらの値を予め想定した状態にて設定する必要が生じる。
しかし、このような調整方法は、水晶発振器が搭載される装置に使用されたバイパスコンデンサの値が機種によって異なる場合が多く、その為、それぞれの装置に対応するよう水晶発振器の調整条件を変更しなければならないので、当該発振器を組み込む機器の生産効率性を低下させる要因にもなる。
本発明は圧電発振回路の上記諸問題を解決する為になされたものであって起動特性に優れ、位相雑音特性、及び、周波数安定度を劣化することなく起動特性を改善した水晶発振器を提供することを目的としている。
【課題を解決するための手段】
【0005】
発明の開示上記課題を解決する為に本発明に係わる請求項1記載の発明は、圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がNPN型トランジスタを電源電圧Vccラインと前記圧電振動子の一端の間に順方向接続し、前記電源電圧Vccラインと前記NPN型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Vcc投入後所定時間前記NPN型トランジスタを介して前記電源電圧Vccラインから圧電振動子に起動促進用電圧を印加することを特徴とする。
請求項2記載の発明は、圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路が第一のNPN型トランジスタを電源電圧Vccラインと前記圧電振動子の一端の間に順方向接続し、前記第一のNPN型トランジスタのベースとエミッタとの間に抵抗を挿入接続し、前記電源電圧Vccラインと前記第一のNPN型トランジスタのベースとの間に第二のNPN型トランジスタを順方向接続し、電源電圧Vccラインと該第二のNPN型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Vcc投入後所定時間前記第一のNPN型トランジスタを介して前記電源電圧Vccラインから圧電振動子に起動促進用電圧を印加することを特徴とする。
請求項3記載の発明は、圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がPNP型トランジスタを電源電圧Vccラインと前記圧電振動子の一端の間に順方向接続し、接地と前記PNP型トランジスタのベースとの間に容量及びダイオードから成る並列回路を挿入接続した構成であり、電源電圧Vcc投入後所定時間前記PNP型トランジスタを介して前記電源電圧Vccラインから圧電振動子に起動促進用電圧を印加することを特徴とする。
請求項4記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項5記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項6記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
【0006】
請求項7記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項8記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路と、前記トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項9記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該PNP型トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記PNP型トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備えたものであり、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項10記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備えたものであり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項11記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする。
請求項12記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする。
【0007】
請求項13記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該PNP型トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記PNP型トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備え、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする。
請求項14記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備え、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする。
請求項15記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路が容量と抵抗とから成る直列回路を備え、該直列回路の時定数に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項16記載の発明は、圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記発振用トランジスタのコレクタ電流を増加させるよう制御することにより、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項17記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路によって電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを減少させるよう制御することにより、前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項18記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、該スイッチ回路が電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することをにより、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
【0008】
請求項19記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、該スイッチ制御回路が容量のチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御することにより、電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項20記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Vccラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御することにより、電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項21記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタと前記発振用トランジスタのエミッタとを抵抗を介して接続し、前記第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Vccラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御することにより、電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項22記載の発明は、圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記発振用トランジスタのコレクタの電位を上昇させコレクタ電流を増加させるよう制御することにより、圧電振動子を強励振刺せ前記圧電発振器の起動時間を短縮し、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項23記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、電源電圧Vccの投入から所要の間だけ前記高速起動用回路が前記第二のトランジスタのコレクタ電位をあげるよう制御することにより、前記発振用トランジスタのコレクタ電位が上がり、これに伴う前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項24記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備え、該スイッチ回路が電源電圧Vccの投入から所要の間だけON動作することにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
【0009】
請求項25記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、該スイッチ制御回路が容量を備えたものでると共に、電源電圧Vccの投入から所要の間だけ該容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をON動作させることにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項26記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がPNP型トランジスタのエミッタを電源電圧Vccラインに接続し、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Vccの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をON動作させることにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項27記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がPNP型トランジスタのエミッタを電源電圧Vccラインに接続し、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、前記第三のトランジスタのコレクタと電源電圧Vccとを抵抗を介して接続 し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Vccの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をON動作させることにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項28記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項29記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項30記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
【0010】
請求項31記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項32記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御するものであり、前記スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項33記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路を備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御するものであり、前記スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項34記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項35記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第四のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項36記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
【0011】
請求項37記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項38記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項39記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項40記載の発明は、圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路が電源電圧Vcc投入後所要の間だけ前記発振用トランジスタのコレクタ電流及びエミッタ電流をカレントミラー回路から成る電流制御回路によって制御することを特徴とする。
請求項41記載の発明は、圧電振動子と、発振用トランジスタと、2つの高速起動用回路とを備えた圧電発振器であり、電源電圧Vcc印加後所要の間だけ、前記第一の高速起動用回路が前記圧電振動子に起動促進用電圧を印加し、前記第二の高速起動用回路が前記発振用トランジスタのコレクタ電流を増加させることを特徴とする。
請求項42記載の発明は、圧電振動子と、発振用トランジスタと、2つの高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、前記第一の高速起動用回路が電源電圧Vcc印加後所要の間だけ、前記第一の高速起動用回路に備えた前記スイッチ回路を介し電源電圧Vccを発振促進用電圧として前記圧電振動子に印加し、前記第二の高速起動用回路がスイッチ回路にて前記発振用トランジスタのコレクタ抵抗またはエミッタ抵抗またはコレクタ抵抗とエミッタ抵抗とをバイパスすることによりコレクタ電流を増加させることを特徴とする。
【0012】
請求項43記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続したバッファ用トランジスタとを備えた圧電発振器に於いて、前記バッファ用トランジスタのベースと電源電圧Vccラインとを第一の容量を介して接続し、該ベースを第二の容量を介して接地したことを特徴とする。
請求項44記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型PチャネルFETをスイッチ素子としたスイッチ回路を備えた圧電発振器であり、該スイッチ回路が電源電圧投入後の所要の時間だけON動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がOFF動作することを特徴とする。
請求項45記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型PチャネルFETのベースを電源電圧Vccラインに接続し、更に、電源電圧Vccラインと接地との間に設けた抵抗と容量との直列回路の該抵抗と容量との接続点をディプレーション型PチャネルFETのゲートに接続し、且つ、ドレイン・ソース間と前記発振用トランジスタのエミッタ抵抗とを並列接続するよう構成したものであり、前記ディプレーション型PチャネルFETが電源電圧投入後の所要の時間だけON動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がOFF動作することを特徴とする。
【図面の簡単な説明】
【0013】
【図1】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図2】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図3】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図4】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図5】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図6】電源電圧Vccの立ち上り特性を示す図である。
【図7】(a)は本発明に基づく水晶発振器に備えたトランジスタ33のベース電位の立ち上り特性を示す図であり、(b)は本発明に基づく水晶発振器のトランジスタ33のエミッタ・ベース間電圧の立ち上り特性を示す図である。
【図8】本発明に基づく水晶発振器の起動促進用電圧の立ち上り特性を示す図である。
【図9】(a)から(d)は、本発明に基づく水晶発振器の起動特性を示す図である。
【図10】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図11】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図12】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図13】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図14】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図15】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図16】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図17】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図18】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図19】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図20】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図21】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図22】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図23】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図24】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図25】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図26】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図27】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図28】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図29】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図30】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図31】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図32】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図33】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図34】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図35】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図36】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図37】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図38】従来の水晶発振器の回路構成図である。
【発明を実施するための形態】
【0014】
以下、図示した実施例に基づいて本発明を詳細に説明する。
図1は本発明に基づく水晶発振器の一実施例を示した回路図である。
同図に示す水晶発振器1−1は、点線で囲った水晶発振回路2と一点鎖線で囲った第一の高速起動用回路3とを備えたものである。
水晶発振回路2は一般的なコルピッツ型水晶発振回路であり、容量4を介して一端を接地した水晶振動子5の他方端を発振用トランジスタ6のベースに接続し、このベースと接地との間に負荷容量の一部となる容量7と容量8との直列回路を挿入接続すると共に、この直列回路の接続中点を抵抗9を介して接地されたトランジスタ6のエミッタに接続し、更にベースに抵抗10と抵抗11とから成るベースバイアス回路によって適宜ベースバイアスを施すと共に、トランジスタ6のコレクタと電源電圧Vccラインとを抵抗12を介して接続するよう構成したものである。
高速起動用回路3は電源電圧Vccラインにコレクタを接続したスイッチング動作を行う起動促進用の第一のNPN型トランジスタ13(以下、トランジスタ13と称す。)のベースと電源電圧Vccラインとを容量14を介して接続すると共に、このベースと接地とを逆方向接続のダイオード15を介して接続したものであり、更に、トランジスタ13のエミッタを水晶振動子5とトランジスタ6の接続中点Aに接続するよう構成したものである。
【0015】
次に水晶発振器1−1の動作について説明する。
尚、水晶発振回路2については上述したように一般的なコルピッツ型水晶発振回路でありその動作については既知であるので説明を省略する。
電源電圧Vccを印加するとその直後より容量14には電荷のチャージが開始され、その間、チャージ電流が発生し、この電流がトランジスタ13のベース電流となり、このトランジスタ13が導通状態(ON動作状態)となる。
その結果、水晶振動子5に電源電圧Vccが印加されるので水晶振動子5は瞬間的に揺動され、結果的に非動作状態から発振動作状態に達するまでの起動時間が短縮されたものとなる。
一方、所定期間が経過し、容量14への電荷のチャージが完了すると、トランジスタ13のベース電流であるチャージ電流が消滅するのでトランジスタ13はOFF動作状態となり水晶振動子5と電源電圧Vccラインとが切り離された状態で水晶発振回路2は定常発振動作を持続する。
尚、ダイオード15は電源電圧Vccが印加されている際にはトランジスタ13のベースと接地間とを高インピーダンス状態に保ち、電源電圧Vccが印加されていない状態では容量14のチャージ電荷の放電を促進する為のもので、必ずしも必要ではなく、また、ダイオード15の代わりとして抵抗を用いても良い。
【0016】
図2は本発明に基づく水晶発振器1−2の他の実施例を示すものである。
同図に示す水晶発振器1−2が図1に示した実施例と異なるのは第一の高速起動用回路3の内部構成が相違する点である。
即ち、電源電圧Vccラインにコレクタを接続した第一のNPN型トランジスタ13のベースとエミッタとを抵抗16を介して接続すると共に、該トランジスタ13のコレクタを電源電圧Vccラインを、また、エミッタを水晶振動子5の一方端Aに接続する。
更に、電源電圧Vccラインにコレクタを接続した第二のNPN型トランジスタ17のエミッタと前記トランジスタ13のベースとを抵抗18を介して接続し、トランジスタ17のベースとコレクタとを容量14を介して接続すると共に、トランジスタ17のベースと接地とを逆方向接続のダイオードを介して接続したものである。
この例ではトランジスタ13とトランジスタ17とを2段接続したので図1の回路に比べて全体の増幅度が大きくなって水晶振動子5に加わるパルス状Vcc電圧の立ち上りを大きくすることができるのでより一層の起動促進効果が得られる場合がある。
【0017】
更に、スイッチング動作を行うトランジスタとしてPNP型を使用したものとしては、例えば図3、図4に示す構成とすれば良い。
即ち、図3及び図4に示す水晶発振器1−3及び1−4は本発明に基づく他の実施例であり、図3はトランジスタを一段構成のコルピッツ型発振回路であり、図4は、トランジスタを二段構成した所謂カスコード接続型バッファ回路を備えた水晶発振器である。
水晶発振器1−3、1−4が特徴とする点は、高速起動用回路3として、PNP型トランジスタ19をスイッチ回路素子としたものであり、トランジスタ19のエミッタを電源電圧Vccラインに接続し、トランジスタ19のコレクタを水晶振動子5の一端に接続し、更に、トランジスタ19のベースと接地との間に容量20を挿入接続すると共に、トランジスタ19のベースにNPN型トランジスタ21のエミッタを接続し、更にトランジスタ21のベースとコレクタとを接地するよう構成したものを用いたところにある。
尚、トランジスタ21は上記のようにベースとコレクタとを接続した構成によりダイオードとして機能するものである。
そしてこのような構成であっても、電源電圧Vccを印加するとその直後より容量20には電荷のチャージが開始され、その間、チャージ電流が発生し、この電流がトランジスタ19のベース電流となり、このトランジスタ19が導通状態となる。
その結果、水晶振動子5に電源電圧Vccが印加されるので水晶振動子5は瞬間的に揺動され、結果的に非動作状態から発振動作状態に達するまでの起動時間が短縮されたものとなる。
一方、所定期間が経過し、容量20への電荷のチャージが完了すると、トランジスタ19のベース電流であるチャージ電流が消滅するのでトランジスタ19はOFF動作状態となり水晶振動子5と電源電圧Vccラインとが切り離された状態で水晶発振回路2は定常発振動作を持続することができる。
【0018】
更に、図5は本発明に基づく水晶発振器の他の実施例を示した回路図である。
同図に示す水晶発振器1−5は、一点鎖線内のコルピッツ型水晶発振回路2と、点線内の高速起動用回路3とを備えたものである。
水晶発振回路2は、発振用トランジスタ22のベースに、一端が容量23を介して接地された水晶振動子24の他方端を接続し、更に、ベースと接地間に負荷容量の一部となる容量25及び容量26の直列回路を挿入接続し、この直列回路の接続中点とトランジスタ22のエミッタとを接続すると共に、エミッタと接地間にエミッタ抵抗27を接続する。
更に、前記トランジスタ22のコレクタにはそのベースを高周波ノイズパス用容量28を介して接地したトランジスタ29をカスコード接続し、該トランジスタ29のベースと電源電圧Vccラインとの間に定電流回路30を挿入接続し、更に抵抗31及び抵抗32から成る回路網にてトランジスタ22及びトランジスタ29にベースバイアスを適宜印加するよう構成したものである。
尚、前記トランジスタ29のコレクタと電源電圧Vccラインとの間に負荷抵抗Rcを挿入接続し、発振出力はトランジスタ29のコレクタから直流カット用容量Cを介して取り出すが、出力端OUTと接地との間に接続した容量CL及び抵抗RLは水晶発振器の使用条件に一致させる為の擬似負荷であって、以下に示す実験を行う為に付加したものである。
一方、高速起動用回路3は、PNP型トランジスタ33のエミッタと電源電圧Vccラインとを抵抗34を介して接続し、トランジスタ33のベースと電源電圧Vccラインとを第一の容量35を介して接続すると共に、トランジスタ33のベースと接地とを第二の容量36を介して接続し、トランジスタ33のコレクタと水晶振動子24の他方端側とを抵抗37及び抵抗38とから成る直列回路を介して接続する。
更に、抵抗37及び抵抗38とから成る直列回路の接続中点にトランジスタ39のベースを接続し、トランジスタ39のコレクタを抵抗40を介して電源電圧Vccラインに接続してトランジスタ33とトランジスタ39とをダーリントン接続とすると共に、トランジスタ39のエミッタを水晶振動子24の他方端側に接続したものである。
以下に本発明の効果を水晶発振器1−5の回路設定方法と動作説明を交えながら説明する。
尚、水晶発振回路2については上述した通り一般的なコルピッツ型発振回路であり、その動作については既知であるので詳細な説明は省略する。
【0019】
先ず、高速起動用回路3の基本的動作について説明する。
水晶発振器1−5に例えば図6に示した立ち上り特性(立ち上り時間100ns)を呈した電源電圧Vccを印加する場合を考えると、電源電圧Vcc印加開始直後から容量35及び容量36にチャージ電流が発生するのでトランジスタ33のベースには容量35及び容量36の容量比とチャージ電流とに基づく過渡的なベースバイアス電圧が印加される。
一方、トランジスタ33のエミッタにも抵抗34を介して電源電圧Vccが印加されるが、電源電圧Vccの値が小さい間はエミッタからベースに電流は流れない。
エミッタからベースに電流が流れるのはトランジスタ33のエミッタ・ベース間電圧Vebが閾値電圧(例えば0.75V)以上に達したときであり、これに伴い初めてトランジスタ33がON動作する。
トランジスタ33がON動作を開始するタイミングは、後述するように容量35と容量36との分圧回路によって印加されるベース電圧の上昇とエミッタ電圧値の上昇との関係によって決定される。
【0020】
上述のようにトランジスタ33がON動作すると、その間トランジスタ33を介して電源電圧Vccよりトランジスタ39にベース電流が供給されてトランジスタ39がON動作するので、電源電圧Vccがトランジスタ39を介して起動促進用電圧として水晶振動子24に印加される。
この場合、水晶発振器1−5を効率良く高速起動させる為には水晶振動子24を強励振させるに充分な高電位であって、急峻な立ち上り特性を有する起動促進用 電圧が必要であるから、先ず電源電圧Vccを印加開始した時点から所定時間だけ遅延した時点をトランジスタ33の動作開始タイミングとするよう容量35の容量値C35と容量36の容量値C36との容量比C35/C36を所定の値に設定し、これにより電源電圧Vccが高電位に達した時に高速起動用回路3を動作開始させる。
即ち、高速起動用回路3の動作開始のタイミングを決定するトランジスタ33の動作開始タイミングは、トランジスタ33のエミッタ電圧Veの値がトランジスタ33のベース電圧Vbとトランジスタ33のエミッタ・ベース間の閾値電圧Veb(=0.75V)との和以上(Ve≧Vb+(閾値電圧0.75V))に達した時点である。
そして更に、容量35の値C35に対して容量36の値C36を小さく設定する程、トランジスタ33のベースには容量35と容量36との分圧比に基づき高電 位が発生するので、電源電圧Vccが印加開始されてからVe≧Vb+(閾値電圧0.75V)に達するまでに長時間を要し、トランジスタ33の動作開始タイミングを遅延させることができる。
【0021】
図7は容量35と36の値の比とトランジスタ33のON動作開始タイミングとの関係を確認する為のシミュレーション結果である。
先ず、同図(a)は容量35の値をC35=5pFと固定し、他方の容量36の値C36を3pFと15pFにした場合のトランジスタ33のベース(接地間)電圧Vbとエミッタ(接地間)電圧Ve及び電源電圧Vccの立ち上り特性との関係を図示したものである。
この図から明らかなように、ベース電圧Vbについては容量36の値が小さい方が電圧の立ち上りが早く、エミッタ電圧Veについてはトランジスタ33がONするまではC36=3pFも15pFも電源電圧Vccとほぼ同一の立ち上りとなる。
上述した通り、トランジスタ33がON動作する為にはエミッタ・ベース間電圧Vebが0.75V以上になる必要があるが、トランジスタ33がOFF状態ではエミッタ電流が流れないから上述した通りエミッタ電圧はほぼ電源電圧Vccと同電位となる。
このことは図7(a)に示すように例えばC36=15pFの場合のVe電圧曲線が、電源電圧投入から約40nsまでの間電源電圧Vccとほぼ同一の立ち上り特性であることからも理解できよう。
上記の通り、トランジスタ33がONするのは図7(a)に示すVe電圧曲線とVb電圧曲線の差の電圧が0.75V以上になるタイミングであるが、上述し且つ、図7(a)に示した通りエミッタ電圧Veは容量36の値に関わらず両者ともほぼ同一の立ち上りであるのに対し、ベース電圧Vbの立ち上りは容量36を15pFと大きくした方が立ち上りが遅くなるのでエミッタ・ベース間の閾値電圧が0.75V以上となる条件を満たすことになる。
詳しくは後述するが、トランジスタ33のON動作開始タイミングはC36=15pFでは40ns、C36=5pFでは80ns程度であり、図7(a)に示す結果からもその様子が伺える。
以上説明したように、容量35と容量36との容量比に基づきトランジスタ33のON動作開始タイミング、延いては高速起動用回路3の動作開始のタイミングを任意に遅延させて電源電圧Vccが高電位状態に達した時に高速起動用回路3が動作するよう設定することができる。
【0022】
図7(b)は、容量36の容量値が3pF、4pF、7pF、15pFの各場合のトランジスタ33のエミッタ・ベース間電圧Veb(Veb=Ve−Vb)の立ち上り特性についてシミュレーションを行った結果を示すものであり、特性Aは容量36の容量値がC36=3pFの場合、特性BはC36=4pFの場合、特性DはC36=7pFの場合、特性EはC36=15pFの場合のVebの立ち上り特性である。
尚、電源電圧Vccは2.8Vであり、その立ち上り特性は回路への電源投入開始時点から定電圧Vcc=2.8Vに達するまでの時間が約100nsであり、その他の各素子値を容量35=5pF、抵抗34=1kΩ、抵抗37=1kΩ、抵抗38=10kΩ、抵抗40=200Ωとした。
同図に示すように電圧Vebが閾値(0.75V)に達する時間Tebは容量36の値が大きい程短時間であり、容量36が3pFの場合ではTeb=約83ns、4pFの場合ではTeb=72ns、7pFの場合ではTeb=55ns、15pFの場合ではTeb=41nsであった。
その理由は、前記図7(a)の説明からも理解できよう。
【0023】
尚、図7(a)に示したトランジスタ33のエミッタ電圧Veの立ち上り特性がエミッタ・ベース間電圧Veb(=Ve−Vb)が閾値電圧をほぼ超えた時点から電源電圧Vccの立ち上り特性と一致しなくなるのは、トランジスタ33がON動作を開始した為にエミッタ電流が流れ抵抗34による電圧降下が発生し、エミッタ電圧Veが低下した為である。
尚、以上の通りであるのでトランジスタ33の動作開始タイミングを決定する際、抵抗34の端子間電圧V34を考慮しなくても差し支えない。
ところで、水晶発振器1−5を高速起動させる為の高速起動用回路3の最適な設定条件は、トランジスタ33の動作タイミングに注目する他、トランジスタ33のコレクタ電流値をバランス良く設定した方が好ましい。
即ち、図7(b)に示すようにトランジスタ33のエミッタ・ベース間電圧Vebは、容量36が3pF〜15pFの何れの条件でも電源電圧Vccが規定値に達する以前にトランジスタ33をON動作させるに必要な閾値電圧0.75Vに達しているが、次段トランジスタ39に充分なベース電流を供給し、これにより所望大量のコレクタ電流を発生させてパルス的な高電位の起動促進用電圧を発生させるには、トランジスタ33のON動作に伴い充分なコレクタ電流がトランジスタ33に供給される方が好ましい。
これに対して高速起動用回路3の動作開始タイミングを遅らせることのみに注目して容量36を必要以上に小容量値に設定すると、トランジスタ33のベース電圧が高電位となる分、抵抗34間の電圧が小さくなり、これによりVebが閾値を超えたとしても、トランジスタ33には充分な量のコレクタ電流が流れないのでトランジスタ39に供給されるベース電流が少ないと共に充分なコレクタ電流が発生せず起動促進用電圧の立ち上り特性が鈍ってしまう。
また逆に、容量36を必要以上に大容量値に設定してしまうと、電源電圧Vccが充分高電位の状態に立ち上っていない状態にて高速起動用回路3がON動作してしまうので充分高電位な起動促進用電圧を印加することができない。
【0024】
図8は上述した現象を説明する為に容量35と容量36との容量比の違いに於ける起動促進用電圧の立ち上り特性の違いを示したシミュレーション結果であり、図5に示した回路図におけるトランジスタ39のエミッタ電圧であって、容量35の容量値をC35=5pFに固定し、特性Aは容量36の容量値がC36=3pFの場合、特性BはC36=4pFの場合、特性DはC36=7pFの場合、特性EがC36=15pFの場合である。
尚、この特性はトランジスタ33のエミッタ・ベース間電圧Vebの立ち上り特性は図7(b)に示すものと同一であり、また、高速起動用回路3を構成するその他の要素の設定条件については図6の説明にて用いた場合と同じである。
図8に示すように起動促進用電圧は、その立ち上り容量比C35/C36が大きい程、電源電圧Vccの印加開始時点より遅延する度合いが大きくなるので、電源電圧Vccが充分上昇した状態に於いて高速起動用回路3が動作し、高電位の起動促進用電圧を発生することができるが、特性Aと特性Bとでは立ち上り開始時点から1.5Vまで到達するに要した時間を比較すると、特性A(C36=3pF)が約28nsであったのに対し、特性B(C36=4pF)では約20nsであり、特性B場合の方が特性Aの場合よりも約8ns速度い立ち上り特性が得られた。
これは特性Aの方が特性Bと比較して過剰に遅延動作を図った結果、電源電圧Vccの殆どがベース電圧Vbに費やされてしまったので、抵抗16の端子間電圧が低電圧となりトランジスタ33に大きなコレクタ電流が発生せず、これに伴いトランジスタ39に大きなコレクタ電流が発生しないので立ち上り特性の急峻な起動促進用電圧が発生しないのである。
更に、特性D(C36=7pF)及び特性E(C36=15pF)については電源電圧Vccが充分に高電位に達していない段階で高速起動用回路3が動作開始したので急峻な立ち上り特性を有した起動促進用電圧が得られないことが見て取れる。
【0025】
図9は、上記特性A〜特性Eの起動促進用電圧の違いによる水晶発振器1−5の発振起動特性の違いを示すシミュレーション結果であり、同図(a)は特性Aの起動促進用電圧を印加した場合、同図(b)は特性Bの起動促進用電圧を印加した場合、同図(c)は特性Dの起動促進用電圧を印加した場合、同図(d)は特性Eの起動促進用電圧を印加した場合である。
同図に示すように起動促進用電圧が特性Aの場合では水晶発振器1−5が起動状態に要する時間(起動時間)が約0.500ms、特性Bの場合では起動時間が0.475ms、特性Cの場合では起動時間が0.525ms、特性Dの場合では起動時間が0.575msであり、このことから容量36の値がC36=4pFの場合が最適に水晶発振器1−5が高速起動することが理解できる。
従って以上のことを踏まえると、容量35と容量36との値には回路毎に最適値が存在することが解り、トランジスタ33のエミッタ・ベース間に閾値以上の電圧Vebを印加することができ、且つ、高速起動用回路3が充分動作する条件が満たされるタイミングになるよう設定することにより、立ち上り特性の急峻な起動促進用電圧が発生し、その結果、水晶発振器1−5を高速起動させることができる。
尚、高速起動用回路3を備えない水晶発振回路2のみで構成した水晶発振器では、起動時間が約1.2ms程度であり、これと比較すると起動促進用電圧が特性A〜特性Eの何れの場合であってもコルピッツ型発振回路よりも高速起動特性を得る効果が明らかである。
更に、容量35と容量36との容量比に基づき起動時間を自在に設定することができるから、水晶発振器1−5の使用条件や回路条件に応じて必要とされる水晶発振器の起動時間に自在に対応することができる。
【0026】
図10〜図12に示す回路図は本発明に基づく水晶発振器の他の実施例である。
図10に示す水晶発振器1−6の特徴は、高速起動用回路3におけるスイッチング用トランジスタ33のコレクタとトランジスタ39のベースとを逆方向接続したトランジスタ41(又はダイオード)を介して接地するよう構成した点であり、例えば電源断時にトランジスタ39のベース等に発生する負電圧を放電する効果等がある。
図11に示す水晶発振器1−7の特徴は、高速起動用回路3に於いて、電源電圧Vccラインと水晶振動子24の他方端との間にNPN型トランジスタ24を順方向接続し、電源電圧Vccラインと接地との間に容量35と容量36の直列回路を挿入接続すると共に、この直列回路の接続中点とトランジスタ24のベースとを接続し、更に逆方向接続のダイオード25を容量36に並列接続するよう構成したものである。
図12に示す水晶発振器1−8は、図10の回路を変形したものであり、高速起動用回路3に於いて電源電圧Vccラインと水晶振動子24の他方端との間にNPN型トランジスタ42を順方向接続し、電源電圧Vccラインとトランジスタ42のベースとを抵抗44と容量45との直列回路を介して接続し、更に、トランジスタ42のベースを逆方向接続のダイオード43を介して接地するよう構成したものである。
尚、高速起動用回路3の動作開始タイミングを設定するには図10、図11に示す水晶発振器では、容量35と容量36との容量比により、図12に示す水晶発振器1−8では、抵抗44と容量45との直列回路の時定数により夫々決定することが可能である。
更に、上記の説明では電源電圧Vccの立ち上り特性が遅い場合、容量36の容量値を小さく設定することにより、水晶発振器1の起動特性を高速化するよう構成した例を説明したが、本発明はこれに限定されるものではなく例えば図13から図15に示すような構成であっても構わない。
そしてこれら水晶発振器1−9、1−10、1−11は、電源電圧Vccの立ち上り特性が例えば1μs程度と鈍い場合、図5に示す回路では容量36を大容量値にすることによってトランジスタ33のベース電圧の立上りを急峻にする必要があるが、大容量値は集積回路により構成し難いという欠点を解決することができる。
【0027】
即ち、図13に示す水晶発振器1−9は、図5に示す回路の高速起動用回路3に於いて、更に、容量35、36の接続中点と接地との間にPNP型トランジスタ46を順方向接続すると共に、電源電圧Vccラインと接地間に容量47と容量48との直列回路を挿入接続し、更に、この直列回路の接続中点にトランジスタ46のベースを接続し、更に、トランジスタ33のON動作開始タイミングとトランジスタ46のON動作開始タイミングとがほぼ同時期となるよう容量47と容量48との容量比を設定するよう構成した点が特徴である。
そして図13に示すように付加回路を有する水晶発振器1−9では、電源投入後、所定時間トランジスタ46がON動作し、これを介してトランジスタ33のベース電流の一部が流れるので等価的に容量36の値を大容量にしたものと同等になる。
よってトランジスタ39のベース電圧の立上りを急峻にできるので、これに伴いトランジスタ22のベース電圧をも急峻に立ち上げることができる。
【0028】
図14に示す水晶発振器1−10は、トランジスタ33のコレクタを抵抗49を介して接地すると共に、トランジスタ39のベース及びトランジスタ50のベースをトランジスタ33のコレクタに接続し、更に、トランジスタ50のエミッタを容量51と抵抗52とから成る直列回路を介して接地すると共に、トランジスタ50のコレクタをトランジスタ33のベースに接続するよう構成した点が図5に示す水晶発振器1−5の構成と違なるところである。
そして水晶発振器1−10に於いては、容量51及び抵抗52がトランジスタ50のエミッタ負荷となり、トランジスタ50がON動作状態となったとき、トランジスタ50とトランジスタ39のベース電圧を電源電圧近くにまで上げる働きをする。
更に、容量51は、電源電圧Vccが定常値に達したとき、高速起動用回路3をOFF動作状態とする働きをする。
上記のように構成された水晶発振器1−10は、容量35と容量36との分圧比に基づきトランジスタ33にベース電流が供給されてトランジスタ33にコレクタ電流が発生し、このコレクタ電流の一部がトランジスタ50のベースにベース電流として供給されたタイミングでトランジスタ50がトランジスタ33のベース電流を流す為の経路として働く。
そして、これに伴い容量36に大きな値のものを用いなくともトランジスタ33のベースに大きなベース電流を流すことができるのでトランジスタ33に大きなコレクタ電流が発生し、トランジスタ39を介して水晶振動子24に急峻な立上り特性を呈する起動促進用電圧を印加することができる。
【0029】
更にまた、図15に示す水晶発振器1−11は、トランジスタ33のコレクタを抵抗53を介して接地すると共に、トランジスタ33のコレクタにNPN型トランジスタ54のベースを接続し、トランジスタ54のコレクタを容量55を介して電源電圧Vccラインに、エミッタを接地に接続し、更に、トランジスタ54のコレクタにPNP型トランジスタ56のベースを接続すると共に、トランジスタ56のエミッタを電源電圧Vccラインに、コレクタを抵抗57を介して接地し、更にトランジスタ56のコレクタをトランジスタ39のベースに接続するよう構成したものである。
そしてこのような構成の水晶発振器1−11は、容量35と容量36の分圧比に基づき電源電圧Vcc印加時から所要の時間でトランジスタ33がON動作となる。
これに伴いトランジスタ54のベース電圧が上昇し、トランジスタ54がON動作すると、それに伴いトランジスタ56がON動作する。
容量55は、トランジスタ54がON動作状態になるまでトランジスタ56がON動作にならないようトランジスタ56のベース電圧を電源電圧に近い値に保つ働きをする。
トランジスタ54がON動作状態になったとき、トランジスタ54がトランジスタ56のベース電流を流すための経路として働き、トランジスタ33のベースに大きなベース電流を流すことができる。
このとき、上記所定時間が経過する間にも電源電圧Vccは高電位へと推移していた為、トランジスタ39にはトランジスタ56を介して急峻な立上り特性を呈する大量のベース電流が供給され、電源電圧Vccラインからトランジスタ39を介して水晶振動子24に急峻な立上り特性を呈する起動促進用電圧を印加することができる。
以上、水晶振動子の一端に起動促進用電圧を印加する構成の高速起動用回路3を備えた水晶発振器を例にあげ本発明を説明したが本発明はこれに限定されるものではなく、以下に説明するように構成した水晶発振器であっても良い。
【0030】
即ち、図16から図25は本発明に基づく他の実施例を示す回路図である。
以下、図示した実施例に基づいて本発明を詳細に説明する。
先ず、図16に示すように水晶発振器1−12は、点線にて囲まれた水晶発振回路2と、一点鎖線にて囲まれた高速起動用回路3−1とを備えたものである。
そして水晶発振回路2は、一般的なコルピッツ型発振回路であり、構成に付いては既に上述したので図5に示す水晶発振器と同一機能部には同一の番号を付し、その説明を省略する。
高速起動用回路3−1は、スイッチ素子として例えば第二のトランジスタ58を用いたスイッチ回路と、電源電圧Vccラインにコレクタを接続した第三のトランジスタ59のベースと電源電圧Vccラインとを容量60を介し接続し、且つ、トランジスタ59のベースと接地とを逆方向接続のダイオード61を介し接続するよう構成したスイッチ制御回路62とを備え、更に、トランジスタ58のベースとトランジスタ59のエミッタとを抵抗63を介して接続するよう構成したものであり、トランジスタ58のコレクタをトランジスタ22のエミッタに接続したものである。
【0031】
以下にこのような構成の水晶発振器1−12の動作について説明する。
尚、水晶発振回路2が上述した通り、一般的なコルピッツ型発振回路である為、その動作についての説明を省略する。
先ず、電源電圧Vccを印加すると、その直後から容量60に電荷がチャージされ始めることにより発生したチャージ電流をベース電流としてトランジスタ59が動作し、これによりトランジスタ59のエミッタ電流が抵抗63を介してトランジスタ58のベースに供給され、トランジスタ58が動作(ON動作)するので、トランジスタ22にはエミッタ・接地間が低インピーダンスとなり、これに伴い発生した大きなエミッタ電流に基づき大きなコレクタ電流が発生する。
そして、この大きなコレクタ電流に基づき発生する大きなベース電流によって水晶振動子24が強励振するので、水晶発振器1−12は高速起動することができる。
【0032】
一方、電源電圧Vccを印加してから所要の時間が経過すると、容量60のチャージが完了するとチャージ電流の発生しなくなるのでトランジスタ59が非動作状態となってトランジスタ58へのベース電流の供給が停止し、トランジスタ58が非動作(OFF動作)することになるので高速起動用回路3−1の消費電流が発生することなく水晶発振回路2は定常発振することが可能となる。
尚、ダイオード61は、電源電圧Vccが印加されている状態では、トランジスタ59のベースと接地との間が高インピーダンス状態に保たれる一方、電源電圧Vccが印加されていな状態ではトランジスタ59のベースがマイナス電位となるので容量60に帯電した電荷を放電する働きを担うものである。
そして、ダイオード61の代わりに大きな値の抵抗を用いた構成であっても良いが、特に集積回路により構成する場合では、半導体回路により大きな値の抵抗を構成することが困難であることからダイオードを用いることが望ましい。
また、トランジスタ58と発振回路とを交流的に切断する必要がある場合は、図17に示すような構成とすれば良い。
即ち、図17は本発明に基づく水晶発振器の他の実施例を示すものである。
同図に示す水晶発振器1−13の特徴とする点は、第一のトランジスタ22のエミッタと第二のトランジスタ58のコレクタとを抵抗64を介して接続するよう構成したところにある。
このような構成とすることにより、水晶発振回路2は、水晶発振回路2の発振ループ中の信号がトランジスタ58に分流することがないので、安定した発振動作を持続することが可能である。
【0033】
更に、図18に示す水晶発振器1−14は、点線にて囲まれた水晶発振回路2と、一点鎖線にて囲まれた高速起動用回路3−1とを備えたものであり、その構成は以下のようである。
尚、水晶発振回路2は一般的なコルピッツ型水晶発振回路であり、その構成については既に図5に示す水晶発振器を用いて説明を省略する。
高速起動用回路3−1は、スイッチ回路として第五のトランジスタであるPNP型トランジスタ65のエミッタと電源電圧Vccラインとを接続し、ベースと第六のトランジスタ59のコレクタとを接続すると共に、トランジスタ65のベースと接地とを抵抗63を介して接続し、更に、トランジスタ59のベースを容量60を介して電源電圧Vccラインに接続すると共に、このベースと接地とを逆方向接続のダイオード61を介して接続するよう構成したものである。
尚、二点鎖線にて囲まれた回路はスイッチ制御回路62である。
【0034】
以下、水晶発振器1−14の動作について説明する。
尚、水晶発振回路2の動作説明については、一般的なコルピッツ型発振回路である為、説明を省略する。
電源電圧Vccを印加すると、その直後より容量60に電荷がチャージされることにより発生するチャージ電流がトランジスタ59にベース電流として供給されるのでON動作となったトランジスタ60を介してトランジスタ65のベースと接地とが接続し、これに伴いトランジスタ65がON動作するのでトランジスタ22のコレクタと電源電圧Vccラインとがトランジスタ65を介して接続される。
そしてこれにより、トランジスタ22のコレクタ電位が電源電圧Vccと等しくなるに伴いトランジスタ22には大きなコレクタ電流が発生する為、発振ループ回路の負荷容量の一部である容量9の端子間インピーダンスを変動させることなく水晶振動子24を強励振させることができるので、水晶発振器1−14は、短時間で起動状態に達する。
電源電圧Vccを印加してから所要の時間が経過して容量60に電荷が十分チャージされると、これに伴いチャージ電流が消滅するのでトランジスタ59が非動作することによりトランジスタ65がOFF動作し、抵抗11がトランジスタ5のコレクタ抵抗として機能する結果、高速起動用回路3−1によって電力を消費することなく水晶発振器1−14は定常発振動作を持続することができる。
【0035】
図19及び図20はに示す水晶発振器1−15、1−16の特徴とする点は、図5に示す水晶発振器と同様、水晶発振回路がカスコード接続したバッファ回路を備えたところであり第四のトランジスタ29をトランジスタ22にカスコード接続すると共に、図19に示す水晶発振器1−15に於いては、トランジスタ65のコレクタをトランジスタ22のコレクタに接続し、また、図20に示す水晶発振器1−16に於いては、トランジスタ65のコレクタをトランジスタ29のコレクタに接続するよう構成したところにある。
これらのような構成の水晶発振器であっても、高速起動用回路3−1が上述したように機能することにより、起動特性が優れたものとなる。
更に、図21から図23に示す水晶発振器1−17から1−19が特徴とする点は、スイッチ制御回路62に備えるトランジスタ59のコレクタと電源電圧Vccラインとを抵抗67を介して接続するよう構成したところにある。
このような構成は、ダイオード61に生じる漏れ電流がトランジスタ59のベース電流として働くことによりトランジスタ65のエミッタ・コレクタ間に電流が発生してしまう場合、これにより水晶発振回路2の発振条動作が不安定になることを回避する為のものであり、漏れ電流が生じてトランジスタ59が動作しても抵抗67を介して電源電圧Vccからコレクタ電流がトランジスタ59に供給されるのでトランジスタ65が不要な動作をすることを防いでいる。
更に、上述では高速起動用回路として大別して2つのタイプ、即ちトランジスタ22のエミッタに接続するよう構成したもの、または、トランジスタ22のコレクタまたはトランジスタ29のコレクタに接続するよう構成したものを備えた水晶発振器を用いて本発明を説明したが、図24または図25に示すように本発明に基づく両タイプの高速起動用回路の機能を併合するよう構成した高速起動用回路を用いた水晶発振器であっても構わない。
【0036】
即ち、先ず、図24に示す水晶発振器1−20は、電源電圧Vccラインにエミッタを接続したPNP型トランジスタ65のベースにスイッチ制御回路62内に備えるトランジスタ59のコレクタを接続し、トランジスタ59のベースと電源とを容量60を介して接続すると共に、このベースと接地とを逆方向接続のダイオード61を介して接続し、更に、トランジスタ59のエミッタとトランジスタ58のベースとを抵抗63を介して接続し、トランジスタ58のエミッタを接地するよう構成した点を特徴とする。
そして、トランジスタ58のコレクタをトランジスタ22のエミッタに接続すると共に、トランジスタ65のコレクタをトランジスタ22のコレクタに接続する。
尚、図25に示す水晶発振器1−21は図24に示す高速起動用回路3−2に於いてトランジスタ58のコレクタとトランジスタ22のエミッタとを抵抗64を介して接続するよう構成した点を特徴としたものであり、これによりトランジスタ58のON動作と共に、発振ループ回路とトランジスタ58とが交流的に導通してしまうのを防いでいる。
尚、図示はしないが、図19〜図23に示す水晶発振器の場合についても図24または図25に示す水晶発振器の構成の如く、図19から図23に示す高速起動用回路と図16または図17に示す高速起動用回路3−1を組み合わせてた併合型構成の高速起動用回路を用いた水晶発振器としても良い。
【0037】
更に、図26及び図27は、本発明に基づく水晶発振器の他の実施例を示すものである。
図26に示す水晶発振器1−22は点線で囲った水晶発振回路2と一点鎖線で囲った第二の高速起動用回路3−3とを備えたものである。
同図に示す水晶発振回路2はコルピッツ型発振回路であって、既に説明した図5に示す水晶発振器と同一機能部には同一の符号を付し、構成についての説明は省略する。
高速起動用回路3−3は二点鎖線にて囲まれたスイッチ制御回路62と、点線にて囲まれた電流制御回路68とを備えたものである。
そしてスイッチ制御回路62は電源電圧Vccラインにコレクタを接続したトランジスタ69のコレクタとベース間に容量70と接続すると共に、このベースと接地との間に逆方向ダイオードとして機能するトランジスタ71を挿入接続したものである。
電流制御回路68はカレントミラー接続されたPNP型トランジスタ72及びトランジスタ73のエミッタを電源電圧Vccラインに接続し、更に、夫々のベース及びトランジスタ73のコレクタを抵抗74と順方向接続のトランジスタ75を介して接地し、且つ、エミッタが電源電圧Vccラインに接続されたPNP型トランジスタ76のベースに接続し、更に、トランジスタ72のコレクタをカレントミラー接続されたトランジスタ77及びトランジスタ78のベース及びトランジスタ78のコレクタに接続し、夫々のトランジスタのエミッタを接地する。
そして、トランジスタ75のベースとスイッチ制御回路62に備えられたトランジスタ69のエミッタとを抵抗79を介して接続し、トランジスタ76のコレクタとトランジスタ22のコレクタとを抵抗80を介して接続し、トランジスタ77のコレクタとトランジスタ22のエミッタとを抵抗81を介して接続したものである。
尚、後述する電流制御回路68にて一時的に供給される上述したコレクタ電流、エミッタ電流の値を水晶発振回路2の定常時コレクタ電流及びエミッタ電流の値より大きくなるよう例えば抵抗74の値を予め設定しておく。
【0038】
以下に、上記のような構成の水晶発振器1−22の動作について説明する。
尚、水晶発振回路2については一般的なコルピッツ型発振回路であり、その動作については既知であるので説明を省略する。
先ず、電源電圧Vccを印加すると、その直後から容量70に電荷のチャージが開始され、その期間、発生したチャージ電流がトランジスタ69のベース電流となることによりトランジスタ69がON動作状態となるのでトランジスタ75にベース電流が供給され、トランジス75がON動作状態となる。
そして、トランジスタ73が抵抗74及びトランジスタ75を介して接地されることによりトランジスタ73には大きな値のコレクタ電流が発生すると共に、この電流と等しい値のコレクタ電流がトランジスタ72とトランジスタ76とトランジスタ77及びトランジスタ78に発生するので、一時的にトランジスタ22のコレクタ電流及びエミッタ電流が電流制御回路68にて制御される。
これにより電源電圧Vccを印加直後から所定期間だけトランジスタ22は定常時のバイアス設定条件よりも大きなコレクタ電流及びエミッタ電流が供給されるので、これに基づく大きな値のベース電流の発生に伴い水晶振動子24が強励振され非動作状態から発振動作状態に達するまでの起動時間が短縮されたものとなる。
【0039】
一方、所定期間が経過し、容量70への電荷のチャージが完了するとチャージ電流の消滅と共に高速起動用回路3−3の機能が停止し、且つ、高速起動用回路3−3の電圧供給端(トランジスタ76のコレクタ、トランジスタ77のコレクタ)と水晶発振回路2とが非導通状態となって水晶発振回路2は定常発振動作を持続することになる。
尚、上述したカスコード増幅回路を用いた構成でなくとも図27に示す水晶発振器1−23ようなトランジスタ1段から成るコルピッツ型水晶発振回路2に高速起動用回路3−3を接続するよう構成したものであっても構わない。
更に、前記ダイオード71は電源電圧Vccが印加されていない状態で容量70のチャージ電荷の放電を促進する為のもので、この例ではトランジスタをダイオード接続するよう構成したが通常のダイオードをこれに使用しても構わない。
更に、上述した説明では、発振ループ側接続タイプの高速起動用回路3または発振段増幅回路側接続タイプの高速起動用回路3−1乃至3−3の何れかの高速起動用回路を備えた構成の水晶発振器を例にあげ本発明を説明したが、本発明はこれに限定されるものではなく、発振ループ側接続タイプの高速起動用回路3と発振段増幅回路側接続タイプの高速起動用回路3−1乃至3−3とを両方備えた水晶発振器であっても構わない。
即ち、例えるならば図28に示す水晶発振器1−24は、図1に示す水晶発振器に図18に示す高速起動用回路3−1を備えたものであり、また図29に示す水晶発振器1−25は図2に示す水晶発振器に図18に示す高速起動用回路3−1を備えたものである。
そしてこのように構成した水晶発振器は、2つの高速起動用回路を備えたことにより、高速起動用回路を1つ備えた場合と比較して水晶振動子が電源電圧Vcc印加直後から強励振するので、水晶発振器を高速起動させることができる。
【0040】
更に、図30は、本発明に基づく水晶発振器の他の実施例を示すものである。
同図に示す水晶発振器1−26は、既に図5にて説明したコルピッツ型水晶発振回路を発振回路としたものであって、その構成の特徴は、電源電圧Vccラインとトランジスタ29のベースとの間に容量82を挿入接続したところであるである。
このような構成の水晶発振器1−26の場合、電源電圧Vccの投入と共に容量82に発生したチャージ電流がトランジスタ29のベースとの接続点Cに供給されるので一時的に接続点Cの電位は電源電圧Vccと等しい状態となるのでトランジスタ29のベース及びトランジスタ22のベース、更には水晶振動子24に大電流を供給することができ高速起動を実現することができる。
この際、接続点Cに供給された電流の一部が容量28に分流されるが、容量82の働きによって接続点Cの電流が増加量した効果の方が大きい為、従来の回路と比較して大きく起動特性が劣化することは無い。
更に、定常発振状態では電源電圧Vccに含まれるノイズ及びベースバイアス回路により発生した熱雑音が接続点Cに供給されるが、これらノイズ信号は容量28を介して接地へ流されるので発振信号に畳重し水晶発振器1−26の雑音特性を劣化させることがない。
そして更に、起動特性とノイズ特性とのバランスは容量82の容量値C82と容量28の容量値C28との容量比C82/C28により自在に設定することができ、起動特性が重要視される場合は容量比を大きく設定し、ノイズ特性が重要視される場合は容量比を小さく設定すれば良い。
【0041】
更に、ピアス型水晶発振器の場合では、以下のような構成とすれば良い。
即ち、図31に示す水晶発振回路1−27は、発振用トランジスタ83のベースに水晶振動子84の一方の端子を接続すると共に、電源Vccと接地との間に挿入接続された抵抗85と抵抗86との直列回路の接続中点に先のベースを接続し、更に、ベースと接地との間に容量87を挿入接続すると共に、ベースと電源Vccとの間に容量88を挿入接続する。
そして、水晶振動子84の他方の端子を容量89を介して接地すると共に、発振回路の出力端OUTであるトランジスタ83のコレクタ及び、一端が電源Vccに接続された抵抗90の他方端にそれぞれ接続し、更に、トランジスタ83のエミッタを抵抗91を介して接続するよう構成したものである。
更に、容量88を電源ライン及びパス容量92を介して接地したことにより容量87と容量88とを交流的に並列回路構成とし、更に、容量87と容量88との合成容量を発振回路の負荷容量とすると共に、容量87と容量88との割合を容量87:容量88=6:4とするよう構成したところにある。
このとき、上記負荷容量は、水晶振動子84の励振信号レベルが負荷容量のインピーダンス値に比例するものであることから、トランジスタ83のベース電流に畳重する水晶振動子84の励振信号が全域に亙ってトランジスタ83のA級増幅動作域内となるよう予め小さな値に設定される。
尚、抵抗85、86、90、91に於いても、トランジスタ83がA級増幅動作するよう設定されたものである。
【0042】
上記のような構成の水晶発振回路1−27の動作について下記に説明する。
先ず、電源Vcc投入直後、容量88に電荷がチャージされ始めてから終了する間、電源Vccから水晶振動子84の一方の端子へチャージ電流が供給されることとなるので、電源Vccと水晶振動子84とがダイレクトに接続された構成とほぼ等しい状態となり、その結果、電源Vccを分圧したベース電圧を起動電圧(起動電流源)とした従来の構成のものと比較して、高電圧の電源Vccを大起動電流発生源として利用することとなるので、水晶振動子84を強励振されることができ、これに伴って水晶発振回路1−27は高速起動する。
その後、容量88に電荷がチャージしきると上記チャージ電流が流れなくなるので起動電流の流動経路であった容量88が負荷容量の一部としてのみ機能して定常発振状態へと移行することになる。
即ち、上記負荷容量のインピーダンス値及びトランジスタ83の動作点の設定条件に基づいて、水晶振動子84が低レベルの励振信号を発振し、且つ、トランジスタ83がA級増幅動作するので、水晶発振回路1−27は、正弦波信号を出力させる為の最良の条件にて発振し続けることができる。
尚、出力端OUTからは、トランジスタ83のコレクタ電流が水晶振動子84の正弦波の励振信号に誘導されるので正弦波信号が得られる。
更に、このような水晶発振回路1−27は、上述したように負荷容量の一部である容量88を起動時の起動電流の経路に用いているので発振回路の起動時と定常時との間で負荷容量の変化が生じなく周波数ジャンプ等に代表される周波数変動が発生しないという利点も有している。
そして更に、上記容量C87:容量88=6:4とした構成とした場合、起動特性及び出力信号波形が共に平均して優れた水晶発振回路が得られるが、容量87:容量88=3:7〜7:3の範囲内であれば実用に耐えうる起動特性及び出力信号波形が得られると共に、電源電圧変動が生じた場合、例えば容量88のみで全負荷容量を構成したものと比較して負荷容量の変動量が少ないという具合に優れた周波数安定度が得られることも確認された。
【0043】
更に、図32から図35に示す構成の水晶発振器でも良い。
先ず、図32〜図34に示す水晶発振器は何れも周波数制御機能を有するものであり、図32に示す水晶発振回路1−28が図30の構成と異なる点は、容量89を可変容量素子93とすると共に、水晶振動子84の他方の端子に抵抗94を介して周波数制御信号入力端子Vcoを接続し、更に、先の他方の端子と出力端OUTとを直流カット用容量95を介して接続するよう構成したところにある。
図33に示す水晶発振回路1−29が図30の構成と異なる点は、容量89の代わりに容量96が水晶振動子84の他方の端子側に接続されるよう容量96と可変容量素子93との直列回路を接続したと共に、容量96と可変容量素子93との接続中点に抵抗94を介して周波数制御信号入力端子Vcoを接続したところにある。
図34に示す水晶発振回路1−30が図30のものと異なる点は、容量87の代わりに容量96が水晶振動子93の他方の端子側に接続されるよう容量96と可変容量素子93との直列回路を接続したと共に、容量96と可変容量素子93との接続中点に抵抗94を介して周波数制御信号入力端子Vcoを接続したところにある。
そしてこれらの構成の水晶発振回路の構成であっても負荷容量の設定条件を上述した条件に基づき設定すれば図31の構成と同等の機能が得られる。
【0044】
図35に示す水晶発振器1−31が特徴とする点は、電源と接地との間に第三の容量95と第一の抵抗96との直列回を挿入接続し、電源にエミッタを接続したPNP型トランジスタ97のベースと先の直列回路の接続中点とを接続すると共に、PNP型トランジスタ97のコレクタと接地とを第二の抵抗98を介して接続し、更に、水晶振動子84の一方の端子と接地との間を容量87とFET99との直列回路を介してFET99のソース端子が接地されるよう接続し、FET99のゲート端子とPNP型トランジスタ97のベースとを接続するよう構成したところにある。
このような構成の水晶発振回路1−31は、電源電圧Vcc投入直後の容量95にチャージ電流が生じている間ではトランジスタ97のベース電位と電源電圧とが等しいので、トランジスタ97が非動作状態であり、これによりFETがゲート電位=0VであるのでFET99の非動作状態となる。
このときFET99が非動作状態であることにより、容量87とFET99との直列回路が高インピーダンス状態となる為、これにより水晶振動子84が高励振レベルを出力し、その結果、水晶発振回路1−31は優れた起動特性が得られる。
容量95のチャージ電流の発生が停止した後の定常発振状態では、トランジスタ97の動作と共にFET99が動作するので、先の直列回路のインピーダンスがFET99のインピーダンスの分だけ低下し、これにより水晶振動子は所要の低レベルの励振信号を出力することができる。
また、圧電振動子として水晶振動子を用いて本発明を説明したが、本発明はこれに限定されるものではなく、あらゆる圧電振動子を用いた発振器に適用しても構わない。
以上、高速起動回路を備えた構成においてはコルピッツ型水晶発振器を用いて本発明を説明したが本発明はこれに限定されるものではなく、ピアス型水晶発振器等その他のあらゆる構成の圧電発振器に適用することができる。
更に、高速起動用回路3−1としてバイポーラトランジスタを使用した構成を用いて本発明を説明したが本発明はこれに限定されるものではなく、図36、図37に示すようMOSFETトランジスタを用いたものであっても構わない。
【0045】
即ち、図36、図37はMOSトランジスタをスイッチ回路素子として使用したところが特徴であり、図36は発振回路2がコルピッツ型の水晶発振器1−32、図37が発振回路がピアス型の水晶発振器1−33である。
そして高速起動用回路3−1は、ディプレーション型PチャネルMOSFET58のトランジスタ58のベースを電源電圧Vccラインに接続しゲートを容量60を介して設置すると共に抵抗61を介して電源電圧Vccラインに接続したものであり、ドレイン・ソース間がトランジスタ22またはトランジスタ83のエミッタ抵抗27、または91に並列接続されている。
このような構成の水晶発振器1−32、1−33であっても電源電圧Vcc印加後所定の時間の間だけトランジスタ22に大電流のコレクタ電流及びエミッタ電流が発生するので、これに基づき水晶振動子24が強励振し、結果水晶発振器の起動時間を短縮することが可能である。
また、スイッチングトランジスタのベースバイアス回路の分圧素子として容量を用いた構成については、この例に限らず、例えば集積回路や半導体素子によって同等に機能するものであれば何でも利用し得る。
【0046】
以上説明したように本発明に基づく圧電発振回路は、電源電圧を印加してから所要期間だけ圧電振動子に所定レベルの起動促進用の電圧を印加する為の瞬時電圧供給手段を設けたことにより、圧電発振器が非動作状態から発振動作状態となるまでに必要とする起動時間が短縮することは勿論、所定時間経過後、起動促進用の電圧の供給が断たれるので、位相雑音特性及び周波数安定度特性に優れたものとなるという効果を奏する。
【特許請求の範囲】
【請求項1】
圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がNPN型トランジスタを電源電圧Vccラインと前記圧電振動子の一端の間に順方向接続し、前記電源電圧Vccラインと前記NPN型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Vcc投入後所定時間前記NPN型トランジスタを介して前記電源電圧Vccラインから圧電振動子に起動促進用電圧を印加することを特徴とする圧電発振器。
【請求項2】
圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路が第一のNPN型トランジスタを電源電圧Vccラインと前記圧電振動子の一端の間に順方向接続し、前記第一のNPN型トランジスタのベースとエミッタとの間に抵抗を挿入接続し、前記電源電圧Vccラインと前記第一のNPN型トランジスタのベースとの間に第二のNPN型トランジスタを順方向接続し、電源電圧Vccラインと該第二のNPN型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Vcc投入後所定時間前記第一のNPN型トランジスタを介して前記電源電圧Vccラインから圧電振動子に起動促進用電圧を印加することを特徴とする圧電発振器。
【請求項3】
圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がPNP型トランジスタを電源電圧Vccラインと前記圧電振動子の一端の間に順方向接続し、接地と前記PNP型トランジスタのベースとの間に容量及びダイオードから成る並列回路を挿入接続した構成であり、電源電圧Vcc投入後所定時間前記PNP型トランジスタを介して前記電源電圧Vccラインから圧電振動子に起動促進用電圧を印加することを特徴とする圧電発振器。
【請求項4】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項5】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項6】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項7】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項8】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路と、前記トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項9】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該PNP型トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記PNP型トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備えたものであり、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項10】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備えたものであり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項11】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項12】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項13】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該PNP型トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記PNP型トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備え、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項14】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備え、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項15】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路が容量と抵抗とから成る直列回路を備え、該直列回路の時定数に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項16】
圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記発振用トランジスタのコレクタ電流を増加させるよう制御することにより、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項17】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路によって電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを減少させるよう制御することにより、前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項18】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、該スイッチ回路が電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することをにより、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項19】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、該スイッチ制御回路が容量のチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御することにより、電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項20】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Vccラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御することにより、電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項21】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタと前記発振用トランジスタのエミッタとを抵抗を介して接続し、前記第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Vccラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御することにより、電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項22】
圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記発振用トランジスタのコレクタの電位を上昇させコレクタ電流を増加させるよう制御することにより、圧電振動子を強励振刺せ前記圧電発振器の起動時間を短縮し、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項23】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、電源電圧Vccの投入から所要の間だけ前記高速起動用回路が前記第二のトランジスタのコレクタ電位をあげるよう制御することにより、前記発振用トランジスタのコレクタ電位が上がり、これに伴う前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項24】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備え、該スイッチ回路が電源電圧Vccの投入から所要の間だけON動作することにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項25】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、該スイッチ制御回路が容量を備えたものでると共に、電源電圧Vccの投入から所要の間だけ該容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をON動作させることにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項26】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がPNP型トランジスタのエミッタを電源電圧Vccラインに接続し、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Vccの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をON動作させることにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項27】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がPNP型トランジスタのエミッタを電源電圧Vccラインに接続し、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、前記第三のトランジスタのコレクタと電源電圧Vccとを抵抗を介して接続し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Vccの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をON動作させることにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項28】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項29】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項30】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項31】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項32】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御するものであり、前記スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項33】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路を備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御するものであり、前記スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項34】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項35】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第四のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項36】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項37】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項38】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項39】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項40】
圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路が電源電圧Vcc投入後所要の間だけ前記発振用トランジスタのコレクタ電流及びエミッタ電流をカレントミラー回路から成る電流制御回路によって制御することを特徴とする圧電発振器。
【請求項41】
圧電振動子と、発振用トランジスタと、2つの高速起動用回路とを備えた圧電発振器であり、電源電圧Vcc印加後所要の間だけ、前記第一の高速起動用回路が前記圧電振動子に起動促進用電圧を印加し、前記第二の高速起動用回路が前記発振用トランジスタのコレクタ電流を増加させることを特徴とする圧電発振器。
【請求項42】
圧電振動子と、発振用トランジスタと、2つの高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、前記第一の高速起動用回路が電源電圧Vcc印加後所要の間だけ、前記第一の高速起動用回路に備えた前記スイッチ回路を介し電源電圧Vccを発振促進用電圧として前記圧電振動子に印加し、前記第二の高速起動用回路がスイッチ回路にて前記発振用トランジスタのコレクタ抵抗またはエミッタ抵抗またはコレクタ抵抗とエミッタ抵抗とをバイパスすることによりコレクタ電流を増加させることを特徴とする圧電発振器。
【請求項43】
圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続したバッファ用トランジスタとを備えた圧電発振器に於いて、前記バッファ用トランジスタのベースと電源電圧Vccラインとを第一の容量を介して接続し、該ベースを第二の容量を介して接地したことを特徴とする圧電発振器。
【請求項44】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型PチャネルFETをスイッチ素子としたスイッチ回路を備えた圧電発振器であり、該スイッチ回路が電源電圧投入後の所要の時間だけON動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がOFF動作することを特徴とする圧電発振器。
【請求項45】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型PチャネルFETのベースを電源電圧Vccラインに接続し、更に、電源電圧Vccラインと接地との間に設けた抵抗と容量との直列回路の該抵抗と容量との接続点をディプレーション型PチャネルFETのゲートに接続し、且つ、ドレイン・ソース間と前記発振用トランジスタのエミッタ抵抗とを並列接続するよう構成したものであり、前記ディプレーション型PチャネルFETが電源電圧投入後の所要の時間だけON動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がOFF動作することを特徴とする圧電発振器。
【請求項1】
圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がNPN型トランジスタを電源電圧Vccラインと前記圧電振動子の一端の間に順方向接続し、前記電源電圧Vccラインと前記NPN型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Vcc投入後所定時間前記NPN型トランジスタを介して前記電源電圧Vccラインから圧電振動子に起動促進用電圧を印加することを特徴とする圧電発振器。
【請求項2】
圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路が第一のNPN型トランジスタを電源電圧Vccラインと前記圧電振動子の一端の間に順方向接続し、前記第一のNPN型トランジスタのベースとエミッタとの間に抵抗を挿入接続し、前記電源電圧Vccラインと前記第一のNPN型トランジスタのベースとの間に第二のNPN型トランジスタを順方向接続し、電源電圧Vccラインと該第二のNPN型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Vcc投入後所定時間前記第一のNPN型トランジスタを介して前記電源電圧Vccラインから圧電振動子に起動促進用電圧を印加することを特徴とする圧電発振器。
【請求項3】
圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がPNP型トランジスタを電源電圧Vccラインと前記圧電振動子の一端の間に順方向接続し、接地と前記PNP型トランジスタのベースとの間に容量及びダイオードから成る並列回路を挿入接続した構成であり、電源電圧Vcc投入後所定時間前記PNP型トランジスタを介して前記電源電圧Vccラインから圧電振動子に起動促進用電圧を印加することを特徴とする圧電発振器。
【請求項4】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項5】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項6】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項7】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項8】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路と、前記トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項9】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該PNP型トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記PNP型トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備えたものであり、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項10】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備えたものであり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項11】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項12】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項13】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該PNP型トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記PNP型トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備え、電源電圧Vccの立ち上り電圧に基づき電源電圧Vccの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項14】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のPNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Vccラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Vccラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきON・OFF制御される第二のトランジスタスイッチを備え、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該PNP型トランジスタのON動作タイミングとほぼ同時期にON動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項15】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Vcc投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路が容量と抵抗とから成る直列回路を備え、該直列回路の時定数に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Vccの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項16】
圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記発振用トランジスタのコレクタ電流を増加させるよう制御することにより、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項17】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路によって電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを減少させるよう制御することにより、前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項18】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、該スイッチ回路が電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することをにより、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項19】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、該スイッチ制御回路が容量のチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御することにより、電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項20】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Vccラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御することにより、電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項21】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタと前記発振用トランジスタのエミッタとを抵抗を介して接続し、前記第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Vccラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御することにより、電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項22】
圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記発振用トランジスタのコレクタの電位を上昇させコレクタ電流を増加させるよう制御することにより、圧電振動子を強励振刺せ前記圧電発振器の起動時間を短縮し、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項23】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、電源電圧Vccの投入から所要の間だけ前記高速起動用回路が前記第二のトランジスタのコレクタ電位をあげるよう制御することにより、前記発振用トランジスタのコレクタ電位が上がり、これに伴う前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項24】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備え、該スイッチ回路が電源電圧Vccの投入から所要の間だけON動作することにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項25】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、該スイッチ制御回路が容量を備えたものでると共に、電源電圧Vccの投入から所要の間だけ該容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をON動作させることにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項26】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がPNP型トランジスタのエミッタを電源電圧Vccラインに接続し、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Vccの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をON動作させることにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項27】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がPNP型トランジスタのエミッタを電源電圧Vccラインに接続し、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Vccラインとを容量を介して接続し、前記第三のトランジスタのコレクタと電源電圧Vccとを抵抗を介して接続し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Vccの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をON動作させることにより、該スイッチ回路を介して電源電圧Vccラインと前記発振用トランジスタのコレクタまたは電源電圧Vccラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項28】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項29】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項30】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項31】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項32】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御するものであり、前記スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項33】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路を備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御するものであり、前記スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項34】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項35】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第四のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項36】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項37】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項38】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに入接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項39】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに接続したものであり、他方のスイッチ回路がPNP型トランジスタを備え、該PNP型トランジスタのエミッタを電源電圧Vccラインに接続し、更に、前記PNP型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記PNP型トランジスタのベースに接続し、前記PNP型トランジスタのベースと電源電圧Vccラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Vccラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Vccの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項40】
圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路が電源電圧Vcc投入後所要の間だけ前記発振用トランジスタのコレクタ電流及びエミッタ電流をカレントミラー回路から成る電流制御回路によって制御することを特徴とする圧電発振器。
【請求項41】
圧電振動子と、発振用トランジスタと、2つの高速起動用回路とを備えた圧電発振器であり、電源電圧Vcc印加後所要の間だけ、前記第一の高速起動用回路が前記圧電振動子に起動促進用電圧を印加し、前記第二の高速起動用回路が前記発振用トランジスタのコレクタ電流を増加させることを特徴とする圧電発振器。
【請求項42】
圧電振動子と、発振用トランジスタと、2つの高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、前記第一の高速起動用回路が電源電圧Vcc印加後所要の間だけ、前記第一の高速起動用回路に備えた前記スイッチ回路を介し電源電圧Vccを発振促進用電圧として前記圧電振動子に印加し、前記第二の高速起動用回路がスイッチ回路にて前記発振用トランジスタのコレクタ抵抗またはエミッタ抵抗またはコレクタ抵抗とエミッタ抵抗とをバイパスすることによりコレクタ電流を増加させることを特徴とする圧電発振器。
【請求項43】
圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続したバッファ用トランジスタとを備えた圧電発振器に於いて、前記バッファ用トランジスタのベースと電源電圧Vccラインとを第一の容量を介して接続し、該ベースを第二の容量を介して接地したことを特徴とする圧電発振器。
【請求項44】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型PチャネルFETをスイッチ素子としたスイッチ回路を備えた圧電発振器であり、該スイッチ回路が電源電圧投入後の所要の時間だけON動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がOFF動作することを特徴とする圧電発振器。
【請求項45】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型PチャネルFETのベースを電源電圧Vccラインに接続し、更に、電源電圧Vccラインと接地との間に設けた抵抗と容量との直列回路の該抵抗と容量との接続点をディプレーション型PチャネルFETのゲートに接続し、且つ、ドレイン・ソース間と前記発振用トランジスタのエミッタ抵抗とを並列接続するよう構成したものであり、前記ディプレーション型PチャネルFETが電源電圧投入後の所要の時間だけON動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がOFF動作することを特徴とする圧電発振器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【公開番号】特開2009−239972(P2009−239972A)
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願番号】特願2009−169135(P2009−169135)
【出願日】平成21年7月17日(2009.7.17)
【分割の表示】特願2002−513083(P2002−513083)の分割
【原出願日】平成13年7月17日(2001.7.17)
【出願人】(000003104)エプソントヨコム株式会社 (1,528)
【出願人】(500298978)
【Fターム(参考)】
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願日】平成21年7月17日(2009.7.17)
【分割の表示】特願2002−513083(P2002−513083)の分割
【原出願日】平成13年7月17日(2001.7.17)
【出願人】(000003104)エプソントヨコム株式会社 (1,528)
【出願人】(500298978)
【Fターム(参考)】
[ Back to top ]