【課題】外部クロック信号の入力時における出力クロック信号のDutyの変動を抑える。
【解決手段】発振回路は、内部電源電圧に対応した振幅で発振して内部クロック信号を発生する発振部３０と、スイッチ２８，２９と、トレラント入力回路用のＮＭＯＳ１３と、初段ドライバ１５と、カップリング容量２７とを有している。スイッチ２８，２９は、外部クロック信号がクロック端子１，２に入力される時にはオフ状態になり、発振部３０が発振する時にはオン状態になる。ＮＭＯＳ１３は、入力クロック信号の振幅をオン抵抗値により変化させてドレイン電極から出力する。初段ドライバ１５は、ＮＭＯＳ１３のドレイン電極の出力を駆動してクロック信号を出力する。カップリング容量２７は、入力クロック信号の立ち上がりの際にＮＭＯＳ１３のゲート電圧を変化させて前記オン抵抗値を一定に保つ。 （もっと読む）

【課題】増幅手段の駆動電力を連続制御し、発振起動時間の短縮や動作の安定性を確保しながら定常時の消費電力を効率的に低減することのできる発振回路およびその制御方法を提供する。
【解決手段】発振回路が駆動する負荷容量への充放電電流に応じて発振回路の駆動電力を制御することとしたため、発振起動時間や発振の安定性を犠牲にすることなく定常時の消費電力を効果的に低減することが出来る。また本発明を採用したシステムにおいては、環境の変動に応じて最適な電力を発振回路に与えることが可能となり、システム全体での省エネルギー化、電池の長寿命化が実現出来る。 （もっと読む）

【課題】発振増幅器の出力側におけるノイズ成分の影響を抑制すると共に、所望の信号成分を得るための発振回路を提供する。
【解決手段】圧電振動子と増幅器を接続して、発振閉ループを形成してなる発振回路であって、増幅器の入力と、圧電振動子との接続点から、発振信号成分を取り出す。 （もっと読む）

【課題】所望の周波数以外の周波数で発振するおそれがあり、また、出力される発振周波
数の波形が正弦波に近似しないことがあった。
【解決手段】第１の電位及び第２の電位間に接続されたＣＭＯＳインバータと、一端がＣ
ＭＯＳインバータの入力端に接続された第１の素子部と、一端がＣＭＯＳインバータの入
力端に接続され、他端がＣＭＯＳインバータの出力端に接続された第２の素子部と、一端
がＣＭＯＳインバータの出力端に接続された第３の素子部と、一端が第１の素子部の他端
及び第３の素子部の他端に接続され、他端が第１の電位及び第２の電位のうちの一方に接
続された第４の素子部とを含み、第１、第２、第３、及び第４の素子部は、水晶振動子、
抵抗器、インダクタ及びキャパシタのいずれかであり、第１、第２、及び第３の素子部に
より規定される周波数で発振する。 （もっと読む）

【課題】従来の発振回路では、インダクタを有することから、小型化が困難であった。
【解決手段】各エミッタが実質的に接地電位に接続された第１のトランジスタ及び第２の
トランジスタと、第１のトランジスタのベース及び第２のトランジスタのベース間に接続
された水晶振動子と、第１のトランジスタのコレクタ及び電源電位間に接続された第１の
抵抗器と、第２のトランジスタのコレクタ及び電源電位間に接続された第２の抵抗器と、
第１のトランジスタのコレクタ及び第２のトランジスタのベース間に接続された第１のキ
ャパシタと、第２のトランジスタのコレクタ及び第１のトランジスタのベース間に接続さ
れた第２のキャパシタと、第１のトランジスタのベース及びエミッタ間に接続された第３
のキャパシタと、第２のトランジスタのベース及びエミッタ間に接続された第４のキャパ
シタと、を含む。 （もっと読む）

【課題】ＳＡＷ素子とＩＣ（半導体集積回路）と水晶温度センサ素子の各１チップを１個
のセラミックパッケージに収納することにより温度情報を伝達する超小形なＦＳＫ送信装
置を市場に提供すること。
【解決手段】２値の周波数信号を送信可能なＦＳＫ送信装置において、送信装置は、温度
検出用水晶振動子をもちいた発振回路から温度情報を含んで出力されたデジタル信号列に
より２値の周波数をＦＳＫ変調させる２モード発振回路が備わり、２モード発振回路はＳ
ＡＷ共振素子を発振させるための増幅器と、２値の発振周波数状態を切り替えるためのＳ
Ｗ回路からなるＦＳＫ変調回路を内蔵し、さらにＦＳＫ変調回路からの出力をアンテナに
接続して送信系を構成したことからなることを特徴とするＦＳＫ送信装置。 （もっと読む）

【課題】発振回路の出力周波数を制御する３次関数制御電圧の電圧ノイズを低減した温度補償型水晶発振器を提供する。
【解決手段】水晶振動子と、発振周波数制御装置を備えた増幅器と、水晶の発振周波数の温度補償回路と、で構成される温度補償型水晶発振器であって、前記温度補償回路の補償電圧のリファレンス電圧を、ダイオードの順方向電圧を使用して生成することを特徴とする。 （もっと読む）

【課題】スイッチによる周波数の切り替え時に発生する発振波形の乱れを解消した発振回路を提供することにある。
【解決手段】第１のＩＤＴとしてのＩＤＴ１２ａおよび第２のＩＤＴとしてのＩＤＴ１２ｂの極性を反転する際に、スイッチ手段としてのスイッチＳＷ５〜ＳＷ８が遮断されて、第１のＩＤＴとしてのＩＤＴ１２ａおよび第２のＩＤＴとしてのＩＤＴ１２ｂの並列接続状態が解除される期間である期間Ｔｄにおいては、スイッチＳＷ５〜ＳＷ８がすべて遮断状態となる。期間Ｔｄを必要最小限にして十分な値に設定しておけば、何らかの要因で信号Ｖ１１または信号Ｖ２１のレベルが若干ずれたタイミングで切り替わったとしても、両信号が同時にハイレベルとなる事態を回避することができる。したがって、スイッチＳＷ５とスイッチＳＷ６、あるいは、スイッチＳＷ７とスイッチＳＷ８が、それぞれ同時に導通状態となることが回避される。 （もっと読む）

【課題】 外付け部品点数が少なくて済み小型化を図ることができるとともに発振周波数の変動が少ない安定した基準発振回路を内蔵した通信用半導体集積回路（高周波ＩＣ）を提供する。
【解決手段】 複数の可変容量素子（Ｃｖ１〜Ｃｖｎ）とこれらの容量素子に接続されたスイッチ素子（ＳＷ１１〜ＳＷ１ｎ）とを含む容量性負荷回路（１３）を有する発振回路において、オフ状態のスイッチ素子に接続されている可変容量素子のスイッチ接続側の端子の電位を安定化させる手段（ＳＷ２１〜ＳＷ２ｎ，Ｒ６）を設けるようにした。 （もっと読む）

【課題】 簡素な構成で、発振ループ内の振幅制御を高精度で実現し、発振の起動時間を短縮できる発振回路、物理量トランスデューサ及び振動ジャイロセンサを提供する。
【解決手段】 発振回路１０は、発振ループ内の発振振幅を制御するためのゲインコントロールアンプ２０と、発振振幅に応じてゲインコントロールアンプ２０のゲインを調整するための制御電圧を出力するゲイン制御回路３０とを含む。制御電圧をＶｃ、ゲインをｋとした場合に、発振ループ内の発振が定常状態か起動過程かにかかわらず、Ｖｃ×ｋの値が一定である。 （もっと読む）

【課題】低消費電力でありながら大きな負性抵抗を得ることができる発振回路を提供する。
【解決手段】発振回路は、ＳＡＷ振動子Ｘと、ＳＡＷ振動子Ｘと信号路を介して並列接続され発振駆動されるＣＭＯＳインバータＡ１〜Ａ３と、ＣＭＯＳインバータＡ１〜Ａ３の出力側と入力側との間に、ＣＭＯＳインバータＡ１〜Ａ３の出力側から入力側に信号が正帰還するように、接続された負性抵抗増加回路１０と、負性抵抗増加回路１０とＣＭＯＳインバータＡ１〜Ａ３の入力側との間に接続する容量素子としての帰還用コンデンサＣｆと、を含む。 （もっと読む）

【課題】擬似切断モード時にヒューズ切断モードになることを防止する。
【解決手段】ｎビット（ｎは任意の自然数）の不揮発性メモリと、ｎビットの不揮発性メ
モリと対を成すｎビットのフリップフロップ回路と、データを不揮発性メモリに書き込む
不揮発性メモリ選択信号、または、データをフリップフロップ回路に書き込むフリップフ
ロップ選択信号を送信する選択信号線と、を有する発振器の検査方法において、選択信号
線に不揮発性メモリ選択信号を送信し、ｎビットの不揮発性メモリの所定のビットをチェ
ック用ビットとし、チェック用ビットの不揮発性メモリにチェック用データを書き込む第
１の工程と、チェック用ビットの不揮発性メモリのデータがチェック用データと等しいか
否か判定する第２の工程と、第２の工程で等しいと判定された場合、選択信号線にフリッ
プフロップ選択信号を送信し、フリップフロップ回路にデータを書き込む第３の工程と、
からなる。 （もっと読む）

【課題】温度補償制御信号および外部電圧周波数制御信号とは独立してＭＯＳトランジスタの閾値電圧を制御可能でかつ、周波数の可変範囲を低下させることなく直線性も確保し、小型化を図ることのできる電圧制御型発振器を提供する。
【解決手段】増幅器と、圧電振動子と、前記圧電振動子の両端子間に、負荷容量１と負荷容量２を設け、前記負荷容量１として設けられた容量は、入力電圧に対して容量値変化の小さい可変容量で構成され、前記負荷容量２として設けられた容量は、入力電圧に対して容量値変化の大きい可変容量で構成する。
前記負荷容量１および２の制御端子に高周波除去抵抗を介し、温度補償制御信号と外部電圧周波数制御信号を重畳した信号を入力する。これにより、温度補償制御回路や外部電圧周波数制御回路の出力バイアスを任意に決定できる。 （もっと読む）

【課題】 発振特性の変動が少なく、また、低電圧からの安定発振を可能とする発振回路を提供する。
【解決手段】 インバータ回路と、インバータ回路に並列に接続された帰還抵抗と、帰還抵抗の一端と電源との間に接続された第１の容量と、帰還抵抗の他端と電源との間に接続された第２の容量とを有し、前記インバータ回路に水晶振動子を並列に接続することにより発振出力を生成する発振回路において、前記インバータ回路は、電源電圧と定電圧との間に直列に接続されたＰｃｈＭＯＳトランジスタおよびＮｃｈＭＯＳトランジスタと、第３の容量とを有し、これらトランジスタのうち前記定電位に電流通路の一端が接続された方のトランジスタのゲートに前記第３の容量を介してインバータ回路の入力信号が与えられる。 （もっと読む）

【課題】ＦＳＫ変調器において、周波数の切り替え時における出力振幅の変動を低減する。
【解決手段】圧電体平板上に形成した２個の振動状態を有するＳＡＷ共振子と、増幅器とＳＷ回路からなるＦＳＫ変調器において、前記ＳＡＷ共振子は、主ＩＤＴ、ゲイトＩＤＴ、副ＩＤＴ、1対の反射器で構成した２ポート型のＳＡＷ共振子からなり、かつ前記主ＩＤＴと前記副ＩＤＴの極性をＳＷ回路にて同符号として発振器の増幅器に接続して第１の発振周波数ｆＨを発生し、また前記主ＩＤＴと前記副ＩＤＴの極性を前記のＳＷ回路にて逆符号として発振器の増幅器に接続して第１と若干異なる第２の発振周波数ｆＬを発生する構成とした。 （もっと読む）

【課題】本発明は発振回路部の発振出力をバッファするバッファアンプを有する発振回路に関し、安定した発振出力を高速に出力することが可能な発振回路を提供することを目的とする。
【解決手段】本発明は、発振回路部と、発振回路部の発振出力を出力する出力アンプとを有する発振回路において、発振回路部の起動電圧と出力アンプの起動電圧との異なる電圧とし、発振回路部が起動した後に出力アンプが起動するようにしたことを特徴とする。 （もっと読む）

【課題】
交流増幅器の低電圧動作を損なうことなく、消費電流を低減でき、かつ出力信号波形のデュティーのずれが少なく、更に十分な増幅特性を有する交流増幅器を提供する。
【解決手段】 連結配線Ｎｄで結ばれた増幅回路ＡＰ１とバイアス回路ＶＳ１を有し、バイアス回路ＶＳ１は前記連結配線Ｎｄを介して前記増幅回路ＡＰ１の前記交流信号を入力し、増幅回路ＡＰ１の交流信号の振幅に応じたバイアス回路ＶＳ１の直流電圧を連結配線Ｎｄを介して増幅回路ＡＰ１へ供給する交流増幅器とした。 （もっと読む）

【課題】 システムＬＳＩ１３に高速クロックを供給する手段を少ない回路及び回路素子で構成し、回路規模を増大させず、環境に配慮し、低消費電力を達成できる発振回路を提供する。
【解決手段】 共振回路１４またはＬＳＩテスタが外部接続される第１及び第２接続端子９、１０、システムＬＳＩ１３に接続される接続端子１１、第１及び第２接続端子９、１０間に接続された第１転送回路４と第１インバータ２の第１直列接続回路、第１直列接続回路に並列接続された負帰還抵抗３、第１インバータ２の出力端と接続端子１１間に接続された第２転送回路６と第２インバー５の第２直列接続回路、第１接続端子９と接続端子１１間に接続された第３転送回路８と第３インバータ７の第３直列接続回路を備え、第１〜第３転送回路２、５、７は、ゲートに相補ＴＥ信号が供給される相補ＭＯＳトランジスタの並列回路からなり、第１及び第２転送回路２、５に供給される相補ＴＥ信号の極性と第３転送回路７に供給される相補ＴＥ信号の極性とが逆極性になる。
（もっと読む）

【課題】従来の発振器用集積回路では、低振幅の出力波形を要求された場合に、出力増幅回路トランジスタ対のゲート・ソース間電圧が十分に確保できず、大きな負荷を駆動できないという問題があった。
【解決手段】 出力増幅回路１１２のＰチャネルトランジスタ１１０およびＮチャネルトランジスタ１１１のゲートを、コンデンサ１０６および１０７により発振回路１０４の出力に交流的に結合するとともに、抵抗１０８および１０９を介してＰチャネルトランジスタ１１０のゲートはＧＮＤ電位に、Ｎチャネルトランジスタ１１１のゲートは電源電位にバイアスされていることにより、これらのトランジスタのゲート・ソース間電圧が充分に確保され、大きな負荷を駆動できるようにしたことを特徴とする集積回路。 （もっと読む）

【課題】 用途に応じて出力波形を変更することができる水晶発振器を提供する。
【解決手段】 水晶振動子２と発振回路とを備えた水晶発振器８において、複数の異なる波形を出力する複数の波形出力回路１０〜１２と、発振回路８の出力回路として、複数の波形出力回路１０〜１２からの何れか一つを選択するスイッチＳＷ１ａ、ＳＷ１ａ〜ＳＷ３ａ、ＳＷ３ｂと、スイッチＳＷ１ａ、ＳＷ１ａ〜ＳＷ３ａ、ＳＷ３ｂを選択するためのデータを記憶する内部メモリ回路６とを備えるようにした。 （もっと読む）