【課題】動作電圧範囲の広い発振回路を提供する。
【解決手段】両端にキャパシタｃ１、Ｃ２が接続された振動子１１と、出力抵抗Ｒ１を介して振動子１１に並列接続されたインバータ１２を有する反転増幅部１３と、インバータ１２に並列接続されたトランスミッションゲート１４、１５を有する帰還抵抗部１６と、同一導電型で、閾値電圧の異なるｎ型第１および第２ＭＯＳトランジスタＭ１、Ｍ２の直列回路を有し、電源電圧Ｖｄｄのレベルに応じて、第１および第２ＭＯＳトランジスタＭ１、Ｍ２が相補的にオンまたはオフして帰還抵抗部１６の抵抗値を可変するための制御信号Ａ１、Ａ２を出力する制御手段１７と、を具備する。 （もっと読む）

【課題】自励発振が起こらず、出力対称性を確保できるようにした発振回路を提供する。
【解決手段】コルピッツ型の水晶発振回路において、ＣＭＯＳインバータＩＮＶ１の出力側（ノードＮ１）と電源ＶＤＤとの間に、ＣＭＯＳインバータＩＮＶ１の帰還バイアス電圧を高くするためのトランジスタＭＰ１と発振出力が無いときＯＮするトランジスタＭＰ２とを直列接続して、電源投入初期時にそのノードＮ１をＶＤＤ／２より高い電圧にプルアップし、正常発振が開始してノードＮ３の電圧が所定値に達すると、トランジスタＭＰ２をＯＦＦしてノードＮ１のプルアップを解除する。また、ＣＭＯＳインバータＩＮＶ１の出力を反転するＣＭＯＳインバータＩＮＶ２を接続し、その出力側のノードＮ２にアンド回路ＡＮＤ１を接続し、正常発振が開始してノードＮ３の電圧が所定値に達したとき、それから遅延回路ＤＬ１の遅延の後に、アンド回路ＡＮＤ１のゲートを開いて、ノードＮ２の発振信号を出力端子ＯＵＴに出力する。 （もっと読む）

【課題】周波数可変幅を狭めずに発振周波数の調整ができ、且つ小型化可能な電圧制御圧電発振器を提供する。
【解決手段】圧電振動子と、インバータと、前記インバータの入出力間に接続された帰還抵抗とを備えた圧電発振器であって、前記インバータの入力と接地との間に第１固定容量素子と第１可変容量素子と第１ＭＯＳ容量素子とからなる直列回路が接続され、前記第１固定容量素子と前記第１可変容量素子との接続点と、前記インバータの出力との間に前記圧電振動子が挿入され、前記第１可変容量素子の端子間及び前記ＭＯＳ容量素子の端子間にそれぞれ制御電圧を供給したものであることを特徴とする電圧制御圧電発振器。 （もっと読む）

【課題】回路構成を簡易にして、起動特性及びデューティー比を良好に維持した水晶発振器を提供する。
【解決手段】発振段におけるＣＭＯＳからなる発振インバータ１の出力に同じくＣＭＯＳからなる伝達インバータ２を接続した水晶発振器において、伝達インバータ２には、発振インバータ１の起動時よりも伝達インバータ２が遅れて起動する、スイッチング素子５とスイッチング素子の導通を発振インバータの起動時よりも遅らせるタイマー回路６とからなるスイッチングタイマー回路４が設けられる。このような構成であれば、発振段の起動直後（電源投入直後）、伝達インバータが起動しないので、発振段の発振成長の初期過程にある微少振幅信号は、伝達インバータの次段回路に送出されない。したがって、発振インバータでの水晶発振は後段回路の影響を受けることなく安定して増加することができる。 （もっと読む）

【課題】バッテリーの放電特性に伴う出力電圧の変化によるクロック生成回路からの発信周波数の変動を抑制し、かつバッテリーの蓄電残量を有効利用することのできるクロック生成回路を提供することを課題とする。
【解決手段】バッテリーの出力電圧を検出するための出力電圧検出回路と、出力電圧検出回路で検出された出力電圧の値により分周数を判定する分周数判定回路と、出力電圧の値により基準クロック信号を出力する発振回路と、分周数に応じた基準クロック信号の波の数をカウントするカウンター回路と、カウンター回路のカウンター値により、基準クロック信号を分周する分周回路を有する構成とする。 （もっと読む）

【課題】短い発振安定時間を確保するとともに、低消費電流な発振回路を提供することを主たる目的とする。
【解決手段】発振回路１０は、増幅回路（インバータ回路１１）を有し、インバータ回路１１の出力端子を介してクロック信号ＣＬＫが出力される。インバータ回路１１は、第１のインバータ１２と第２のインバータ１３とから構成されている。インバータ回路１１は制御回路３０と接続され、制御信号Ｃｔｒｌに応じてその駆動能力が調節されている。具体的には例えば、発振回路１０の動作開始直後から発振が安定するまでの一定期間は、制御回路３０からハイレベルの制御信号Ｃｔｒｌ１（Ｈ），Ｃｔｒｌ２（Ｈ）が第１及び第２のインバータ１２，１３に供給され、両者が同時に動作する。そして発振安定時間経過後は、第１及び第２のインバータ１２，１３のいずれか一方のみが動作を継続し、他方は動作を停止する。 （もっと読む）

【課題】
安価に製造することができ、かつ発振周波数の制御が容易にできる電圧制御ＳＡＷ発振回
路を提供する。
【解決手段】
ＳＡＷ発振子１と、ＳＡＷ発振子１と並列に接続される反転増幅器２と、ＳＡＷ発振子１
の一端に接続される第１の可変容量４ａと、ＳＡＷ発振子１の他端に接続される第２の可
変容量４ｂとを有する。第１の可変容量４ａはＰＭＯＳトランジスタ４１ａからなり、第
２の可変容量４ｂはＰＭＯＳトランジスタ４１ｂからなり、ＰＭＯＳトランジスタ４１ａ
、４１ｂのゲートはそれぞれＳＡＷ発振子の一端、他端に接続され、ソース及びドレイン
は接地され、基板領域は発振周波数制御端子５に接続される。発振周波数制御端子５に入
力される発振周波数制御信号に基づいて可変容量４ａ、４ｂの容量値及び電圧制御ＳＡＷ
発振回路の発振周波数を調整する。 （もっと読む）

【課題】簡単な回路構成により負性抵抗を増加して起動特性を改善した圧電発振回路を提供する。
【解決手段】この圧電発振回路５０は、発振の立ち上がり時間を早める高速起動回路５と、圧電発振回路５０を構成する共振回路２０上に接続されたコンデンサＣ１（容量素子）を電気的に断接するＰＭＯＳトランジスタ（断接手段）６と、を備えて構成されている。尚、共振回路２０は、圧電振動子接続端子Ｘ１、Ｘ２に接続された圧電振動子と、圧電振動子接続端子Ｘ１、Ｘ２とグランドＧ間に接続されたコンデンサＣ１、Ｃ２と、ＰＭＯＳトランジスタ６のドレインと電源Ｖｃｃ間に接続されたコンデンサＣ３と、抵抗Ｒと、発振段トランジスタＴｒ１と、を備えている。 （もっと読む）

【課題】寄生容量のために発振波形が接地線側または電源線側に引き込まれることを抑制し、発振出力端子からはフル振幅の正常な発振波形が出力される発振回路を提供する。
【解決手段】圧電振動子Ｘの両端子が増幅器Ａの入出力端子に接続され、増幅器Ａの出力端子から発振波形が出力される発振回路において、増幅器Ａの入力側に、Ｐ型拡散層とＮ型拡散層を有するダイオード型のＥＳＤ保護回路Ｂ１が接続されている。増幅器Ａの入力側のＥＳＤ保護回路Ｂ１がＰ型拡散層とＮ型拡散層を有するダイオード型であるため、発振状態で増幅器Ａの入力側で接地線側または電源線側に流れる電流はジャンクションリークのみで、発振波形が引き込まれるほどには電流は流れず、増幅器Ａの入力側でも出力側でも発振波形はフル振幅波形を得ることが可能で、高周波で発振させるときでも、発振出力端子ＯＵＴからフル振幅波形を出力させることが可能となる。 （もっと読む）

【課題】回路面積を小さくし、低消費電流で安定した発振を行うことができる水晶発振回路を提供する。
【解決手段】トランジスタＭ１，Ｍ２から構成される発振用増幅部は、抵抗Ｒ１、水晶振動子Ｘ１、及びコンデンサＣ１，Ｃ２から構成される共振部を励振する。定電圧発生回路３１は、熱電圧と抵抗Ｒ４とに基づいてバイアス電圧を生成するバイアス回路と、バイアス電圧が供給されて、発振用増幅部に一定の電源電圧を供給する定電圧発生回路とを有する。定電圧発生回路は、バイアス電圧がゲートに入力されるトランジスタＭ３５と、トランジスタＭ３５と直列接続されたコンデンサＣ４とを有する。 （もっと読む）

【課題】ＣＭＯＳインバータで構成される発振回路の閾値電圧ＶＴの温度変動に起因する消費電流や、負性抵抗などのさまざまな特性変動を大幅に改善することができる水晶発振回路を提供する。
【解決手段】水晶振動子を備えたＣＭＯＳインバータ型発振回路４の電源電圧に温特付き電源回路３１の出力部を接続し、前記温特付き電源回路３１はアンプ２とダイオード２０と抵抗１１で構成され、前記アンプ２の出力端Ｖ２はダイオード２０のアノードに接続され、前記ダイオード２０のカソード側は前記アンプ２の負入力端Ｖ３と抵抗１１の一端に接続され、前記抵抗１１の他端は接地され、アンプ２の正入力端Ｖ１にはＶＣＣ変動の少ない電圧源１に接続される。 （もっと読む）

【課題】低消費電流の発振回路を提供する。
【解決手段】絶縁体上に積層された単結晶半導体層に形成された、少なくとも一組のｎ型トランジスタ及びｐ型トランジスタから成るインバータ回路と、前記インバータ回路の入力端に一端が接続され、他端が接地されたゲート端子容量と、前記インバータ回路の出力端に一端が接続され、他端が接地されたドレイン端子容量と、前記インバータ回路の入力端と出力端との間に並列に接続された帰還抵抗と共振器とを備え、前記ドレイン端子容量の容量値を、前記ゲート端子容量の容量値よりも小さくする。 （もっと読む）

【課題】発振立ち上がり時間を大幅に短縮し、発振起動直後から発振出力が得られる発振回路を得ること。
【解決手段】反転増幅器１の入力端子電圧バイアス手段としてその入出力端子間に短絡手段７を併設するとともに、反転増幅器１出力を受け発振出力を行う出力バッファ回路を反転増幅器１の微小振幅出力を常に増幅し得る構成とし、発振起動時には反転増幅器１を活性化するとともに発振子５両端に電位差を与えて発振子５を励磁し、しかる後に上記短絡手段７を所定の期間のみ動作させ反転増幅器１の入出力端子間を短絡する。これによって、発振子５内の共振電流ピークが増大して発振子５の微小振動が助長されるので、早期の発振開始が可能となる。 （もっと読む）

【課題】 温度補償出力電圧の温度係数の大きさと正負の極性を任意に調整できる温度補償回路を提供する。
【解決手段】 調整用電圧を発生する手段と、基準電圧を発生する手段と、加減算演算を行う手段とを有する構成とし、前記加減算演算を行う手段の加算入力端子と減算入力端子を接続し、前記加減算演算を行う手段を構成する複数の抵抗のうち少なくとも１つの抵抗の温度係数が異ならせる構成とした。 （もっと読む）

【課題】 発振起動時のβUPにおける出力電圧の微調整が容易に行え、かつプロセスにてＭＯＳトランジスタの閾値電圧の制御を行う必要がない定電圧回路を提供する。
【解決手段】 本発明の定電圧回路は、定電力出力部が、ソースが電源に接続され、ゲートに差動増幅回路の出力が入力され、定電圧を出力する第1Ｐチャネル型ＭＯＳトランジスタと、第1Ｐチャネル型ＭＯＳトランジスタのドレインにソースが接続され、ゲートがドレインに接続された第2Ｐチャネル型ＭＯＳトランジスタとからなり、該定電圧出力部の電圧を調整するリファレンス電流を流す、前記第2Ｐチャネル型ＭＯＳトランジスタに接続された第1の定電流回路と、第1定電流回路に並列に接続され、制御信号が入力されることにより所定の電流を流す第2定電流回路と、定電圧の帰還成分及びリファレンス電圧を比較し、定電圧出力部が出力する定電圧を調整する差動増幅回路とを有する。 （もっと読む）

【課題】 共振子を有し、発振開始時間が早く、同時に信号の波形が潰れることのない発振回路を提供する。
【解決手段】 発振回路は、ＳＡＷ共振子等の共振子と、共振子で生成された高周波などの信号を増幅して出力すると共に共振子に帰還信号を出力する差動増幅器と、電源投入時から所定時間と所定時間経過後とで差動増幅器の利得を変える手段を有している。利得を変える手段として、例えば、差動増幅器に、定電圧源に接続された第１のトランジスタ１３と、定電圧源あるいは第２の電源にスイッチ１５を切り替えることにより接続される第２のトランジスタ１４を有する利得調整回路を配置する。スイッチ１５の接離により、安定した振幅で発振を開始するまでの時間が短縮でき、安定発振後に回路の利得を抑えることにより信号の波形が潰れることの無い発振回路が実現できる。 （もっと読む）

【目的】起動時の温度補償動作を良好にして周波数安定度を維持した表面実装用の温度補償発振器を提供する。
【構成】発振回路及び温度補償機構を集積化したＩＣチップの一主面を、外底面に実装端子を有して凹状とした容器本体の内底面にバンプを用いて固着し、前記容器本体の内壁段部に引出電極の延出した水晶片の外周部を固着した表面実装用の温度補償水晶発振器において、前記内壁段部を上段と下段との２段とし、前記上段には前記水晶片の外周部を固着し、前記下段と前記ＩＣチップの他主面とは熱伝導材によって固着された金属平板を経て熱結合した構成とする。 （もっと読む）

【課題】回路構成が簡単で、起動信号の入力から安定した発振の定常状態になるまでの時間を短縮した水晶発振回路を提供する。
【解決手段】水晶発振回路１は、外付けした水晶振動子２と、帰還抵抗３と、水晶振動子２の発振振幅を増幅させるインバータ６を備え、その入力端Ａに、起動信号によって所定時間オン動作して前記入力端Ａの電位を下げるトランジスタ９からなるスイッチング素子を設け、このトランジスタ９は、起動信号が入力するとモノパルスを発生するモノパルス発生回路１０によって、モノパルス信号が出力されている間オン動作するよう制御される。 （もっと読む）

【課題】 ベース電流を減少させることなく、発振装置の負性抵抗を大きくする。
【解決手段】バイポーラトランジスタと、当該バイポーラトランジスタのベースに接続さ
れた圧電振動子とを有する発振回路と、前記バイポーラトランジスタのベース電極に入力
端が接続されているインバータ素子と、前記インバータ素子の入力端及び出力端間に接続
された抵抗器と、を含む。 （もっと読む）

【課題】ｆ−VG特性の感度が温度により変化しない電圧制御型発振器を提供する。
【解決手段】圧電振動子４と、圧電振動子４に並列接続された増幅器１と、圧電振動子４に並列接続された負荷容量であって、第１、第２のＭＯＳトランジスタ５，６が直列接続された負荷容量と、第１，第２のＭＯＳトランジスタ５，６のゲート端子（制御端子１）に共通の第１制御信号を供給する第１制御信号発生回路７と、XTBAR端子と第２のＭＯＳトランジスタ６のドレイン端子の間にDCカット容量８を設け、第２のＭＯＳトランジスタ６のドレイン端子に高周波除去抵抗１０を介して接続している制御端子２に第２制御信号を供給する第２制御信号発生回路９とを有する電圧制御型発振器である。 （もっと読む）