発振回路及び発振器
【課題】定常時の負性抵抗と比較して起動時の負性抵抗が十分に大きな発振回路及び発振器を提供すること。
【解決手段】振動子を発振させる発振回路は、１つのトランジスタを有するインバータと、インバータと並列に接続された帰還抵抗と、インバータの入力側及び出力側のそれぞれに設けられた容量素子と、レベルが異なる２種類の電流のいずれかをインバータに供給する可変電流源と、発振回路の電源の起動から所定時間をカウントするタイマ回路と、可変電流源が供給し得る２種類の電流の内、タイマ回路によるカウント時間が所定時間を経過するまでの間はレベルが大きい方の電流を、所定時間を経過した後はレベルが小さい方の電流をインバータに供給するよう可変電流源を制御する電流制御部とを備える。
【解決手段】振動子を発振させる発振回路は、１つのトランジスタを有するインバータと、インバータと並列に接続された帰還抵抗と、インバータの入力側及び出力側のそれぞれに設けられた容量素子と、レベルが異なる２種類の電流のいずれかをインバータに供給する可変電流源と、発振回路の電源の起動から所定時間をカウントするタイマ回路と、可変電流源が供給し得る２種類の電流の内、タイマ回路によるカウント時間が所定時間を経過するまでの間はレベルが大きい方の電流を、所定時間を経過した後はレベルが小さい方の電流をインバータに供給するよう可変電流源を制御する電流制御部とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振動子を発振させる発振回路及び発振器に関する。
【背景技術】
【０００２】
図１５は、水晶振動子を発振させる従来の発振回路を示す回路図である。図１５に示す発振回路は、水晶振動子（X’TAL）が接続される端子ＸＴ，ＸＴＢ間に、ＣＭＯＳで構成されたインバータを備える。また、インバータの入力側及び出力側のそれぞれに負荷容量Ｃ１１０，Ｃ１１１が設けられ、インバータと並列に帰還抵抗Ｒ１１０が設けられている。当該発振回路では、電圧が印加されたインバータによって水晶振動子が発振し、出力端子ＸＴＢから一定周波数の信号を出力する。
【０００３】
図１６も、水晶振動子を発振させる従来の発振回路を示す回路図である。図１６に示す発振回路は、水晶振動子（X’TAL）が接続される端子ＸＴ，ＸＴＢ間に、ソースが接地されたＭＯＳトランジスタＭ１２０によって構成されたインバータを備え、ＭＯＳトランジスタＭ１２０のドレインには定電流源から定電流Ｉ１２０が供給される。また、ＭＯＳトランジスタＭ１２０のゲート及びドレインのそれぞれに負荷容量Ｃ１２０，Ｃ１２１が設けられ、ＭＯＳトランジスタＭ１２０のゲート−ドレイン間には帰還抵抗Ｒ１２０が設けられている。当該発振回路では、一定電流Ｉ１２０が供給されたＭＯＳトランジスタＭ１２０によって水晶振動子が発振し、出力端子ＸＴＢから一定周波数の信号を出力する。
【０００４】
上記発振回路の等価回路を図１７に示し、水晶振動子の等価回路を図１８に示す。発振回路の等価回路は、図１７に示すように、負性抵抗−ＲＬと負荷容量ＣＬの直列回路で示される。また、水晶振動子の等価回路は、図１８に示すように、Ｌ１−Ｃ１−Ｒ１直列回路と水晶の誘電体としての静電容量Ｃ０との並列回路で示される。
【０００５】
近年における電子機器の小型化に伴い、小型の発振器が望まれている。しかし、水晶振動子を含む発振器を小型化すると、図１８に示した水晶振動子の等価直列容量Ｃ１が小さくなり、水晶振動子の起動時間が長くなる。
【０００６】
以下、水晶振動子の等価直列容量Ｃ１が小さいと水晶振動子の起動特性が低下する理由について説明する。水晶振動子の共振回路の共振の鋭さを表す値として「Ｑ値」が用いられる。水晶振動子や電気回路の場合、回路の安定性の点では、一般的にはＱ値が大きい方が望ましい。しかし、Ｑ値が大きいほど応答性は悪くなり、起動時間が長くなるという面もある。Ｑ値は次式で表される。したがって、水晶振動子の等価直列容量Ｃ１が小さくなるとＱ値が大きくなるため、水晶振動子の応答性が悪くなり起動時間が長くなる。
【０００７】
Ｑ＝ω×Ｌ１／Ｒ１＝１／（ω×Ｃ１×Ｒ１）
（但し、ω＝√（１／（Ｌ１×Ｃ１））であり、Ｌ１、Ｃ１、Ｒ１はそれぞれ振動子の等価直列定数である。）
【０００８】
そこで、水晶振動子の起動特性の低下を発振回路側で改善する方法が考えられる。例えば、図１８に示した発振回路の負荷容量ＣＬを小さくすることによって負性抵抗−ＲＬを大きくすると、起動時間が短縮される。すなわち、起動特性の良い発振回路が得られる。このため、特許文献１に示される発振回路はＭＯＳ可変容量を備え、起動時と定常時とで当該ＭＯＳ可変容量の容量値を変化させている。また、特許文献２に示される発振回路は、容量の異なる２つのキャパシタを備え、起動時と定常時とでスイッチを用いて容量を切り替えている。さらに、図１５に示したＭＯＳトランジスタについてサイズの異なるものを用意し、起動時にＭＯＳトランジスタを切り換えて使用することにより負性抵抗−ＲＬを大きくして、起動時間の短縮を図る方法も考えられる。
【０００９】
【特許文献１】特開２００６−１２９４５９号公報
【特許文献２】特開２００５−９４１４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記説明した負荷容量ＣＬを調整する方法によれば、起動時間の短縮という効果はあるが、今日の高い起動特性に関する要望には十分に応えられてはいない。すなわち、負荷容量ＣＬを調整する方法では、今日の起動時間短縮化の要望に十分には応えられていない。また、ＭＯＳトランジスタのサイズを調整する方法であっても、ＭＯＳトランジスタのサイズアップに伴う寄生容量の増大によって相互コンダクタンスが十分に上がらないため、起動特性の低下を改善する効果は小さい。なお、ＭＯＳトランジスタをサイズアップすると大きな発振電流を流すことができ、大きな発振電流は起動特性の向上には貢献するが、起動後も当該発振電流が流れ続けるため、消費電力の点からは好ましくない。したがって、良好な起動特性に加えて消費電力も小さな発振回路及び発振器が好ましい。
【００１１】
本発明の目的は、定常時の負性抵抗と比較して起動時の負性抵抗が十分に大きな発振回路及び発振器を提供することである。
【課題を解決するための手段】
【００１２】
本発明は、振動子を発振させる発振回路であって、１つのトランジスタを有するインバータと、前記インバータと並列に接続された帰還抵抗と、前記インバータの入力側及び出力側のそれぞれに設けられた容量素子と、レベルが異なる２種類の電流のいずれかを前記インバータに供給する可変電流源と、前記発振回路の電源の起動から所定時間をカウントするタイマ回路と、前記可変電流源が供給し得る前記２種類の電流の内、前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間はレベルが大きい方の電流を、前記所定時間を経過した後はレベルが小さい方の電流を前記インバータに供給するよう前記可変電流源を制御する電流制御部と、を備えた発振回路を提供する。
【００１３】
上記発振回路では、前記可変電流源は、並列接続された２つの電流源を有し、前記電流制御部は、前記２つの電流源のいずれか一方と前記インバータとの間に設けられたスイッチと、前記タイマ回路によるカウント時間に応じて前記スイッチをオンオフ制御するスイッチ制御部と、を有し、前記スイッチ制御部は、前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間は前記スイッチをオン状態とし、前記所定時間を経過した後は前記スイッチをオフ状態に切り替える。
【００１４】
上記発振回路であって、前記可変電流源は、１つの電流源及び可変抵抗を有し、前記電流制御部は、前記可変抵抗の抵抗値を制御して、前記可変電流源が前記インバータに供給する電流のレベルを変える。
【００１５】
本発明は、振動子を発振させる発振回路であって、インバータと、前記インバータと並列に接続された帰還抵抗と、前記インバータの入力側及び出力側のそれぞれに設けられた容量素子と、前記２つの容量素子間に当該容量素子と直列に設けられた可変容量素子と、前記発振回路の電源の起動から所定時間をカウントするタイマ回路と、前記タイマ回路によるカウント時間に応じて前記インバータの入出力間容量を制御する容量制御部と、を備えた発振回路を提供する。
【００１６】
上記発振回路であって、前記容量制御部は、オン制御されることにより前記インバータの入出力を前記容量素子を介して接地するスイッチと、前記タイマ回路によるカウント時間に応じてスイッチ制御部と、を有し、前記スイッチ制御部は、前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間は前記スイッチをオン状態とし、前記所定時間を経過した後は前記スイッチをオフ状態に切り替える。
【００１７】
本発明は、振動子を発振させる発振回路であって、第１のＭＯＳトランジスタを有する第１のインバータと、ＣＭＯＳを構成する前記第１のＭＯＳトランジスタ及び第２のＭＯＳトランジスタを有する第２のインバータと、前記第１のインバータ及び前記第２のインバータと並列に接続された帰還抵抗と、前記第１のインバータ及び前記第２のインバータの入力側及び出力側のそれぞれに設けられた容量素子と、前記第１のインバータに電流を供給する電流源と、前記発振回路の電源の起動から所定時間をカウントするタイマ回路と、前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間は前記第１のインバータを通電し、前記所定時間を経過した後は前記第２のインバータを通電するよう前記第１のインバータ及び前記第２のインバータを制御する電流制御部と、を備えた発振回路を提供する。
【００１８】
上記発振回路であって、前記電流制御部は、電源から前記電流源を介した前記第１のインバータへの経路上に設けられた第１のスイッチと、前記電源から前記第２のインバータへの経路上に設けられた第２のスイッチと、前記タイマ回路によるカウント時間に応じて前記第１のスイッチ及び前記第２のスイッチをオンオフ制御するスイッチ制御部と、を有する。
【００１９】
本発明は、振動子と、当該振動子を発振させる上記発振回路と、を備えた発振器を提供する。
【発明の効果】
【００２０】
本発明に係る発振回路及び発振器によれば、定常時の負性抵抗と比較して起動時の負性抵抗を十分に大きくできるため良好な起動特性を得ることができる。このように、発振器の小型化による起動特性の低下を発振回路側で防ぐことができる。
【発明を実施するための最良の形態】
【００２１】
振動子を発振させる発振回路の負荷抵抗−ＲＬは、以下に示す方法によって上げられる。
１．インバータの相互コンダクタンスｇｍを上げる。
２．入出力の容量結合を少なくする（容量による信号の戻りを少なくする）。
３．負荷容量を小さくする。
【００２２】
上記１に関して、負性抵抗−ＲＬは、回路構成やトランジスタの定数から決まる。例えば、図１に示す帰還抵抗を含まない発振回路の負性抵抗−ＲＬは、「−ＲＬ＝−ｇｍ／（ω２×Ｃ１×Ｃ２）」によって表される。当該式から分かるように、相互コンダクタンスｇｍを上げると負性抵抗が大きくなる。なお、相互コンダクタンスｇｍは、インバータとしてのトランジスタＴＲに流す電流（発振電流）Ｉから、以下の式で表わすことができる。したがって、トランジスタＴＲに流す電流Ｉを大きくすると相互コンダクタンスｇｍが大きくなり、負性抵抗が大きくなる。
【００２３】
ｇｍ＝１／ｒｅ＝Ｉ／Ｖｔ
（Ｖｔ＝ｋＴ／ｑ＝２６ｍＶ）
【００２４】
図１６に示した１つのトランジスタから構成されるインバータのゲインを上げるためには、当該トランジスタの相互コンダクタンスｇｍを上げる。相互コンダクタンスｇｍを上げるには、トランジスタに流す電流（発振電流）を大きくすれば良い。しかし、振動子が一度発振してしまえば、起動時ほどの大きな相互コンダクタンスは定常時には必要ない。すなわち、定常時の発振電流は、起動時ほど大きな電流である必要はない。
【００２５】
また、図１５に示したＣＭＯＳで構成されるインバータを備える発振回路に関しては、上述したように、ＣＭＯＳトランジスタのサイズを大きくする。しかし、ＣＭＯＳトランジスタのサイズを大きくすると寄生容量が大きくなるため、相互コンダクタンスｇｍが十分に上げることができない。したがって、ＣＭＯＳで構成されるインバータを備える発振回路の起動特性を改善するためには、起動時にはＣＭＯＳで構成されるインバータを用い、定常時には１つのトランジスタから構成されるインバータを用いるようインバータを切り替える。
【００２６】
次に、上記２に関して、インバータの入出力に接続された負荷容量は、発振回路の負性抵抗に影響する。図２（ａ）に示す負荷容量が接地されている回路と、図２（ｂ）に示す負荷容量を介して入力端子ＸＴと出力端子ＸＴＢが接続されている、すなわち容量結合されている回路とを比較すると、容量結合によって後者の回路（図２（ｂ））では出力端子ＸＴＢから入力端子ＸＴに信号が戻ってしまうため、負荷抵抗は低下してしまう。このため、起動時は負荷容量が接地された前者の回路（図２（ａ））、定常時は負荷容量が接地されていない後者の回路（図２（ｂ））が望ましい。
【００２７】
上記３は、背景技術で説明した方法である。
【００２８】
このように、発振回路の負荷抵抗−ＲＬを上げる方法には、負荷容量を小さくする方法の他に、インバータの相互コンダクタンスｇｍを上げる方法（上記１）や、入出力の容量結合を少なくする方法（上記２）がある。
【００２９】
＜インバータの相互コンダクタンスｇｍを上げる方法＞
まず、上記１の方法を活用した、インバータの相互コンダクタンスｇｍを起動時に上げて、起動時の負性抵抗を定常時よりも大きくする発振回路の実施形態について、図面を参照して説明する。
【００３０】
（第１の実施形態）
図３は、水晶振動子を発振させる第１の実施形態の発振回路の概念を示す回路図である。図３に示すように、第１の実施形態の発振回路は、水晶振動子（X’TAL）が接続される端子ＸＴ，ＸＴＢ間に、ソースが接地されたＭＯＳトランジスタＭ２００によって構成されたインバータを備え、ＭＯＳトランジスタＭ２００のドレインには２つの定電流源の少なくとも１つから定電流が供給される。また、ＭＯＳトランジスタＭ２００のゲート及びドレインのそれぞれに負荷容量Ｃ２００，Ｃ２０１が設けられ、ＭＯＳトランジスタＭ２００のゲート−ドレイン間には帰還抵抗Ｒ２００が設けられている。当該発振回路では、電圧が印加されたインバータによって水晶振動子が発振し、端子ＸＴＢから一定周波数の信号を出力する。
【００３１】
さらに、本実施形態の発振回路は、発振回路の電源Ｖｃｃの起動から所定時間（例えば、５００μ秒）をカウントするタイマ回路２０１と、電源Ｖｃｃから２つの定電流源の１つを介したＭＯＳトランジスタＭ２００への経路上に設けられたスイッチＳＷ２００と、タイマ回路２０１によるカウント時間に応じてスイッチＳＷ２００をオンオフ制御するコントローラ２０３とを備える。本実施形態では、スイッチＳＷ２００のオンオフ制御によって、インバータに供給する電流のレベルを調整する。すなわち、発振回路の電源Ｖｃｃの起動から所定時間が経過するまでの間（以下「起動時」という。）は、図３に示される２つの電流源から定電流Ｉ２００と定電流Ｉ２０１を合わせた発振電流をインバータに供給し、発振回路の電源Ｖｃｃの起動から所定時間が経過した後（以下「定常時」という。）は、定電流Ｉ２００のみを発振電流をインバータに供給する。
【００３２】
なお、タイマ回路２０１によってカウントされる前記所定時間は、タイマ回路２０１が有する抵抗及び容量から決定される時定数に応じて調整可能である。時定数を変更することによって、インバータに供給する発振電流を切り替えるタイミングを変えることができる。
【００３３】
図４は、図３に示した発振回路の具体的な回路図である。図４に示すように、２つの定電流源は、１：２のカレントミラー回路によって実現することができる。ＭＯＳトランジスタＭ２１０，Ｍ２１１，Ｍ２１２から形成されたカレントミラー回路では、抵抗Ｒ２１０を介してドレインが接地されたＭＯＳトランジスタＭ２１０のソース−ドレイン間に電流が流れると、カレントミラー回路によって、ＭＯＳトランジスタＭ２１１に電流Ｉ２００が流れ、ＭＯＳトランジスタＭ２１２に電流Ｉ２０１が流れる。但し、ＭＯＳトランジスタＭ２１２のソースには、上記説明したタイマ回路２０１によってオンオフ制御されるスイッチＳＷ２００が接続されている。このため、ＭＯＳトランジスタＭ２１２には、スイッチＳＷ２００がオン状態のときのみ電流Ｉ２０１が流れる。
【００３４】
カレントミラー回路によってＭＯＳトランジスタＭ２１１を流れる電流Ｉ２００及びＭＯＳトランジスタＭ２１２を流れる電流Ｉ２０１は、インバータに供給される。したがって、起動時にはスイッチＳＷ２００をオン状態とすることによって電流Ｉ２００＋Ｉ２０１をインバータに供給し、発振回路の電源Ｖｃｃの起動から所定時間が経過したときにスイッチＳＷ２００をオフ状態に切り替えることによって、定常時には電流Ｉ２００のみをインバータに供給する。
【００３５】
なお、電流Ｉ２００，Ｉ２０１の大きさはＭＯＳトランジスタＭ２１１，Ｍ２１２のサイズによって決定することができる。また、ＭＯＳトランジスタＭ２１１，Ｍ２１２と電源Ｖｃｃとの間に抵抗を設け、各抵抗の値によって電流Ｉ２００，Ｉ２０１の大きさを決定しても良い。
【００３６】
上述したように、インバータに流す発振電流が大きければインバータの相互コンダクタンスｇｍが大きくなり、発振回路の負性抵抗が大きくなるため、本実施形態の発振回路による水晶振動子の起動時間は短くなる。したがって、良好な起動特性を有し、かつ小型の発振器を提供することができる。さらに、インバータに流す発振電流は起動時のみ大きく、定常時の発振電流は、水晶振動子の継続的な発振に必要な低レベルに抑えられるため、消費電力の低減を実現することができる。
【００３７】
なお、本実施形態のＭＯＳトランジスタＭ２００，Ｍ２１０〜Ｍ２１２は、バイポーラトランジスタであっても良い。なお、バイポーラトランジスタは、同じ面積で考えると、ＭＯＳトランジスタよりも大きな電流を流すことができるため、ＭＯＳトランジスタＭ２００をバイポーラトランジスタとすることによって大きな発振電流を流すことができる。
【００３８】
本実施形態では、２つの定電流源を一組が設けられているが、複数組の定電流源を設け、発振周波数によって別の組の定電流源を用いても良い。例えば、４つの定電流源を設け、１つ目の定電流源は２６ＭＨｚの定常発振に必要な電流を供給し、２つ目の定電流源は５２ＭＨｚの定常発振に必要な電流を供給し、３つ目の定電流源は２６ＭＨｚの起動時発振に必要な電流を供給し、４つ目の定電流源は５２ＭＨｚの起動時発振に必要な電流を供給するよう設定する。この場合、２６ＭＨｚで発振させる際には、２つ目及び４つ目の定電流源は動作させず、１つ目及び３つ目の定電流源を上記説明したように動作させる。
【００３９】
（第２の実施形態）
図５は、水晶振動子を発振させる第２の実施形態の発振回路の概念を示す回路図である。図５に示すように、第２の実施形態の発振回路は、定電流源及びスイッチを除けば第１の実施形態の発振回路と略同様である。図５において、図３と共通する構成要素には同じ参照符号が付されている。
【００４０】
第２の実施形態の発振回路は、可変電流源を備える。可変電流源が供給する電流の値は、タイマ回路２０１によるカウント時間に応じて制御される。その結果、可変電流源からインバータに供給される電流のレベルが調整される。
【００４１】
図６は、図５に示した発振回路の具体的な回路図である。図６に示すように、電流源は１：１のカレントミラー回路によって実現することができる。ＭＯＳトランジスタＭ２１３，Ｍ２１４から形成されたカレントミラー回路では、ＭＯＳトランジスタＭ２１３のソース−ドレイン間に電流が流れると、カレントミラー回路によって、ＭＯＳトランジスタＭ２１４にも電流Ｉ２０２が流れる。但し、ＭＯＳトランジスタＭ２１３のソースは、並列接続された抵抗２０２，Ｒ２０３を介して接地されており、抵抗Ｒ２０３と直列にスイッチＳＷ２０１が設けられている。
【００４２】
スイッチＳＷ２０１は、第１の実施形態と同様に、タイマ回路２０１によるカウント時間に応じてオンオフ制御される。スイッチＳＷ２０１のオンオフ状態に応じて、ＭＯＳトランジスタＭ２１３のソース側の抵抗成分が変化する。すなわち、スイッチＳＷ２０１がオフ状態のときのＭＯＳトランジスタＭ２１３のソース側の抵抗成分は、抵抗Ｒ２０２のみである。一方、スイッチＳＷ２０１がオン状態のときのＭＯＳトランジスタＭ２１３のソース側の抵抗成分は、並列接続された抵抗Ｒ２０２，Ｒ２０３である。したがって、ＭＯＳトランジスタＭ２１３のソース側の抵抗成分は、スイッチＳＷ２０１がオン状態のときに小さくなる。
【００４３】
ＭＯＳトランジスタＭ２１３のソース−ドレイン間に流れる電流は、当該抵抗成分が小さいほど大きい。また、ＭＯＳトランジスタＭ２１４に流れるミラー電流Ｉ２０２は、ＭＯＳトランジスタＭ２１３に流れる電流に比例する。本実施形態でも、起動時にインバータに流す発振電流を定常時よりも大きくするため、発振回路の電源Ｖｃｃが起動して所定時間が経過するまではスイッチＳＷ２０１をオン状態とし、所定時間が経過した後はスイッチＳＷ２０１をオフ状態に切り替える。
【００４４】
このように、本実施形態においても、起動時にはインバータに供給される発振電流が大きいためインバータの相互コンダクタンスｇｍが大きくなり、発振回路の負性抵抗が大きくなるため、水晶振動子の起動時間は短くなる。したがって、良好な起動特性を有し、かつ小型の発振器を提供することができる。さらに、インバータに流す発振電流は起動時のみ大きく、定常時の発振電流は、水晶振動子の継続的な発振に必要な低レベルに抑えられるため、消費電力の低減を実現することができる。
【００４５】
また、本実施形態の発振回路は、第１の実施形態の発振回路と比較して、発振特性を劣化させる要因の一つである寄生容量が小さいため、寄生容量による相互コンダクタンスの低下に伴う負性抵抗の低下が小さい。
【００４６】
なお、本実施形態のＭＯＳトランジスタＭ２００，Ｍ２１３，Ｍ２１４は、バイポーラトランジスタであっても良い。なお、バイポーラトランジスタは、同じ面積で考えると、ＭＯＳトランジスタよりも大きな電流を流すことができるため、ＭＯＳトランジスタＭ２００をバイポーラトランジスタとすることによって大きな発振電流を流すことができる。
【００４７】
＜入出力の容量結合を少なくする方法＞
次に、上記２の方法を活用した、入出力の容量結合を起動時に少なくして、起動時の負性抵抗を定常時よりも大きくする発振回路の実施形態について、図面を参照して説明する。
【００４８】
（第３の実施形態）
図７は、水晶振動子を発振させる第３の実施形態の発振回路の概念を示す回路図である。図７に示すように、第３の実施形態の発振回路は、水晶振動子（X’TAL）が接続される端子ＸＴ，ＸＴＢ間にインバータ７００を備える。また、インバータ７００の入力側及び出力側のそれぞれに負荷容量Ｃ７００，Ｃ７０１が設けられ、インバータ７００と並列に帰還抵抗Ｒ７００が設けられている。当該発振回路では、電源電圧Ｖｃｃが印加されたインバータ７００によって水晶振動子が発振し、端子ＸＴＢから一定周波数の信号を出力する。
【００４９】
また、本実施形態の発振回路は、負荷容量Ｃ７００と直列に接続された可変容量ＶＣ７００と、負荷容量Ｃ７０１と直列に接続された可変容量ＶＣ７０１とを備える。なお、負荷容量Ｃ７００と可変容量ＶＣ７００の間には制御電圧Ａを印加可能な制御端子ＸＣＡが設けられ、負荷容量Ｃ７０１と可変容量ＶＣ７０１の間には制御電圧Ｂを印加可能な制御端子ＸＣＢが設けられている。可変容量ＶＣ７００は制御電圧Ａによってその容量が制御され、可変容量ＶＣ７０１は制御電圧Ｂによってその容量が制御される。これら可変容量ＶＣ７００，ＶＣ７０１の容量の制御によって、出力端子ＸＴＢから出力される信号の周波数が変更される。
【００５０】
しかし、例えば制御端子ＸＣＡと制御端子ＸＣＢを同じ制御電圧で発振回路を制御する場合、（制御端子ＸＣＡと制御端子ＸＣＢを接続して使用する場合）出力端子ＸＴＢは、負荷容量Ｃ７０１、制御端子ＸＣＢのバイアス抵抗Ｒ７５１、制御端子ＸＣＡのバイアス抵抗Ｒ７５０、負荷容量Ｃ７００を介して、入力端子ＸＴと容量結合されてしまい、出力端子ＸＴＢから出力される信号（特に、高周波信号）の一部が入力端子ＸＴに戻ってしまうため、負荷抵抗が低下してしまう。このため、本実施形態では、図７に示すように、可変容量ＶＣ７００と並列にスイッチＳＷ７００を設け、可変容量ＶＣ７０１と並列にスイッチＳＷ７０１を設け、これらのスイッチＳＷ７００，ＳＷ７０１をオンオフ制御する。スイッチＳＷ７００，ＳＷ７０１がオン状態のとき、端子ＸＴ，ＸＴＢは負荷容量Ｃ７００，Ｃ７０１を介して接地されるため、図２（ａ）に示した構成と等価な回路である。このとき、上記説明した出力端子ＸＴＢと入力端子ＸＴの間の容量結合はないため、負荷抵抗の低下を防ぐことができる。
【００５１】
本実施形態の発振回路は、発振回路の電源Ｖｃｃの起動から所定時間（例えば、５００μ秒）をカウントするタイマ回路７０１と、上記説明したスイッチＳＷ７００，ＳＷ７０１と、タイマ回路７０１によるカウント時間に応じてスイッチＳＷ７００，ＳＷ７０１をオンオフ制御するコントローラ７０３とを備える。コントローラ７０３は、発振回路の電源Ｖｃｃの起動から所定時間が経過するまでの間（起動時）、スイッチＳＷ７００，ＳＷ７０１をオン状態とすることによって負荷抵抗の低下を防ぎ、発振回路の電源Ｖｃｃの起動から所定時間が経過したときにスイッチをＳＷ７００，ＳＷ７０１をオフ状態に切り替える。
【００５２】
（第４の実施形態）
図８は、水晶振動子を発振させる第４の実施形態の発振回路の概念を示す回路図である。図８に示すように、第４の実施形態の発振回路は、可変容量を除けば第３の実施形態の発振回路と略同様である。図８において、図７と共通する構成要素には同じ参照符号が付されている。
【００５３】
第４の実施形態では、出力信号の周波数を制御するための可変容量ＶＣ８００が負荷容量Ｃ７００，Ｃ７０１の間に直列に設けられている。負荷容量Ｃ７００と可変容量ＶＣ８００の間には制御電圧Ａを印加可能な制御端子ＸＣＡが設けられ、負荷容量Ｃ７０１と可変容量ＶＣ８００の間には制御電圧Ｂを印加可能な制御端子ＸＣＢが設けられている。可変容量ＶＣ８００は制御電圧Ａ，Ｂによってその容量が制御される。可変容量ＶＣ８００の容量の制御によって、出力端子ＸＴＢから出力される信号の周波数が変更される。
【００５４】
しかし、出力端子ＸＴＢは、負荷容量Ｃ７０１、制御端子ＸＣＢ、可変容量ＶＣ８００、制御端子ＸＣＡ、負荷容量Ｃ７００を介して、入力端子ＸＴと容量結合されてしまい、出力端子ＸＴＢから出力される信号（特に、高周波信号）の一部が入力端子ＸＴに戻ってしまうため、負荷抵抗が低下してしまう。このため、本実施形態では、図８に示すように、負荷容量Ｃ７００と可変容量ＶＣ８００の中点、すなわち制御端子ＸＣＡにスイッチＳＷ７００を設け、負荷容量Ｃ７０１と可変容量ＶＣ８００の中点、すなわち制御端子ＸＣＢにスイッチＳＷ７０１を設け、これらのスイッチＳＷ７００，ＳＷ７０１をオンオフ制御する。スイッチＳＷ７００，ＳＷ７０１がオン状態のとき、端子ＸＴ，ＸＴＢは負荷容量Ｃ７００，Ｃ７０１を介して接地されるため、図２（ａ）に示した構成と等価な回路である。このとき、上記説明した出力端子ＸＴＢと入力端子ＸＴの間の容量結合はないため、負荷抵抗の低下を防ぐことができる。
【００５５】
本実施形態の発振回路は、第３の実施形態と同様に、発振回路の電源Ｖｃｃの起動から所定時間（例えば、５００μ秒）をカウントするタイマ回路７０１と、上記説明したスイッチＳＷ７００，ＳＷ７０１と、タイマ回路７０１によるカウント時間に応じてスイッチＳＷ７００，ＳＷ７０１をオンオフ制御するコントローラ７０３とを備える。コントローラ７０３は、発振回路の電源Ｖｃｃの起動から所定時間が経過するまでの間（起動時）、スイッチＳＷ７００，ＳＷ７０１をオン状態とすることによって負荷抵抗の低下を防ぎ、発振回路の電源Ｖｃｃの起動から所定時間が経過したときにスイッチをＳＷ７００，ＳＷ７０１をオフ状態に切り替える。
【００５６】
（第５の実施形態）
図９は、水晶振動子を発振させる第５の実施形態の発振回路の概念を示す回路図である。図９に示すように、第５の実施形態の発振回路は、水晶振動子（X’TAL）が接続される端子ＸＴ，ＸＴＢ間にインバータ５００を備える。また、インバータ５００の入力側及び出力側のそれぞれに負荷容量Ｃ５００，Ｃ５０１が設けられ、インバータ５００と並列に帰還抵抗Ｒ５００が設けられている。当該発振回路では、電源電圧Ｖｃｃが印加されたインバータ５００によって水晶振動子が発振し、端子ＸＴＢから一定周波数の信号を出力する。
【００５７】
本実施形態では、負荷容量Ｃ５００と負荷容量Ｃ５０１の間に、２つのＭＯＳトランジスタＭ５１０，Ｍ５１１で構成されたバラクタ５１０が設けられている。バラクタ５１０の静電容量は、負荷容量Ｃ５００とバラクタ５１０との間に設けられた制御端子ＸＣＡ及び負荷容量Ｃ５０１とバラクタ５１０との間に設けられたＸＣＢから印加される制御電圧によって変化する。また、バラクタ５１０のアノード側（ＭＯＳトランジスタＭ５１０，Ｍ５１１のバックゲート）はスイッチＳＷ５００を介して接地されている。
【００５８】
本実施形態の発振回路は、発振回路の電源Ｖｃｃの起動から所定時間（例えば、５００μ秒）をカウントするタイマ回路５０１と、上記説明したスイッチＳＷ５００と、タイマ回路５０１によるカウント時間に応じてスイッチＳＷ５００をオンオフ制御するコントローラ５０３とを備える。コントローラ５０３は、発振回路の電源Ｖｃｃの起動から所定時間が経過するまでの間（起動時）、スイッチＳＷ５００をオン状態とし、発振回路の電源Ｖｃｃの起動から所定時間が経過したときにスイッチＳＷ５００をオフ状態に切り替える。
【００５９】
図１０は、スイッチＳＷ５００がオン状態のときの制御端子ＸＣＡ，ＸＣＢ間の等価回路である。また、図１１は、スイッチＳＷ５００がオフ状態のときの制御端子ＸＣＡ，ＸＣＢ間の等価回路である。スイッチＳＷ５００を閉じると、図１０に示すように、バラクタ５１０のアノードは接地され、バラクタ５１０の容量成分Ｃ５１０，Ｃ５１１の内、制御端子ＸＣＡ，ＸＣＢ間に対して並列な容量成分Ｃ５１１も接地される。これは、図２（ａ）に示した構成と等価であるため、出力端子ＸＴＢと入力端子ＸＴの間の容量結合は小さい。したがって、このとき、負荷抵抗の低下を防ぐことができる。一方、スイッチＳＷ５００を開くと、図１１に示すように、バラクタ５１０のアノードは開状態となり、バラクタ５１０の容量成分Ｃ５１１は容量成分Ｃ５１０と並列に接続される。これは、図２（ｂ）に示した構成と等価である。
【００６０】
＜他の方法＞
次に、上記１の方法（インバータの相互コンダクタンスｇｍを上げる方法）及び上記２の方法（入出力の容量結合を少なくする方法）以外の方法を活用した発振回路の実施形態について、図面を参照して説明する。
【００６１】
（第６の実施形態）
図１２は、水晶振動子を発振させる第６の実施形態の発振回路を示す回路図である。図１２に示すように、第６の実施形態の発振回路は、水晶振動子（X’TAL）が接続される端子ＸＴ，ＸＴＢ間に、ＣＭＯＳで構成されたインバータを備え、ＣＭＯＳを構成するＮチャネルＭＯＳトランジスタＭ３００とＰチャネルＭＯＳトランジスタＭ３０１の間には定電流源から定電流Ｉ３００が供給される。なお、ＰチャネルＭＯＳトランジスタＭ３０１単体でもインバータを構成することができる。インバータの入力側及び出力側のそれぞれに負荷容量Ｃ３００，Ｃ３０１が設けられ、上記２つのインバータと並列に帰還抵抗Ｒ３００が設けられている。当該発振回路では、電圧が印加されたインバータによって水晶振動子が発振し、出力端子ＸＴＢから一定周波数の信号を出力する。
【００６２】
さらに、本実施形態の発振回路は、発振回路の電源Ｖｃｃの起動から所定時間（例えば、５００μ秒）をカウントするタイマ回路３０１と、電源ＶｃｃからＣＭＯＳで構成されたインバータへの経路上に設けられたスイッチＳＷ３００と、電源Ｖｃｃから定電流源を介したＭＯＳトランジスタＭ３０１への経路上に設けられたスイッチＳＷ３０１と、タイマ回路３０１によるカウント時間に応じてスイッチＳＷ３００，ＳＷ３０１をオンオフ制御するコントローラ３０３とを備える。スイッチＳＷ３００は、ＮチャネルＭＯＳトランジスタＭ３００のソース側に設けられ、スイッチＳＷ３０１は、定電流源の上流側に設けられている。本実施形態では、スイッチＳＷ３００，ＳＷ３０１のオンオフ制御によって、ＣＭＯＳで構成されたインバータ（以下「第１のインバータ」という。）及びＰチャネルＭＯＳトランジスタＭ３０１単体で構成されたインバータ（以下「第２のインバータ」という。）のいずれかが通電される。
【００６３】
第２のインバータの相互コンダクタンスｇｍ２は、定電流源から第２のインバータに供給される電流Ｉ３００を調整することにより変更可能であるため、相互コンダクタンスｇｍ２を大きくして負性抵抗を上げることができる。しかし、第２のインバータの使用には次のような課題がある。発振器は、インバータに入力される信号及びインバータから出力される信号の各振幅が大きいほど良好なノイズ特性を有する。しかし、第２のインバータの場合、入力側の端子、すなわちＰチャネルＭＯＳトランジスタＭ３０１のゲートが０．７Ｖ付近でクランプされやすいため、入出力信号の振幅が電源電圧の値までフルスイングできない。この現象は、第２のインバータがバイポーラトランジスタで構成された場合に特に現れる。一方、ＣＭＯＳで構成された第１のインバータであれば、入出力信号の振幅が電源電圧の値までフルスイングするため、ノイズ特性が良好となる。
【００６４】
したがって、本実施形態では、起動時に第２のインバータを通電し、定常時には第１のインバータを通電するようスイッチＳＷ３００，ＳＷ３０１をオンオフ制御する。なお、通電されないインバータに対応するスイッチは完全にオフ状態とされる。
【００６５】
図１３及び図１４は、図１２に示した発振回路の具体的な回路図である。第２の実施形態と同様に、電流源は１：１のカレントミラー回路によって実現することができる。また、スイッチＳＷ３０１は、図１３に示すように、カレントミラー回路を構成するＭＯＳトランジスタＭ４１１側に設けても、図１４に示すように、カレントミラー回路を構成するＭＯＳトランジスタＭ４１０側に設けても良い。
【００６６】
以上説明したように、本実施形態の発振回路によれば、起動時には、大きな負性抵抗が得られる第２のインバータを利用し、定常時には、入出力信号の振幅が制限されない第１のインバータを利用する。すなわち、本実施形態では、負性抵抗とノイズ特性の双方の点で状況に適したインバータが用いられる。
【００６７】
上記実施形態では、水晶振動子を発振させる発振回路を例に説明したが、水晶振動子に限らず、セラミック振動子やＭＥＭＳ技術を用いた振動子を発振させる発振回路にも適用することができる。
【産業上の利用可能性】
【００６８】
本発明に係る発振回路は、良好な起動特性及び低消費電力の２つの利点を有する、振動子の発振回路等として有用である。
【図面の簡単な説明】
【００６９】
【図１】帰還抵抗を含まない発振回路を示す回路図
【図２】負荷容量が接地された発振回路（ａ）及び負荷容量が接地されていない発振回路（ｂ）
【図３】水晶振動子を発振させる第１の実施形態の発振回路の概念を示す回路図
【図４】図３に示した発振回路の具体的な回路図
【図５】水晶振動子を発振させる第２の実施形態の発振回路の概念を示す回路図
【図６】図５に示した発振回路の具体的な回路図
【図７】水晶振動子を発振させる第３の実施形態の発振回路の概念を示す回路図
【図８】水晶振動子を発振させる第４の実施形態の発振回路の概念を示す回路図
【図９】水晶振動子を発振させる第５の実施形態の発振回路の概念を示す回路図
【図１０】スイッチＳＷ５００がオン状態のときの制御端子ＸＣＡ，ＸＣＢ間の等価回路
【図１１】スイッチＳＷ５００がオフ状態のときの制御端子ＸＣＡ，ＸＣＢ間の等価回路
【図１２】水晶振動子を発振させる第６の実施形態の発振回路を示す回路図
【図１３】図１２に示した発振回路の具体的な回路図
【図１４】図１２に示した発振回路の具体的な回路図
【図１５】水晶振動子を発振させる従来の発振回路を示す回路図
【図１６】水晶振動子を発振させる従来の発振回路を示す回路図
【図１７】発振回路の等価回路
【図１８】水晶振動子の等価回路
【符号の説明】
【００７０】
５００，７００ インバータ
２０１，３０１，５０１，７０１ タイマ回路
２０３，３０３，５０３，７０３ コントローラ
５１０ バラクタ
X’TAL 水晶振動子
ＸＴ 入力端子
ＸＴＢ 出力端子
ＸＣＡ，ＸＣＢ 制御端子
【技術分野】
【０００１】
本発明は、振動子を発振させる発振回路及び発振器に関する。
【背景技術】
【０００２】
図１５は、水晶振動子を発振させる従来の発振回路を示す回路図である。図１５に示す発振回路は、水晶振動子（X’TAL）が接続される端子ＸＴ，ＸＴＢ間に、ＣＭＯＳで構成されたインバータを備える。また、インバータの入力側及び出力側のそれぞれに負荷容量Ｃ１１０，Ｃ１１１が設けられ、インバータと並列に帰還抵抗Ｒ１１０が設けられている。当該発振回路では、電圧が印加されたインバータによって水晶振動子が発振し、出力端子ＸＴＢから一定周波数の信号を出力する。
【０００３】
図１６も、水晶振動子を発振させる従来の発振回路を示す回路図である。図１６に示す発振回路は、水晶振動子（X’TAL）が接続される端子ＸＴ，ＸＴＢ間に、ソースが接地されたＭＯＳトランジスタＭ１２０によって構成されたインバータを備え、ＭＯＳトランジスタＭ１２０のドレインには定電流源から定電流Ｉ１２０が供給される。また、ＭＯＳトランジスタＭ１２０のゲート及びドレインのそれぞれに負荷容量Ｃ１２０，Ｃ１２１が設けられ、ＭＯＳトランジスタＭ１２０のゲート−ドレイン間には帰還抵抗Ｒ１２０が設けられている。当該発振回路では、一定電流Ｉ１２０が供給されたＭＯＳトランジスタＭ１２０によって水晶振動子が発振し、出力端子ＸＴＢから一定周波数の信号を出力する。
【０００４】
上記発振回路の等価回路を図１７に示し、水晶振動子の等価回路を図１８に示す。発振回路の等価回路は、図１７に示すように、負性抵抗−ＲＬと負荷容量ＣＬの直列回路で示される。また、水晶振動子の等価回路は、図１８に示すように、Ｌ１−Ｃ１−Ｒ１直列回路と水晶の誘電体としての静電容量Ｃ０との並列回路で示される。
【０００５】
近年における電子機器の小型化に伴い、小型の発振器が望まれている。しかし、水晶振動子を含む発振器を小型化すると、図１８に示した水晶振動子の等価直列容量Ｃ１が小さくなり、水晶振動子の起動時間が長くなる。
【０００６】
以下、水晶振動子の等価直列容量Ｃ１が小さいと水晶振動子の起動特性が低下する理由について説明する。水晶振動子の共振回路の共振の鋭さを表す値として「Ｑ値」が用いられる。水晶振動子や電気回路の場合、回路の安定性の点では、一般的にはＱ値が大きい方が望ましい。しかし、Ｑ値が大きいほど応答性は悪くなり、起動時間が長くなるという面もある。Ｑ値は次式で表される。したがって、水晶振動子の等価直列容量Ｃ１が小さくなるとＱ値が大きくなるため、水晶振動子の応答性が悪くなり起動時間が長くなる。
【０００７】
Ｑ＝ω×Ｌ１／Ｒ１＝１／（ω×Ｃ１×Ｒ１）
（但し、ω＝√（１／（Ｌ１×Ｃ１））であり、Ｌ１、Ｃ１、Ｒ１はそれぞれ振動子の等価直列定数である。）
【０００８】
そこで、水晶振動子の起動特性の低下を発振回路側で改善する方法が考えられる。例えば、図１８に示した発振回路の負荷容量ＣＬを小さくすることによって負性抵抗−ＲＬを大きくすると、起動時間が短縮される。すなわち、起動特性の良い発振回路が得られる。このため、特許文献１に示される発振回路はＭＯＳ可変容量を備え、起動時と定常時とで当該ＭＯＳ可変容量の容量値を変化させている。また、特許文献２に示される発振回路は、容量の異なる２つのキャパシタを備え、起動時と定常時とでスイッチを用いて容量を切り替えている。さらに、図１５に示したＭＯＳトランジスタについてサイズの異なるものを用意し、起動時にＭＯＳトランジスタを切り換えて使用することにより負性抵抗−ＲＬを大きくして、起動時間の短縮を図る方法も考えられる。
【０００９】
【特許文献１】特開２００６−１２９４５９号公報
【特許文献２】特開２００５−９４１４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記説明した負荷容量ＣＬを調整する方法によれば、起動時間の短縮という効果はあるが、今日の高い起動特性に関する要望には十分に応えられてはいない。すなわち、負荷容量ＣＬを調整する方法では、今日の起動時間短縮化の要望に十分には応えられていない。また、ＭＯＳトランジスタのサイズを調整する方法であっても、ＭＯＳトランジスタのサイズアップに伴う寄生容量の増大によって相互コンダクタンスが十分に上がらないため、起動特性の低下を改善する効果は小さい。なお、ＭＯＳトランジスタをサイズアップすると大きな発振電流を流すことができ、大きな発振電流は起動特性の向上には貢献するが、起動後も当該発振電流が流れ続けるため、消費電力の点からは好ましくない。したがって、良好な起動特性に加えて消費電力も小さな発振回路及び発振器が好ましい。
【００１１】
本発明の目的は、定常時の負性抵抗と比較して起動時の負性抵抗が十分に大きな発振回路及び発振器を提供することである。
【課題を解決するための手段】
【００１２】
本発明は、振動子を発振させる発振回路であって、１つのトランジスタを有するインバータと、前記インバータと並列に接続された帰還抵抗と、前記インバータの入力側及び出力側のそれぞれに設けられた容量素子と、レベルが異なる２種類の電流のいずれかを前記インバータに供給する可変電流源と、前記発振回路の電源の起動から所定時間をカウントするタイマ回路と、前記可変電流源が供給し得る前記２種類の電流の内、前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間はレベルが大きい方の電流を、前記所定時間を経過した後はレベルが小さい方の電流を前記インバータに供給するよう前記可変電流源を制御する電流制御部と、を備えた発振回路を提供する。
【００１３】
上記発振回路では、前記可変電流源は、並列接続された２つの電流源を有し、前記電流制御部は、前記２つの電流源のいずれか一方と前記インバータとの間に設けられたスイッチと、前記タイマ回路によるカウント時間に応じて前記スイッチをオンオフ制御するスイッチ制御部と、を有し、前記スイッチ制御部は、前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間は前記スイッチをオン状態とし、前記所定時間を経過した後は前記スイッチをオフ状態に切り替える。
【００１４】
上記発振回路であって、前記可変電流源は、１つの電流源及び可変抵抗を有し、前記電流制御部は、前記可変抵抗の抵抗値を制御して、前記可変電流源が前記インバータに供給する電流のレベルを変える。
【００１５】
本発明は、振動子を発振させる発振回路であって、インバータと、前記インバータと並列に接続された帰還抵抗と、前記インバータの入力側及び出力側のそれぞれに設けられた容量素子と、前記２つの容量素子間に当該容量素子と直列に設けられた可変容量素子と、前記発振回路の電源の起動から所定時間をカウントするタイマ回路と、前記タイマ回路によるカウント時間に応じて前記インバータの入出力間容量を制御する容量制御部と、を備えた発振回路を提供する。
【００１６】
上記発振回路であって、前記容量制御部は、オン制御されることにより前記インバータの入出力を前記容量素子を介して接地するスイッチと、前記タイマ回路によるカウント時間に応じてスイッチ制御部と、を有し、前記スイッチ制御部は、前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間は前記スイッチをオン状態とし、前記所定時間を経過した後は前記スイッチをオフ状態に切り替える。
【００１７】
本発明は、振動子を発振させる発振回路であって、第１のＭＯＳトランジスタを有する第１のインバータと、ＣＭＯＳを構成する前記第１のＭＯＳトランジスタ及び第２のＭＯＳトランジスタを有する第２のインバータと、前記第１のインバータ及び前記第２のインバータと並列に接続された帰還抵抗と、前記第１のインバータ及び前記第２のインバータの入力側及び出力側のそれぞれに設けられた容量素子と、前記第１のインバータに電流を供給する電流源と、前記発振回路の電源の起動から所定時間をカウントするタイマ回路と、前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間は前記第１のインバータを通電し、前記所定時間を経過した後は前記第２のインバータを通電するよう前記第１のインバータ及び前記第２のインバータを制御する電流制御部と、を備えた発振回路を提供する。
【００１８】
上記発振回路であって、前記電流制御部は、電源から前記電流源を介した前記第１のインバータへの経路上に設けられた第１のスイッチと、前記電源から前記第２のインバータへの経路上に設けられた第２のスイッチと、前記タイマ回路によるカウント時間に応じて前記第１のスイッチ及び前記第２のスイッチをオンオフ制御するスイッチ制御部と、を有する。
【００１９】
本発明は、振動子と、当該振動子を発振させる上記発振回路と、を備えた発振器を提供する。
【発明の効果】
【００２０】
本発明に係る発振回路及び発振器によれば、定常時の負性抵抗と比較して起動時の負性抵抗を十分に大きくできるため良好な起動特性を得ることができる。このように、発振器の小型化による起動特性の低下を発振回路側で防ぐことができる。
【発明を実施するための最良の形態】
【００２１】
振動子を発振させる発振回路の負荷抵抗−ＲＬは、以下に示す方法によって上げられる。
１．インバータの相互コンダクタンスｇｍを上げる。
２．入出力の容量結合を少なくする（容量による信号の戻りを少なくする）。
３．負荷容量を小さくする。
【００２２】
上記１に関して、負性抵抗−ＲＬは、回路構成やトランジスタの定数から決まる。例えば、図１に示す帰還抵抗を含まない発振回路の負性抵抗−ＲＬは、「−ＲＬ＝−ｇｍ／（ω２×Ｃ１×Ｃ２）」によって表される。当該式から分かるように、相互コンダクタンスｇｍを上げると負性抵抗が大きくなる。なお、相互コンダクタンスｇｍは、インバータとしてのトランジスタＴＲに流す電流（発振電流）Ｉから、以下の式で表わすことができる。したがって、トランジスタＴＲに流す電流Ｉを大きくすると相互コンダクタンスｇｍが大きくなり、負性抵抗が大きくなる。
【００２３】
ｇｍ＝１／ｒｅ＝Ｉ／Ｖｔ
（Ｖｔ＝ｋＴ／ｑ＝２６ｍＶ）
【００２４】
図１６に示した１つのトランジスタから構成されるインバータのゲインを上げるためには、当該トランジスタの相互コンダクタンスｇｍを上げる。相互コンダクタンスｇｍを上げるには、トランジスタに流す電流（発振電流）を大きくすれば良い。しかし、振動子が一度発振してしまえば、起動時ほどの大きな相互コンダクタンスは定常時には必要ない。すなわち、定常時の発振電流は、起動時ほど大きな電流である必要はない。
【００２５】
また、図１５に示したＣＭＯＳで構成されるインバータを備える発振回路に関しては、上述したように、ＣＭＯＳトランジスタのサイズを大きくする。しかし、ＣＭＯＳトランジスタのサイズを大きくすると寄生容量が大きくなるため、相互コンダクタンスｇｍが十分に上げることができない。したがって、ＣＭＯＳで構成されるインバータを備える発振回路の起動特性を改善するためには、起動時にはＣＭＯＳで構成されるインバータを用い、定常時には１つのトランジスタから構成されるインバータを用いるようインバータを切り替える。
【００２６】
次に、上記２に関して、インバータの入出力に接続された負荷容量は、発振回路の負性抵抗に影響する。図２（ａ）に示す負荷容量が接地されている回路と、図２（ｂ）に示す負荷容量を介して入力端子ＸＴと出力端子ＸＴＢが接続されている、すなわち容量結合されている回路とを比較すると、容量結合によって後者の回路（図２（ｂ））では出力端子ＸＴＢから入力端子ＸＴに信号が戻ってしまうため、負荷抵抗は低下してしまう。このため、起動時は負荷容量が接地された前者の回路（図２（ａ））、定常時は負荷容量が接地されていない後者の回路（図２（ｂ））が望ましい。
【００２７】
上記３は、背景技術で説明した方法である。
【００２８】
このように、発振回路の負荷抵抗−ＲＬを上げる方法には、負荷容量を小さくする方法の他に、インバータの相互コンダクタンスｇｍを上げる方法（上記１）や、入出力の容量結合を少なくする方法（上記２）がある。
【００２９】
＜インバータの相互コンダクタンスｇｍを上げる方法＞
まず、上記１の方法を活用した、インバータの相互コンダクタンスｇｍを起動時に上げて、起動時の負性抵抗を定常時よりも大きくする発振回路の実施形態について、図面を参照して説明する。
【００３０】
（第１の実施形態）
図３は、水晶振動子を発振させる第１の実施形態の発振回路の概念を示す回路図である。図３に示すように、第１の実施形態の発振回路は、水晶振動子（X’TAL）が接続される端子ＸＴ，ＸＴＢ間に、ソースが接地されたＭＯＳトランジスタＭ２００によって構成されたインバータを備え、ＭＯＳトランジスタＭ２００のドレインには２つの定電流源の少なくとも１つから定電流が供給される。また、ＭＯＳトランジスタＭ２００のゲート及びドレインのそれぞれに負荷容量Ｃ２００，Ｃ２０１が設けられ、ＭＯＳトランジスタＭ２００のゲート−ドレイン間には帰還抵抗Ｒ２００が設けられている。当該発振回路では、電圧が印加されたインバータによって水晶振動子が発振し、端子ＸＴＢから一定周波数の信号を出力する。
【００３１】
さらに、本実施形態の発振回路は、発振回路の電源Ｖｃｃの起動から所定時間（例えば、５００μ秒）をカウントするタイマ回路２０１と、電源Ｖｃｃから２つの定電流源の１つを介したＭＯＳトランジスタＭ２００への経路上に設けられたスイッチＳＷ２００と、タイマ回路２０１によるカウント時間に応じてスイッチＳＷ２００をオンオフ制御するコントローラ２０３とを備える。本実施形態では、スイッチＳＷ２００のオンオフ制御によって、インバータに供給する電流のレベルを調整する。すなわち、発振回路の電源Ｖｃｃの起動から所定時間が経過するまでの間（以下「起動時」という。）は、図３に示される２つの電流源から定電流Ｉ２００と定電流Ｉ２０１を合わせた発振電流をインバータに供給し、発振回路の電源Ｖｃｃの起動から所定時間が経過した後（以下「定常時」という。）は、定電流Ｉ２００のみを発振電流をインバータに供給する。
【００３２】
なお、タイマ回路２０１によってカウントされる前記所定時間は、タイマ回路２０１が有する抵抗及び容量から決定される時定数に応じて調整可能である。時定数を変更することによって、インバータに供給する発振電流を切り替えるタイミングを変えることができる。
【００３３】
図４は、図３に示した発振回路の具体的な回路図である。図４に示すように、２つの定電流源は、１：２のカレントミラー回路によって実現することができる。ＭＯＳトランジスタＭ２１０，Ｍ２１１，Ｍ２１２から形成されたカレントミラー回路では、抵抗Ｒ２１０を介してドレインが接地されたＭＯＳトランジスタＭ２１０のソース−ドレイン間に電流が流れると、カレントミラー回路によって、ＭＯＳトランジスタＭ２１１に電流Ｉ２００が流れ、ＭＯＳトランジスタＭ２１２に電流Ｉ２０１が流れる。但し、ＭＯＳトランジスタＭ２１２のソースには、上記説明したタイマ回路２０１によってオンオフ制御されるスイッチＳＷ２００が接続されている。このため、ＭＯＳトランジスタＭ２１２には、スイッチＳＷ２００がオン状態のときのみ電流Ｉ２０１が流れる。
【００３４】
カレントミラー回路によってＭＯＳトランジスタＭ２１１を流れる電流Ｉ２００及びＭＯＳトランジスタＭ２１２を流れる電流Ｉ２０１は、インバータに供給される。したがって、起動時にはスイッチＳＷ２００をオン状態とすることによって電流Ｉ２００＋Ｉ２０１をインバータに供給し、発振回路の電源Ｖｃｃの起動から所定時間が経過したときにスイッチＳＷ２００をオフ状態に切り替えることによって、定常時には電流Ｉ２００のみをインバータに供給する。
【００３５】
なお、電流Ｉ２００，Ｉ２０１の大きさはＭＯＳトランジスタＭ２１１，Ｍ２１２のサイズによって決定することができる。また、ＭＯＳトランジスタＭ２１１，Ｍ２１２と電源Ｖｃｃとの間に抵抗を設け、各抵抗の値によって電流Ｉ２００，Ｉ２０１の大きさを決定しても良い。
【００３６】
上述したように、インバータに流す発振電流が大きければインバータの相互コンダクタンスｇｍが大きくなり、発振回路の負性抵抗が大きくなるため、本実施形態の発振回路による水晶振動子の起動時間は短くなる。したがって、良好な起動特性を有し、かつ小型の発振器を提供することができる。さらに、インバータに流す発振電流は起動時のみ大きく、定常時の発振電流は、水晶振動子の継続的な発振に必要な低レベルに抑えられるため、消費電力の低減を実現することができる。
【００３７】
なお、本実施形態のＭＯＳトランジスタＭ２００，Ｍ２１０〜Ｍ２１２は、バイポーラトランジスタであっても良い。なお、バイポーラトランジスタは、同じ面積で考えると、ＭＯＳトランジスタよりも大きな電流を流すことができるため、ＭＯＳトランジスタＭ２００をバイポーラトランジスタとすることによって大きな発振電流を流すことができる。
【００３８】
本実施形態では、２つの定電流源を一組が設けられているが、複数組の定電流源を設け、発振周波数によって別の組の定電流源を用いても良い。例えば、４つの定電流源を設け、１つ目の定電流源は２６ＭＨｚの定常発振に必要な電流を供給し、２つ目の定電流源は５２ＭＨｚの定常発振に必要な電流を供給し、３つ目の定電流源は２６ＭＨｚの起動時発振に必要な電流を供給し、４つ目の定電流源は５２ＭＨｚの起動時発振に必要な電流を供給するよう設定する。この場合、２６ＭＨｚで発振させる際には、２つ目及び４つ目の定電流源は動作させず、１つ目及び３つ目の定電流源を上記説明したように動作させる。
【００３９】
（第２の実施形態）
図５は、水晶振動子を発振させる第２の実施形態の発振回路の概念を示す回路図である。図５に示すように、第２の実施形態の発振回路は、定電流源及びスイッチを除けば第１の実施形態の発振回路と略同様である。図５において、図３と共通する構成要素には同じ参照符号が付されている。
【００４０】
第２の実施形態の発振回路は、可変電流源を備える。可変電流源が供給する電流の値は、タイマ回路２０１によるカウント時間に応じて制御される。その結果、可変電流源からインバータに供給される電流のレベルが調整される。
【００４１】
図６は、図５に示した発振回路の具体的な回路図である。図６に示すように、電流源は１：１のカレントミラー回路によって実現することができる。ＭＯＳトランジスタＭ２１３，Ｍ２１４から形成されたカレントミラー回路では、ＭＯＳトランジスタＭ２１３のソース−ドレイン間に電流が流れると、カレントミラー回路によって、ＭＯＳトランジスタＭ２１４にも電流Ｉ２０２が流れる。但し、ＭＯＳトランジスタＭ２１３のソースは、並列接続された抵抗２０２，Ｒ２０３を介して接地されており、抵抗Ｒ２０３と直列にスイッチＳＷ２０１が設けられている。
【００４２】
スイッチＳＷ２０１は、第１の実施形態と同様に、タイマ回路２０１によるカウント時間に応じてオンオフ制御される。スイッチＳＷ２０１のオンオフ状態に応じて、ＭＯＳトランジスタＭ２１３のソース側の抵抗成分が変化する。すなわち、スイッチＳＷ２０１がオフ状態のときのＭＯＳトランジスタＭ２１３のソース側の抵抗成分は、抵抗Ｒ２０２のみである。一方、スイッチＳＷ２０１がオン状態のときのＭＯＳトランジスタＭ２１３のソース側の抵抗成分は、並列接続された抵抗Ｒ２０２，Ｒ２０３である。したがって、ＭＯＳトランジスタＭ２１３のソース側の抵抗成分は、スイッチＳＷ２０１がオン状態のときに小さくなる。
【００４３】
ＭＯＳトランジスタＭ２１３のソース−ドレイン間に流れる電流は、当該抵抗成分が小さいほど大きい。また、ＭＯＳトランジスタＭ２１４に流れるミラー電流Ｉ２０２は、ＭＯＳトランジスタＭ２１３に流れる電流に比例する。本実施形態でも、起動時にインバータに流す発振電流を定常時よりも大きくするため、発振回路の電源Ｖｃｃが起動して所定時間が経過するまではスイッチＳＷ２０１をオン状態とし、所定時間が経過した後はスイッチＳＷ２０１をオフ状態に切り替える。
【００４４】
このように、本実施形態においても、起動時にはインバータに供給される発振電流が大きいためインバータの相互コンダクタンスｇｍが大きくなり、発振回路の負性抵抗が大きくなるため、水晶振動子の起動時間は短くなる。したがって、良好な起動特性を有し、かつ小型の発振器を提供することができる。さらに、インバータに流す発振電流は起動時のみ大きく、定常時の発振電流は、水晶振動子の継続的な発振に必要な低レベルに抑えられるため、消費電力の低減を実現することができる。
【００４５】
また、本実施形態の発振回路は、第１の実施形態の発振回路と比較して、発振特性を劣化させる要因の一つである寄生容量が小さいため、寄生容量による相互コンダクタンスの低下に伴う負性抵抗の低下が小さい。
【００４６】
なお、本実施形態のＭＯＳトランジスタＭ２００，Ｍ２１３，Ｍ２１４は、バイポーラトランジスタであっても良い。なお、バイポーラトランジスタは、同じ面積で考えると、ＭＯＳトランジスタよりも大きな電流を流すことができるため、ＭＯＳトランジスタＭ２００をバイポーラトランジスタとすることによって大きな発振電流を流すことができる。
【００４７】
＜入出力の容量結合を少なくする方法＞
次に、上記２の方法を活用した、入出力の容量結合を起動時に少なくして、起動時の負性抵抗を定常時よりも大きくする発振回路の実施形態について、図面を参照して説明する。
【００４８】
（第３の実施形態）
図７は、水晶振動子を発振させる第３の実施形態の発振回路の概念を示す回路図である。図７に示すように、第３の実施形態の発振回路は、水晶振動子（X’TAL）が接続される端子ＸＴ，ＸＴＢ間にインバータ７００を備える。また、インバータ７００の入力側及び出力側のそれぞれに負荷容量Ｃ７００，Ｃ７０１が設けられ、インバータ７００と並列に帰還抵抗Ｒ７００が設けられている。当該発振回路では、電源電圧Ｖｃｃが印加されたインバータ７００によって水晶振動子が発振し、端子ＸＴＢから一定周波数の信号を出力する。
【００４９】
また、本実施形態の発振回路は、負荷容量Ｃ７００と直列に接続された可変容量ＶＣ７００と、負荷容量Ｃ７０１と直列に接続された可変容量ＶＣ７０１とを備える。なお、負荷容量Ｃ７００と可変容量ＶＣ７００の間には制御電圧Ａを印加可能な制御端子ＸＣＡが設けられ、負荷容量Ｃ７０１と可変容量ＶＣ７０１の間には制御電圧Ｂを印加可能な制御端子ＸＣＢが設けられている。可変容量ＶＣ７００は制御電圧Ａによってその容量が制御され、可変容量ＶＣ７０１は制御電圧Ｂによってその容量が制御される。これら可変容量ＶＣ７００，ＶＣ７０１の容量の制御によって、出力端子ＸＴＢから出力される信号の周波数が変更される。
【００５０】
しかし、例えば制御端子ＸＣＡと制御端子ＸＣＢを同じ制御電圧で発振回路を制御する場合、（制御端子ＸＣＡと制御端子ＸＣＢを接続して使用する場合）出力端子ＸＴＢは、負荷容量Ｃ７０１、制御端子ＸＣＢのバイアス抵抗Ｒ７５１、制御端子ＸＣＡのバイアス抵抗Ｒ７５０、負荷容量Ｃ７００を介して、入力端子ＸＴと容量結合されてしまい、出力端子ＸＴＢから出力される信号（特に、高周波信号）の一部が入力端子ＸＴに戻ってしまうため、負荷抵抗が低下してしまう。このため、本実施形態では、図７に示すように、可変容量ＶＣ７００と並列にスイッチＳＷ７００を設け、可変容量ＶＣ７０１と並列にスイッチＳＷ７０１を設け、これらのスイッチＳＷ７００，ＳＷ７０１をオンオフ制御する。スイッチＳＷ７００，ＳＷ７０１がオン状態のとき、端子ＸＴ，ＸＴＢは負荷容量Ｃ７００，Ｃ７０１を介して接地されるため、図２（ａ）に示した構成と等価な回路である。このとき、上記説明した出力端子ＸＴＢと入力端子ＸＴの間の容量結合はないため、負荷抵抗の低下を防ぐことができる。
【００５１】
本実施形態の発振回路は、発振回路の電源Ｖｃｃの起動から所定時間（例えば、５００μ秒）をカウントするタイマ回路７０１と、上記説明したスイッチＳＷ７００，ＳＷ７０１と、タイマ回路７０１によるカウント時間に応じてスイッチＳＷ７００，ＳＷ７０１をオンオフ制御するコントローラ７０３とを備える。コントローラ７０３は、発振回路の電源Ｖｃｃの起動から所定時間が経過するまでの間（起動時）、スイッチＳＷ７００，ＳＷ７０１をオン状態とすることによって負荷抵抗の低下を防ぎ、発振回路の電源Ｖｃｃの起動から所定時間が経過したときにスイッチをＳＷ７００，ＳＷ７０１をオフ状態に切り替える。
【００５２】
（第４の実施形態）
図８は、水晶振動子を発振させる第４の実施形態の発振回路の概念を示す回路図である。図８に示すように、第４の実施形態の発振回路は、可変容量を除けば第３の実施形態の発振回路と略同様である。図８において、図７と共通する構成要素には同じ参照符号が付されている。
【００５３】
第４の実施形態では、出力信号の周波数を制御するための可変容量ＶＣ８００が負荷容量Ｃ７００，Ｃ７０１の間に直列に設けられている。負荷容量Ｃ７００と可変容量ＶＣ８００の間には制御電圧Ａを印加可能な制御端子ＸＣＡが設けられ、負荷容量Ｃ７０１と可変容量ＶＣ８００の間には制御電圧Ｂを印加可能な制御端子ＸＣＢが設けられている。可変容量ＶＣ８００は制御電圧Ａ，Ｂによってその容量が制御される。可変容量ＶＣ８００の容量の制御によって、出力端子ＸＴＢから出力される信号の周波数が変更される。
【００５４】
しかし、出力端子ＸＴＢは、負荷容量Ｃ７０１、制御端子ＸＣＢ、可変容量ＶＣ８００、制御端子ＸＣＡ、負荷容量Ｃ７００を介して、入力端子ＸＴと容量結合されてしまい、出力端子ＸＴＢから出力される信号（特に、高周波信号）の一部が入力端子ＸＴに戻ってしまうため、負荷抵抗が低下してしまう。このため、本実施形態では、図８に示すように、負荷容量Ｃ７００と可変容量ＶＣ８００の中点、すなわち制御端子ＸＣＡにスイッチＳＷ７００を設け、負荷容量Ｃ７０１と可変容量ＶＣ８００の中点、すなわち制御端子ＸＣＢにスイッチＳＷ７０１を設け、これらのスイッチＳＷ７００，ＳＷ７０１をオンオフ制御する。スイッチＳＷ７００，ＳＷ７０１がオン状態のとき、端子ＸＴ，ＸＴＢは負荷容量Ｃ７００，Ｃ７０１を介して接地されるため、図２（ａ）に示した構成と等価な回路である。このとき、上記説明した出力端子ＸＴＢと入力端子ＸＴの間の容量結合はないため、負荷抵抗の低下を防ぐことができる。
【００５５】
本実施形態の発振回路は、第３の実施形態と同様に、発振回路の電源Ｖｃｃの起動から所定時間（例えば、５００μ秒）をカウントするタイマ回路７０１と、上記説明したスイッチＳＷ７００，ＳＷ７０１と、タイマ回路７０１によるカウント時間に応じてスイッチＳＷ７００，ＳＷ７０１をオンオフ制御するコントローラ７０３とを備える。コントローラ７０３は、発振回路の電源Ｖｃｃの起動から所定時間が経過するまでの間（起動時）、スイッチＳＷ７００，ＳＷ７０１をオン状態とすることによって負荷抵抗の低下を防ぎ、発振回路の電源Ｖｃｃの起動から所定時間が経過したときにスイッチをＳＷ７００，ＳＷ７０１をオフ状態に切り替える。
【００５６】
（第５の実施形態）
図９は、水晶振動子を発振させる第５の実施形態の発振回路の概念を示す回路図である。図９に示すように、第５の実施形態の発振回路は、水晶振動子（X’TAL）が接続される端子ＸＴ，ＸＴＢ間にインバータ５００を備える。また、インバータ５００の入力側及び出力側のそれぞれに負荷容量Ｃ５００，Ｃ５０１が設けられ、インバータ５００と並列に帰還抵抗Ｒ５００が設けられている。当該発振回路では、電源電圧Ｖｃｃが印加されたインバータ５００によって水晶振動子が発振し、端子ＸＴＢから一定周波数の信号を出力する。
【００５７】
本実施形態では、負荷容量Ｃ５００と負荷容量Ｃ５０１の間に、２つのＭＯＳトランジスタＭ５１０，Ｍ５１１で構成されたバラクタ５１０が設けられている。バラクタ５１０の静電容量は、負荷容量Ｃ５００とバラクタ５１０との間に設けられた制御端子ＸＣＡ及び負荷容量Ｃ５０１とバラクタ５１０との間に設けられたＸＣＢから印加される制御電圧によって変化する。また、バラクタ５１０のアノード側（ＭＯＳトランジスタＭ５１０，Ｍ５１１のバックゲート）はスイッチＳＷ５００を介して接地されている。
【００５８】
本実施形態の発振回路は、発振回路の電源Ｖｃｃの起動から所定時間（例えば、５００μ秒）をカウントするタイマ回路５０１と、上記説明したスイッチＳＷ５００と、タイマ回路５０１によるカウント時間に応じてスイッチＳＷ５００をオンオフ制御するコントローラ５０３とを備える。コントローラ５０３は、発振回路の電源Ｖｃｃの起動から所定時間が経過するまでの間（起動時）、スイッチＳＷ５００をオン状態とし、発振回路の電源Ｖｃｃの起動から所定時間が経過したときにスイッチＳＷ５００をオフ状態に切り替える。
【００５９】
図１０は、スイッチＳＷ５００がオン状態のときの制御端子ＸＣＡ，ＸＣＢ間の等価回路である。また、図１１は、スイッチＳＷ５００がオフ状態のときの制御端子ＸＣＡ，ＸＣＢ間の等価回路である。スイッチＳＷ５００を閉じると、図１０に示すように、バラクタ５１０のアノードは接地され、バラクタ５１０の容量成分Ｃ５１０，Ｃ５１１の内、制御端子ＸＣＡ，ＸＣＢ間に対して並列な容量成分Ｃ５１１も接地される。これは、図２（ａ）に示した構成と等価であるため、出力端子ＸＴＢと入力端子ＸＴの間の容量結合は小さい。したがって、このとき、負荷抵抗の低下を防ぐことができる。一方、スイッチＳＷ５００を開くと、図１１に示すように、バラクタ５１０のアノードは開状態となり、バラクタ５１０の容量成分Ｃ５１１は容量成分Ｃ５１０と並列に接続される。これは、図２（ｂ）に示した構成と等価である。
【００６０】
＜他の方法＞
次に、上記１の方法（インバータの相互コンダクタンスｇｍを上げる方法）及び上記２の方法（入出力の容量結合を少なくする方法）以外の方法を活用した発振回路の実施形態について、図面を参照して説明する。
【００６１】
（第６の実施形態）
図１２は、水晶振動子を発振させる第６の実施形態の発振回路を示す回路図である。図１２に示すように、第６の実施形態の発振回路は、水晶振動子（X’TAL）が接続される端子ＸＴ，ＸＴＢ間に、ＣＭＯＳで構成されたインバータを備え、ＣＭＯＳを構成するＮチャネルＭＯＳトランジスタＭ３００とＰチャネルＭＯＳトランジスタＭ３０１の間には定電流源から定電流Ｉ３００が供給される。なお、ＰチャネルＭＯＳトランジスタＭ３０１単体でもインバータを構成することができる。インバータの入力側及び出力側のそれぞれに負荷容量Ｃ３００，Ｃ３０１が設けられ、上記２つのインバータと並列に帰還抵抗Ｒ３００が設けられている。当該発振回路では、電圧が印加されたインバータによって水晶振動子が発振し、出力端子ＸＴＢから一定周波数の信号を出力する。
【００６２】
さらに、本実施形態の発振回路は、発振回路の電源Ｖｃｃの起動から所定時間（例えば、５００μ秒）をカウントするタイマ回路３０１と、電源ＶｃｃからＣＭＯＳで構成されたインバータへの経路上に設けられたスイッチＳＷ３００と、電源Ｖｃｃから定電流源を介したＭＯＳトランジスタＭ３０１への経路上に設けられたスイッチＳＷ３０１と、タイマ回路３０１によるカウント時間に応じてスイッチＳＷ３００，ＳＷ３０１をオンオフ制御するコントローラ３０３とを備える。スイッチＳＷ３００は、ＮチャネルＭＯＳトランジスタＭ３００のソース側に設けられ、スイッチＳＷ３０１は、定電流源の上流側に設けられている。本実施形態では、スイッチＳＷ３００，ＳＷ３０１のオンオフ制御によって、ＣＭＯＳで構成されたインバータ（以下「第１のインバータ」という。）及びＰチャネルＭＯＳトランジスタＭ３０１単体で構成されたインバータ（以下「第２のインバータ」という。）のいずれかが通電される。
【００６３】
第２のインバータの相互コンダクタンスｇｍ２は、定電流源から第２のインバータに供給される電流Ｉ３００を調整することにより変更可能であるため、相互コンダクタンスｇｍ２を大きくして負性抵抗を上げることができる。しかし、第２のインバータの使用には次のような課題がある。発振器は、インバータに入力される信号及びインバータから出力される信号の各振幅が大きいほど良好なノイズ特性を有する。しかし、第２のインバータの場合、入力側の端子、すなわちＰチャネルＭＯＳトランジスタＭ３０１のゲートが０．７Ｖ付近でクランプされやすいため、入出力信号の振幅が電源電圧の値までフルスイングできない。この現象は、第２のインバータがバイポーラトランジスタで構成された場合に特に現れる。一方、ＣＭＯＳで構成された第１のインバータであれば、入出力信号の振幅が電源電圧の値までフルスイングするため、ノイズ特性が良好となる。
【００６４】
したがって、本実施形態では、起動時に第２のインバータを通電し、定常時には第１のインバータを通電するようスイッチＳＷ３００，ＳＷ３０１をオンオフ制御する。なお、通電されないインバータに対応するスイッチは完全にオフ状態とされる。
【００６５】
図１３及び図１４は、図１２に示した発振回路の具体的な回路図である。第２の実施形態と同様に、電流源は１：１のカレントミラー回路によって実現することができる。また、スイッチＳＷ３０１は、図１３に示すように、カレントミラー回路を構成するＭＯＳトランジスタＭ４１１側に設けても、図１４に示すように、カレントミラー回路を構成するＭＯＳトランジスタＭ４１０側に設けても良い。
【００６６】
以上説明したように、本実施形態の発振回路によれば、起動時には、大きな負性抵抗が得られる第２のインバータを利用し、定常時には、入出力信号の振幅が制限されない第１のインバータを利用する。すなわち、本実施形態では、負性抵抗とノイズ特性の双方の点で状況に適したインバータが用いられる。
【００６７】
上記実施形態では、水晶振動子を発振させる発振回路を例に説明したが、水晶振動子に限らず、セラミック振動子やＭＥＭＳ技術を用いた振動子を発振させる発振回路にも適用することができる。
【産業上の利用可能性】
【００６８】
本発明に係る発振回路は、良好な起動特性及び低消費電力の２つの利点を有する、振動子の発振回路等として有用である。
【図面の簡単な説明】
【００６９】
【図１】帰還抵抗を含まない発振回路を示す回路図
【図２】負荷容量が接地された発振回路（ａ）及び負荷容量が接地されていない発振回路（ｂ）
【図３】水晶振動子を発振させる第１の実施形態の発振回路の概念を示す回路図
【図４】図３に示した発振回路の具体的な回路図
【図５】水晶振動子を発振させる第２の実施形態の発振回路の概念を示す回路図
【図６】図５に示した発振回路の具体的な回路図
【図７】水晶振動子を発振させる第３の実施形態の発振回路の概念を示す回路図
【図８】水晶振動子を発振させる第４の実施形態の発振回路の概念を示す回路図
【図９】水晶振動子を発振させる第５の実施形態の発振回路の概念を示す回路図
【図１０】スイッチＳＷ５００がオン状態のときの制御端子ＸＣＡ，ＸＣＢ間の等価回路
【図１１】スイッチＳＷ５００がオフ状態のときの制御端子ＸＣＡ，ＸＣＢ間の等価回路
【図１２】水晶振動子を発振させる第６の実施形態の発振回路を示す回路図
【図１３】図１２に示した発振回路の具体的な回路図
【図１４】図１２に示した発振回路の具体的な回路図
【図１５】水晶振動子を発振させる従来の発振回路を示す回路図
【図１６】水晶振動子を発振させる従来の発振回路を示す回路図
【図１７】発振回路の等価回路
【図１８】水晶振動子の等価回路
【符号の説明】
【００７０】
５００，７００ インバータ
２０１，３０１，５０１，７０１ タイマ回路
２０３，３０３，５０３，７０３ コントローラ
５１０ バラクタ
X’TAL 水晶振動子
ＸＴ 入力端子
ＸＴＢ 出力端子
ＸＣＡ，ＸＣＢ 制御端子
【特許請求の範囲】
【請求項１】
振動子を発振させる発振回路であって、
１つのトランジスタを有するインバータと、
前記インバータと並列に接続された帰還抵抗と、
前記インバータの入力側及び出力側のそれぞれに設けられた容量素子と、
レベルが異なる２種類の電流のいずれかを前記インバータに供給する可変電流源と、
前記発振回路の電源の起動から所定時間をカウントするタイマ回路と、
前記可変電流源が供給し得る前記２種類の電流の内、前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間はレベルが大きい方の電流を、前記所定時間を経過した後はレベルが小さい方の電流を前記インバータに供給するよう前記可変電流源を制御する電流制御部と、
を備えたことを特徴とする発振回路。
【請求項２】
請求項１に記載の発振回路であって、
前記可変電流源は、並列接続された２つの電流源を有し、
前記電流制御部は、前記２つの電流源のいずれか一方と前記インバータとの間に設けられたスイッチと、前記タイマ回路によるカウント時間に応じて前記スイッチをオンオフ制御するスイッチ制御部と、を有し、
前記スイッチ制御部は、前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間は前記スイッチをオン状態とし、前記所定時間を経過した後は前記スイッチをオフ状態に切り替えることを特徴とする発振回路。
【請求項３】
請求項１に記載の発振回路であって、
前記可変電流源は、１つの電流源及び可変抵抗を有し、
前記電流制御部は、前記可変抵抗の抵抗値を制御して、前記可変電流源が前記インバータに供給する電流のレベルを変えることを特徴とする発振回路。
【請求項４】
振動子を発振させる発振回路であって、
インバータと、
前記インバータと並列に接続された帰還抵抗と、
前記インバータの入力側及び出力側のそれぞれに設けられた容量素子と、
前記２つの容量素子間に当該容量素子と直列に設けられた可変容量素子と、
前記発振回路の電源の起動から所定時間をカウントするタイマ回路と、
前記タイマ回路によるカウント時間に応じて前記インバータの入出力間容量を制御する容量制御部と、
を備えたことを特徴とする発振回路。
【請求項５】
請求項４に記載の発振回路であって、
前記容量制御部は、オン制御されることにより前記インバータの入出力を前記容量素子を介して接地するスイッチと、前記タイマ回路によるカウント時間に応じてスイッチ制御部と、を有し、
前記スイッチ制御部は、前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間は前記スイッチをオン状態とし、前記所定時間を経過した後は前記スイッチをオフ状態に切り替えることを特徴とする発振回路。
【請求項６】
振動子を発振させる発振回路であって、
第１のＭＯＳトランジスタを有する第１のインバータと、
ＣＭＯＳを構成する前記第１のＭＯＳトランジスタ及び第２のＭＯＳトランジスタを有する第２のインバータと、
前記第１のインバータ及び前記第２のインバータと並列に接続された帰還抵抗と、
前記第１のインバータ及び前記第２のインバータの入力側及び出力側のそれぞれに設けられた容量素子と、
前記第１のインバータに電流を供給する電流源と、
前記発振回路の電源の起動から所定時間をカウントするタイマ回路と、
前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間は前記第１のインバータを通電し、前記所定時間を経過した後は前記第２のインバータを通電するよう前記第１のインバータ及び前記第２のインバータを制御する電流制御部と、
を備えたことを特徴とする発振回路。
【請求項７】
請求項６に記載の発振回路であって、
前記電流制御部は、
電源から前記電流源を介した前記第１のインバータへの経路上に設けられた第１のスイッチと、
前記電源から前記第２のインバータへの経路上に設けられた第２のスイッチと、
前記タイマ回路によるカウント時間に応じて前記第１のスイッチ及び前記第２のスイッチをオンオフ制御するスイッチ制御部と、
を有することを特徴とする発振回路。
【請求項８】
振動子と、当該振動子を発振させる請求項１〜７のいずれか一項に記載の発振回路と、を備えたことを特徴とする発振器。
【請求項１】
振動子を発振させる発振回路であって、
１つのトランジスタを有するインバータと、
前記インバータと並列に接続された帰還抵抗と、
前記インバータの入力側及び出力側のそれぞれに設けられた容量素子と、
レベルが異なる２種類の電流のいずれかを前記インバータに供給する可変電流源と、
前記発振回路の電源の起動から所定時間をカウントするタイマ回路と、
前記可変電流源が供給し得る前記２種類の電流の内、前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間はレベルが大きい方の電流を、前記所定時間を経過した後はレベルが小さい方の電流を前記インバータに供給するよう前記可変電流源を制御する電流制御部と、
を備えたことを特徴とする発振回路。
【請求項２】
請求項１に記載の発振回路であって、
前記可変電流源は、並列接続された２つの電流源を有し、
前記電流制御部は、前記２つの電流源のいずれか一方と前記インバータとの間に設けられたスイッチと、前記タイマ回路によるカウント時間に応じて前記スイッチをオンオフ制御するスイッチ制御部と、を有し、
前記スイッチ制御部は、前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間は前記スイッチをオン状態とし、前記所定時間を経過した後は前記スイッチをオフ状態に切り替えることを特徴とする発振回路。
【請求項３】
請求項１に記載の発振回路であって、
前記可変電流源は、１つの電流源及び可変抵抗を有し、
前記電流制御部は、前記可変抵抗の抵抗値を制御して、前記可変電流源が前記インバータに供給する電流のレベルを変えることを特徴とする発振回路。
【請求項４】
振動子を発振させる発振回路であって、
インバータと、
前記インバータと並列に接続された帰還抵抗と、
前記インバータの入力側及び出力側のそれぞれに設けられた容量素子と、
前記２つの容量素子間に当該容量素子と直列に設けられた可変容量素子と、
前記発振回路の電源の起動から所定時間をカウントするタイマ回路と、
前記タイマ回路によるカウント時間に応じて前記インバータの入出力間容量を制御する容量制御部と、
を備えたことを特徴とする発振回路。
【請求項５】
請求項４に記載の発振回路であって、
前記容量制御部は、オン制御されることにより前記インバータの入出力を前記容量素子を介して接地するスイッチと、前記タイマ回路によるカウント時間に応じてスイッチ制御部と、を有し、
前記スイッチ制御部は、前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間は前記スイッチをオン状態とし、前記所定時間を経過した後は前記スイッチをオフ状態に切り替えることを特徴とする発振回路。
【請求項６】
振動子を発振させる発振回路であって、
第１のＭＯＳトランジスタを有する第１のインバータと、
ＣＭＯＳを構成する前記第１のＭＯＳトランジスタ及び第２のＭＯＳトランジスタを有する第２のインバータと、
前記第１のインバータ及び前記第２のインバータと並列に接続された帰還抵抗と、
前記第１のインバータ及び前記第２のインバータの入力側及び出力側のそれぞれに設けられた容量素子と、
前記第１のインバータに電流を供給する電流源と、
前記発振回路の電源の起動から所定時間をカウントするタイマ回路と、
前記タイマ回路によるカウント時間が前記所定時間を経過するまでの間は前記第１のインバータを通電し、前記所定時間を経過した後は前記第２のインバータを通電するよう前記第１のインバータ及び前記第２のインバータを制御する電流制御部と、
を備えたことを特徴とする発振回路。
【請求項７】
請求項６に記載の発振回路であって、
前記電流制御部は、
電源から前記電流源を介した前記第１のインバータへの経路上に設けられた第１のスイッチと、
前記電源から前記第２のインバータへの経路上に設けられた第２のスイッチと、
前記タイマ回路によるカウント時間に応じて前記第１のスイッチ及び前記第２のスイッチをオンオフ制御するスイッチ制御部と、
を有することを特徴とする発振回路。
【請求項８】
振動子と、当該振動子を発振させる請求項１〜７のいずれか一項に記載の発振回路と、を備えたことを特徴とする発振器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２００９−１０５６１１（Ｐ２００９−１０５６１１Ａ）
【公開日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【出願番号】特願２００７−２７４９５８（Ｐ２００７−２７４９５８）
【出願日】平成１９年１０月２３日（２００７．１０．２３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【出願日】平成１９年１０月２３日（２００７．１０．２３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]