【課題】水晶振動子とトランジスタ増幅回路で構成したコルピッツ発振回路で、十分な負性抵抗を確保して安定発振を得るとともに、振幅制御回路を不要にし、さらに温度変化に対する安定化も可能とする。
【解決手段】トランジスタのコレクタに設ける同調回路のインピーダンスが発振周波数において誘導性を呈する構成にする。トランジスタのベース・エミッタ間に接続されるコンデンサＣ２とエミッタ・ＧＮＤ間に接続されるコンデンサＣ３との発振周波数におけるインピーダンス比が３対１以上、かつベース・エミッタ間に接続される容量Ｃ２の発振周波数におけるインピーダンスが３００Ω以上とする。トランジスタのコレクタ・ベース間に接続されるバイアス抵抗Ｒ１が３ｋΩ以下とする。トランジスタのベース・ＧＮＤ間に温度補償用ダイオードＤ１を直列に介挿する。 （もっと読む）

【課題】電源電圧を低電圧化した場合においても、発振回路の最終出力波形のデューティー比を５０％に調整し易く、且つ、種々の外乱要因によってもデューティー比の変動を少なく抑えることが可能な発振回路を提供する。
【解決手段】振動子、増幅回路及び出力回路を含む発振回路であって、前記増幅回路の入力端子に接続される側の前記振動子の端子と、前記出力回路の入力端子とが接続され、振動子の前記端子と、増幅回路の前記入力端子とが容量を介して接続され、さらに、振動子の前記端子側に、所定の電位をバイアスするためのバイアス回路が接続されている。 （もっと読む）

【課題】誤動作を生じさせ得る外乱や雑音により、不測の動作を行うおそれがあった。
【解決手段】前段回路と、前段回路の後段かつ被制御装置の前段に位置に設けられた後段回路とを含み、被制御装置に動作を許可する第１の工程と、被制御装置に動作を維持させる第２の工程と、被制御装置に動作を引き続き維持させる第３の工程と、被制御装置に動作を禁止させる第４の工程とを、前段回路と後段回路とが協動して行う。 （もっと読む）

【課題】入出力端子を介して外部から侵入するサージ電圧から前記主要回路部分を保護することができ、しかも発振回路の電源電圧の変動の影響を受けることなく、安定した周波数で発振することができる発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器を提供すること。
【解決手段】主電源の電源電圧の変動の影響を受けることなく、安定した周波数で発振することができる発振回路を提供すること。
発振回路４０に設けられた静電保護回路２００は、信号路と前記定電圧Ｖ_reg側との間に接続され、信号路に侵入する第１の極性の静電圧をダイオード７２を介してバイパス用定電圧Ｖ_reg側へバイパスさせる第１の静電保護回路部２１０と、前記信号路とアース側との間に接続され、信号路に侵入する第２の極性の静電圧をダイオード７４を介してアース側へバイパスさせる第２の静電保護回路部２２０とを含む。 （もっと読む）

【課題】発振増幅器の出力側におけるノイズ成分の影響を抑制すると共に、所望の信号成分を得るための発振回路を提供する。
【解決手段】圧電振動子と増幅器を接続して、発振閉ループを形成してなる発振回路であって、増幅器の入力と、圧電振動子との接続点から、発振信号成分を取り出す。 （もっと読む）

【課題】１つのＩＣで効率良く、搭載されるセットの仕様や周波数に対応できる水晶発振器を提供する。
【解決手段】発振器１の出力側を、出力側が第１の抵抗７に接続されたインバータ２の入力側と第２の抵抗８の一端とに接続し、第１の抵抗７の他端を第１の容量９の一端と第１のトランジスタ３の入力側とに接続し、第１の容量９の他端を第１のスイッチ１１の一端に接続し、第１のスイッチ１１の他端を接地し、前記第２の抵抗８の他端を第２の容量１０の一端と第２のトランジスタ４の入力側とに接続し、第２の容量１０の他端を第２のスイッチ１２の一端に接続し、第２のスイッチ１２の他端を接地し、第１のトランジスタ３の出力側と第２のトランジスタ４の出力側とを発振出力端子５に接続し、第１のスイッチ１１と第２のスイッチ１２とを記憶装置１３にて制御する。 （もっと読む）

【課題】小型化で異常発振の発生を抑制できる逓倍発振回路を提供する。
【解決手段】水晶振動子Ｙ１を有し所定の周波数で発振する水晶発振回路１１と、水晶発
振回路１１の発振出力に含まれる所定の高調波出力に同調する同調回路１３と、増幅用ト
ランジスタＱ２とこの増幅用トランジスタＱ２コレクタ−ベース間に接続され自己バイア
ス機能とデカップリング機能を有する抵抗Ｒ４と、増幅用トランジスタＱ２コレクタに接
続され、増幅用トランジスタＱ２から出力される所定の高調波出力に同調する同調回路１
５と、同調回路１３と同調回路１５との間を結合する結合コンデンサＣ６とを備えるよう
にした。 （もっと読む）

【課題】充放電回路を利用したウォームアップ方法は、電源断時間によっては、ウォームアップ時間を最適な時間に短縮することができない。また、温度上昇速度の恒温槽付水晶発振器の個体差分のウォームアップ時間を短縮することができない。
【解決手段】ＣＰＵ１０２は、上位装置１５０からの現在時刻を一定時間毎に更新してＦーＲＯＭ１０３に更新記憶している。装置電源の瞬断が発生した場合、ＣＰＵ１０２は、電源復旧時にＦ−ＲＯＭ１０３に更新記憶されていた時刻を電源断時刻とし、また、電源が復旧したときに上位装置１５０から取得した現在時刻とから電源断時間を算出し、その電源断時間と、ＦーＲＯＭ１０３から読み出した、予め恒温槽付水晶発振器１０４の出力クロックから算出された電源断時間対ウォームアップ時間の傾き値とを用いて、恒温槽付水晶発振器１０４の個体差の影響のない、最短のウォームアップ時間を算出する。 （もっと読む）

【課題】発振信号の発振周波数が高いほど、当該発振信号の波形がより鈍っていた。
【解決手段】発振信号を生成する発振回路と、前記生成された発振信号を増幅する増幅回路と、相互に並列接続された複数のＣＭＯＳバッファ回路であって、当該複数のＣＭＯＳバッファ回路の入力端が一つに接続されており、当該複数のＣＭＯＳバッファ回路の出力端が一つに接続されており、各ＣＭＯＳバッファ回路が前記増幅された発振信号をバッファリングする前記複数のＣＭＯＳバッファ回路と、を含む。 （もっと読む）

【課題】比較的安価なトランジスタを使用して、高周波域で高い負性抵抗が得られ、しかも高い発振出力も得られる。
【解決手段】回路ブロックＡは、トランジスタＱ１と水晶振動子Ｘ等によってコルピッツ型発振回路に構成する。回路ブロックＢは、ベース接地形増幅回路に構成されたトランジスタＱ２でトランジスタＱ１のエミッタ出力を増幅し、このコレクタ出力をベース回路（またはコレクタ）に同相で正帰還させる。回路ブロックＣはトランジスタＱ２の出力を発振出力として取り出す。トランジスタＱ２のコレクタに発振周波数も同調させた同調回路を設けた構成、または発振周波数に同調させた同調回路を正帰還の回路に介挿させた構成も含む。 （もっと読む）

【課題】発振周波数の調整を容易にしたインダクタを有する弾性表面波発振器を提供する。
【解決手段】発振用増幅器と帰還回路とから発振閉ループを形成し、前記帰還回路には少なくとも弾性表面波フィルタと、発振周波数を変化させるインダクタと有する弾性表面波発振器において、前記インダクタは少なくともトリミングパターンを有し、前記トリミングパターンの両端子間に最下段が接続した２段以上の第１梯子状パターンと、前記第１梯子状パターンに並列方向に接続した少なくとも第２梯子状パターンを有することを構成とする。 （もっと読む）

【課題】
高周波帯域で使用できると共に低ドライブレベルでの発振が可能な高周波コルピッツ発振回路を提供すること。
【解決手段】
コルピッツ発振回路とコレクタ接地増幅回路とを備え、前記コルピッツ発振回路の出力端子を前記コレクタ接地増幅回路の入力端子とを接続し、前記コレクタ接地増幅回路の出力を前記コルピッツ発振回路に帰還接続するよう構成を有することを特徴とする高周波コルピッツ発振回路。 （もっと読む）

【課題】本発明は発振回路部の発振出力をバッファするバッファアンプを有する発振回路に関し、安定した発振出力を高速に出力することが可能な発振回路を提供することを目的とする。
【解決手段】本発明は、発振回路部と、発振回路部の発振出力を出力する出力アンプとを有する発振回路において、発振回路部の起動電圧と出力アンプの起動電圧との異なる電圧とし、発振回路部が起動した後に出力アンプが起動するようにしたことを特徴とする。 （もっと読む）

【課題】小型化および軽量化がなされるとともに、不要輻射が生じないマイクロ波発生装置およびこれを用いた機器を提供する。
【解決手段】マイクロ波発生装置１０は、高周波信号を出力するダイヤモンドＳＡＷ発振器２０と、このダイヤモンドＳＡＷ発振器２０から入力した前記高周波信号を増幅して出力する第１増幅器１６と、前記ダイヤモンドＳＡＷ発振器２０および前記第１増幅器１６に電力を供給する電源１８とを備えた高周波電源部１２と、前記高周波電源部１２から入力した前記高周波信号をマイクロ波として放射する導波手段１４とを備えた構成である。 （もっと読む）

【課題】 システムＬＳＩ１３に高速クロックを供給する手段を少ない回路及び回路素子で構成し、回路規模を増大させず、環境に配慮し、低消費電力を達成できる発振回路を提供する。
【解決手段】 共振回路１４またはＬＳＩテスタが外部接続される第１及び第２接続端子９、１０、システムＬＳＩ１３に接続される接続端子１１、第１及び第２接続端子９、１０間に接続された第１転送回路４と第１インバータ２の第１直列接続回路、第１直列接続回路に並列接続された負帰還抵抗３、第１インバータ２の出力端と接続端子１１間に接続された第２転送回路６と第２インバー５の第２直列接続回路、第１接続端子９と接続端子１１間に接続された第３転送回路８と第３インバータ７の第３直列接続回路を備え、第１〜第３転送回路２、５、７は、ゲートに相補ＴＥ信号が供給される相補ＭＯＳトランジスタの並列回路からなり、第１及び第２転送回路２、５に供給される相補ＴＥ信号の極性と第３転送回路７に供給される相補ＴＥ信号の極性とが逆極性になる。
（もっと読む）

【課題】従来の発振器用集積回路では、低振幅の出力波形を要求された場合に、出力増幅回路トランジスタ対のゲート・ソース間電圧が十分に確保できず、大きな負荷を駆動できないという問題があった。
【解決手段】 出力増幅回路１１２のＰチャネルトランジスタ１１０およびＮチャネルトランジスタ１１１のゲートを、コンデンサ１０６および１０７により発振回路１０４の出力に交流的に結合するとともに、抵抗１０８および１０９を介してＰチャネルトランジスタ１１０のゲートはＧＮＤ電位に、Ｎチャネルトランジスタ１１１のゲートは電源電位にバイアスされていることにより、これらのトランジスタのゲート・ソース間電圧が充分に確保され、大きな負荷を駆動できるようにしたことを特徴とする集積回路。 （もっと読む）

【課題】主振動（Ｃモード）での安定発振を得ながら、不要振動（Ｂモード）を確実に抑圧した発振を得る。
【解決手段】圧電振動子Ｘ１とトランジスタＱ１および分割容量成分Ｃ１，Ｃ２を含むコルピッツ型発振器において、容量成分Ｃ１と容量成分Ｃ２との接続中点とトランジスタのエミッタとの間に容量成分Ｃ３とインダクタＬ１の直列接続から成る帰還回路を挿入し、容量成分Ｃ２と並列にインダクタＬ２を挿入し、容量成分Ｃ２とインダクタＬ２の並列共振周波数を当該発振器の発振周波数近傍に設定することにより、圧電振動子から見た回路側の負性抵抗となる周波数帯域を、所望する周波数のみを含む狭帯域に設定して当該発振器の不要振動を抑圧する。 （もっと読む）

【課題】 広い電源電圧範囲で安定した発振特性を得ると共に、発振出力の振幅を調整することができる圧電発振回路を提供すること。
【解決手段】 直流電源ＶDDから供給される直流電圧の電圧変動を安定化する安定化電源６と、水晶振動子Ｘ１を振動源とする発振回路部１と、この発振回路部１の出力信号を入力とし、インバータ回路を複数段直列に連結し、その最終段のインバータ回路にデプレッション型ＭＯＳトランジスタが接続されたバッファ回路部２、３、４と、バッファ回路４の出力を増幅する出力増幅回路５とを備えた圧電発振回路において、メモリ回路11に保持されたデータに基づいて複数のＭＯＳスイッチＭsw1〜Msw3により選択される抵抗素子ＲＤ１〜ＲＤ３により、出力増幅回路５を構成するＮｃｈ−トランジスタＭ９のゲート電圧を可変して出力レベルを調整する機能を備える。 （もっと読む）

【課題】 外部端子を新たに設ける必要がなく、追加回路部分を最小限に留め、内部クロック信号の発振及び発振停止が行える発振バッファ回路を提供する。
【解決手段】 第１接続端子ＴＸ１と第２接続端子ＴＸ２を備え、インバータ３の入出力端子間に抵抗４が接続され、インバータ３の入力端子が第１接続端子ＴＸ１に、インバータ３の出力端子が第２接続端子ＴＸ２に接続された発振回路９と、第１接続端子ＴＸ１と第２接続端子ＴＸ２間に接続された発振周波数設定素子５を含む発振周波数設定回路１０と、第１接続端子ＴＸ１と回路基板上のノード間に接続されたダイオード２とを備え、ノードは、回路基板上の構成部品が通常動作時またはスタンバイ時に設定されたとき、高レベル電位または低レベル電位が選択的に印加され、それによりノードの電位によって発振回路９が発振状態または発振停止状態に切替えられる。
（もっと読む）

【課題】 高速起動回路を備えた水晶発振回路をＩＣ化する際の小型化する手段を得る。
【解決手段】 圧電振動子と、増幅回路と、高速起動回路とを備えた圧電発振器であって、高速起動回路は第１のＰＮＰ型Ｔｒ（トランジスタ）と、第２のＮＰＮ型Ｔｒと、第３のＰＮＰ型Ｔｒとを備え、第１のＴｒのエミッタと電源との間に第１の抵抗を接続すると共にコレクタを接地し、第２のＴｒのコレクタを電源に接続すると共にベースとエミッタとを接続し、エミッタ−接地間に容量を接続し、第２のＴｒのエミッタと第１のＴｒのベースを接続し、第２のＴｒのエミッタと第３のＴｒのベースとを接続し、第３のＴｒのコレクタを圧電振動子の一端子に接続して構成される。 （もっと読む）