入力信号を追跡するように出力信号の周波数及び位相が調整される。前記出力信号が導き出される発振信号の周波数を制御するように制御信号が調整される。幾つかの側面においては、前記発振信号の前記周波数は、発振器回路に結合されたリアクティブ回路の再構成によって調整される。前記出力信号の位相は、前記発振信号と調整可能スレショルドの比較に基づいて調整することができる。例えば、前記調整可能スレショルドは、トランジスタ回路に関する調整可能バイアス信号を備えることができ、それにより、前記発振信号は、前記トランジスタ回路への入力として提供され、前記トランジスタ回路の前記出力は、前記出力信号を提供する。 （もっと読む）

【課題】分周器の広帯域かつ低電圧動作を保障する。
【解決手段】信号分配装置は、第２制御信号に従って動作し、参照周波数に従って発振周波数を調整する調整部を有する位相同期ループ回路１０１と、電流源負荷を有し、前記調整部によって調整された発振周波数を分周してＩ／Ｑ信号を生成する分周器１０２と、第１制御信号に従って自走発振周波数を生成する自走発振周波数生成器１０５と、前記参照周波数と前記自走発振周波数を比較する比較部１０３Ａ及び前記比較部１０３Ａの比較結果に従って前記第１制御信号又は前記第２制御信号を生成する制御部１０３Ｂを有する自走発振周波数制御回路１０３と、前記分周器１０２によって生成された前記Ｉ／Ｑ信号を用いて送信又は受信を行う通信回路１０４と、を備えている。 （もっと読む）

【課題】周波数が直線的に変化する範囲が広く且つ占有面積が小さいデジタル発振回路を実現できるようにする。
【解決手段】デジタル制御発振回路１０は、複数の第１の可変容量素子からなる第１の容量素子群１４及び複数の第２の可変容量素子からなる第２の容量素子群１４を含む可変容量部１２を有し、可変容量部１２の容量値に対応した発振周波数の信号を生成する発振部を備えている。第１の可変容量素子の第１の容量変化量は、第２の可変容量素子の第２の容量変化量に２以上の整数値を乗じた値であり、第２の可変容量素子の個数は、２以上の整数値から１を減じた値以上である （もっと読む）

【課題】局部発振器の周波数ドリフトが大きい場合、及び、周波数同期部の周波数検出精度があまり高くない場合においても、伝送品質を劣化させることなく、高速かつ安定的に搬送波との同期を確立する。
【解決手段】位相同期部５２は、周波数同期部５１による周波数同期処理後の残留周波数誤差Δf'を検出し、周波数同期部５１に帰還させる。周波数同期部５１は、収束判定回路８２からの収束ステートを監視し、残留周波数誤差Δf'が収束したタイミングにおいて、位相同期部５２からの残留周波数誤差Δf'に対する周波数引き込みを行う。本発明は、例えば、無線デジタル通信などの搬送波同期回路に適用できる。 （もっと読む）

【課題】異なる複数のビットレートの入力データを再生できるようにしたＣＤＲ回路を提供する。
【解決手段】参照クロックＣＫの周波数に対応した制御信号Ｖｒにより第２の電圧制御発振器３の発振周波数が決定されるＰＬＬ回路と、制御信号Ｖｒにより第２の電圧制御発振器３の発振周波数と同じ周波数で再生クロックＣＬＫ１を発振し且つ入力データのタイミングに合わせて該再生クロックＣＬＫ１の発振位相が調整される第１の電圧制御発振器１と、入力データを再生クロックＣＬＫ１によりリタイミングするフリップフロップ回路２とを備えるＣＤＲ回路において、ＰＬＬ回路に、分周比の異なる２個の分周器７Ａ，７Ｂと、該分周器７Ａ，７Ｂの内の１つを選択するセレクタ８とを備えさせる。 （もっと読む）

【課題】データ信号からクロックを復調する際に、周波数ロックがはずれることを防ぎ、再生装置の再生品質を高める。
【解決手段】ＰＬＬ回路２００は位相追従ループと周波数追従ループを備える。周波数追従ループは、周波数比較器２０２とローパスフィルタＬＰＦ２２５とを備える。周波数比較器２０２は、復調クロックＣＬＫとデータ信号Ｓ１との周波数差を検出し、検出結果に応じた周波数誤差信号を出力する。ＬＰＦ２２５は、周波数誤差信号に応じて充放電するコンデンサ２２６の充放電により周波数誤差信号を平滑して周波数制御電圧信号ＦＶＣを得る。第１の制御部２４０と第２の制御部２５０は、周波数ロック状態において、周波数比較器２０２からＬＰＦ２２５への出力が遮断されるオフ期間と遮断されないオン期間が交互に繰り返されるように制御し、オフ期間においてリーク電流に起因するＦＶＣの変動を補正する。 （もっと読む）

【課題】インダクタの使用による面積増大や、製造ばらつきによる歩留まり低下を防ぎつつ、動作周波数範囲を拡大する。
【解決手段】制御電圧によって制御される周波数で発振して発振信号を出力する電圧制御発振器１０６と；発振信号を分周して第１の分周信号を出力する、自走周波数が制御可能なプリスケーラ１０７と；第１の分周信号を分周して第２の分周信号を出力するプログラマブル・ディバイダ１０２と；第２の分周信号の位相と基準クロック信号の位相を比較して位相差に対応する信号を出力する位相比較器１０８を含み、位相差に対応して制御電圧を生成する制御電圧生成部と；第２の分周信号の周波数と基準クロック信号の周波数を比較して周波数差に対応した信号を出力する周波数比較器１０３と；周波数差に対応した信号に従って周波数差を最小化するように自走周波数を制御する制御部１０９と；を具備する。 （もっと読む）

【課題】 ＶＣＯの出力に生じている周波数変動を動的に補正し、これによりロングタームジッタを削減することが可能な位相調整回路の提供。
【解決手段】 周波数比較部１２において、基準クロックＲＩＮ１の分周クロックＲＥＦ１の周波数とフィードバッククロックＦＩＮ１の分周クロックＦＢ１の周波数を測定および比較し、位相調整部１３において、周波数比較部１２の比較結果により、ＦＢ１の周波数がＲＥＦ１より高ければカウンタ１３−１をカウントアップして可変遅延回路１３−２の遅延量を増やし、ＦＢ１の周波数がＲＥＦ１より低ければカウンタ１３−１をカウントダウンして可変遅延回路１３−２の遅延量を減らす。 （もっと読む）

【課題】システムクロック供給装置及び基準発振器の周波数ずれ判定方法に関し、装置内の基準発振器自身の周波数ずれを、測定用の発振器を用いずに判定し、周波数異常箇所を特定し、異常周波数クロックの送出を防ぐ。
【解決手段】二重化構成（Ｎ系及びＥ系）のシステムクロック供給装置内にそれぞれ備えられたＯＣＸＯ等の基準発振器（＃Ｎ，＃Ｅ）９−１の出力クロックと、システム同期用に通常入力されるリファレンスクロック（例えば８ＫＨｚ）とを、周波数ずれ測定部（＃Ｎ，＃Ｅ）１−１でそれぞれ比較し、所定回数の周波数ずれの発生を誤検出保護回路（＃Ｎ，＃Ｅ）１−２で測定し、該両系の測定結果を基に異常個所判定部（＃Ｎ，＃Ｅ）１−３で、自系若しくは他系の基準発振器（＃Ｎ，＃Ｅ）９−１の出力クロックの周波数ずれ又はリファレンスクロックの異常を判定して異常箇所を特定し、異常箇所を他系に切り替えるよう選択信号を送出する。 （もっと読む）

【課題】設定発振周波数範囲を自律して切り換える。
【解決手段】光ディスク装置１は、動作クロックの制御値に応じて動作クロックの発振周波数を調節可能であり、制御値の変更により調節可能な発振周波数の範囲を、段階的に異なる複数の設定発振周波数範囲のいずれか１つに切り換え可能である発振器２０と、設定発振周波数範囲について、制御値の上限値、当該上限値に対応する制御値の初期値、制御値の下限値、および当該下限値に対応する制御値の初期値が設定されており、制御値が上限値に達した時に一段階上の設定発振周波数範囲に切り換えると共に制御値を当該上限値に対応する初期値に設定し、制御値が下限値に達した時に一段階下の設定発振周波数範囲に切り換えると共に制御値を当該下限値に対応する初期値に設定する発振周波数範囲切り換え回路３０と、を有するクロック生成機能を備える。 （もっと読む）

【課題】スイープ電圧発生のための回路規模を小型化し、且つ非ロック時における周波数引き込み動作を自動的に行なうことが可能なルビジウム原子発振器を提供する。
【解決手段】このルビジウム原子発振器１００は、ＯＭＵ１と、増幅器２と、出力信号をデジタル信号に変換するＡ／Ｄ変換器３と、ロック状態又は非ロック状態を判定する状態判定部１１と、位相変調信号ｆｍの周波数成分を選択的に出力するＢＰＦ１３と、スイープ電圧データを生成するスイープ電圧データ生成手段１２と、タイマ１５と、第１のＢＰＦ１３の出力信号又はスイープ電圧データ生成手段１２の出力信号を選択するＳＷ−Ａ１４と、アナログ信号に変換するＤ／Ａ変換器５と、位相検波して周波数制御信号を生成する位相検波器６と、周波数制御信号を積分処理する積分回路７と、周波数制御信号に従い出力周波数が制御されるＶＣＸＯ８と、を備えて構成されている。 （もっと読む）

【課題】ジッタをデジタル的に発生させることにより、ジッタに関する調整が可能でありジッタ非注入時の信号劣化が生じることを防止したジッタ発生装置を提供する。
【解決手段】本実施の形態におけるジッタ発生装置では、第２カウンタ５が出力する−１〜１の範囲内のランダムな整数値のカウンタ値を第１カウンタ２が出力するカウンタ値に加算して、波形メモリ３にアドレスとして入力し振幅データから波形を得ることにより、ジッタをデジタル的に発生させ、波形２０に対して波形２１，２２の波形の間をランダムにゆらいだ、ジッタが注入された波形を得ることが可能となる。 （もっと読む）

【課題】位相同期回路において、発振回路の周波数変換ゲインのばらつきに起因する帯域やダンピングファクタのばらつきの発生を防止する。
【解決手段】ゲイン特性情報取得部１０７Ａは、判定基準周波数ｆ１，ｆ２を使って、初期電流Ｉini と各周波数で発振させるための周波数制御電流Ｉosciとを合成して電流制御発振部１０１Ａに供給しながら、実動時の電流制御発振部１０１Ａの周波数変換ゲインＫcco を規定する判定基準周波数ｆ１，ｆ２の各発振制御信号Ｉosci_1，Ｉosci_2の差の情報（Ｉout_2 ）を測定し、そのデータを周波数比較結果保持部１７２_2に記憶しておく。位相同期動作時には、周波数比較結果保持部１７２_2に記憶しておいた周波数比較結果ｆcompのデータＤ（ｆ２）に基づく制御電流Ｉcpcnt を補正信号として使って、周波数変換ゲインＫcco のばらつきが相殺されるように駆動部１０４Ｚを制御する。 （もっと読む）

【課題】
電圧制御発振器によって駆動される分数分周方式シンセサイザを有する構造において、周波数精度を維持する。
【解決手段】
このために、最初に、分数分周方式シンセサイザを使用することで、大きな周波数誤差を修正する。つぎに、分数分周方式シンセサイザから電圧制御発振器へ、修正値を毎回少しずつ、ゆっくりと移動させる。
（もっと読む）

【課題】回路規模の大幅な増大を招かずに、早期に所望の周波数を有する信号を出力することができる位相同期ループ回路及び当該回路を備える信号発生装置を提供する。
【解決手段】位相同期ループ回路１は、ＰＬＬ部１０と、ＰＬＬ部１０から出力される信号Ｓ１の周波数をＰＬＬ部１０の同調周波数帯域に高速に引き込むためのプリチューン信号Ｓ２６を生成するプリチューン信号生成部２０とを備えている。プリチューン信号生成部２０は、ＰＬＬ部１０から出力される信号Ｓ１の周波数をカウントするカウンタ２１、カウンタ２１でカウントされた信号Ｓ１の周波数とプリチューン周波数との誤差を示す誤差値が所定の閾値よりも小であるか否かを判定する誤差判定部２３、及び誤差判定部２３の判定によって誤差値が所定の閾値よりも小となるときのＰＬＬ部１０に与えられるプリチューン信号Ｓ２６を記憶するメモリ２５を備える。 （もっと読む）

【課題】周波数比較回路を少ない素子数で構成できるようにすると共に、第１、第２の信号（例えば、ＮＣＬＫ信号およびＭＣＬＫ信号）の周波数が一致しているか否かを正しく判定できるようにした周波数比較回路、ＰＬＬ周波数シンセサイザテスト回路及びそのテスト方法を提供する。
【解決手段】ＮＣＬＫ信号の立ち上がりもしくは立ち下がりのエッジを検出し、基準クロックで同期化されたＵＰ信号を生成するエッジ検出回路１１１ａと、ＭＣＬＫ信号の立ち上がりもしくは立ち下がりのエッジを検出し、基準クロックで同期化されたＤｏｗｎ信号を生成するエッジ検出回路１１１ｂと、ＵＰ信号及びＤｏｗｎ信号をカウントし、そのカウント値をＱ_１、Ｑ_０信号で出力する２ビットアップダウンカウンタ１１２と、Ｑ_１、Ｑ_０信号に基づいて、ＮＣＬＫ信号の周波数とＭＣＬＫ信号の周波数とが一致しているか否かを判定する判定回路１１３と、を有する。 （もっと読む）

【課題】周波数比較回路を少ない素子数で構成できるようにすると共に、ＮＣＬＫ信号およびＭＣＬＫ信号等の周波数が一致しているか否かを正しく判定できるようにする。
【解決手段】ＮＣＬＰ信号の分周信号であるＮＣＬＰ２信号と、ＭＣＬＰ信号の分周信号であるＭＣＬＰ２信号とを生成する。次に、ＭＣＬＰ２信号がＨレベルのときはＮＣＬＰ信号をアップ信号としてカウントし、ＭＣＬＰ２信号がＬレベルのときはＮＣＬＰ信号をダウン信号としてカウントし、そのカウント値をＱＮ_１、ＱＮ_０信号で出力する。また、ＮＣＬＰ２信号がＨレベルのときはＭＣＬＰ信号をアップ信号としてカウントし、ＮＣＬＰ２信号がＬレベルのときはＭＣＬＰ信号をダウン信号としてカウントし、そのカウント値をＱＭ_１、ＱＭ_０信号で出力する。そして、ＱＮ_１、ＱＮ_０、ＱＭ_１、ＱＭ_０の各信号に基づいて、ＮＣＬＰ信号とＭＣＬＰ信号の各周波数が一致しているか否かを判定する。 （もっと読む）

【課題】入力される基準クロック信号に基づく変調波を生成するスペクトラム拡散クロック発生回路であって、回路の製造プロセス、電源、又は、温度等に起因する変調波の変動を低減するスペクトラム拡散クロック発生回路を提供すること。
【解決手段】出力信号を分周した分周出力信号を出力する分周器と、前記分周出力信号と受信した基準クロック信号との位相差を検出する位相比較器と、前記位相差に応じて充放電信号を発生するチャージポンプと、前記充放電信号に応じた差信号を発生するループフィルタと、前記差信号と変調波とが入力されて被変調波を生成する変調回路と、前記被変調波に応じた周波数のクロックを発生するクロック発生器とを有するスペクトラム拡散クロック発生回路であって、前記基準クロック信号に基づき前記変調波を生成する変調波生成回路を有するスペクトラム拡散クロック発生回路。 （もっと読む）

【課題】入力データに含まれているジッタを削除した再生データを得る。
【解決手段】入力データのデータレート周波数と同じ周波数の参照クロックを入力データにより位相合わせして再生クロックを作成し、該再生クロックにより前記入力データをＦＩＦＯ１０１に書き込む。該ＦＩＦＯ１０１からの読み出しには、前記再生クロックと同期関係にない前記参照クロック又は別のクロックを使用し、前記ＦＩＦＯ１０１から再生データを出力させる。 （もっと読む）

【課題】発振周波数の離散的な調整機能を設けた電圧制御発振装置の調整が簡単かつ正確にできるようにする。
【解決手段】調整データの入力で、電圧制御発振部の発振周波数の可変範囲を複数段階に調整可能な構成とする。また、制御電圧データに従い、調整用の制御電圧を可変で発生させる制御電圧生成部を備える。その上で、調整用の制御電圧を可変で生成させ、その可変生成された調整電圧で電圧制御発振部の発振を、設定可能な最大周波数と最小周波数とし、その最大周波数と最小周波数とを計測する。その計測結果から中心周波数を計算し、計算された中心周波数を用いて、電圧制御発振部の適正な調整用の制御電圧を設定し、その設定された制御電圧に固定して、調整データを可変させて適正な調整データを設定する処理を行う。 （もっと読む）