【課題】 簡単な回路構成にて円滑かつ適正にＰＬＬの周波数ずれを検出でき、これにより、ＰＬＬの位相を適正位相に円滑に追従させ得るＰＬＬ回路およびそれを内蔵したディスク再生装置を提供する。
【解決手段】 システムクロックをｍ個カウントする期間に生じるリサンプルタイミングの回数をリサンプルタイミングカウンタ１１１にてカウントする。このカウント値Ｋｒと目標値Ｋ０を周波数エラー検出回路１１２にて比較し、その差分値ΔＦ＝Ｋ０−Ｋｒを算出する。算出された差分値ΔＦは周波数ずれデータとしてＬＰＦ１１３に入力される。そして、ＬＰＦ１１３にて直流化された後、加算器１０９にて位相差データΔＰに加算され、デジタルＶＣＯ１１０に入力される。これにより、デジタルＶＣＯ１１０にて生成されるリサンプルタイミングが、適正周波数および適正位相に近づくよう調整される。 （もっと読む）

【課題】ロック／アンロック状態の範囲を定める許容位相誤差を周波数にかかわらず一定の割合で設定することができ、各種変動やばらつきの影響を受けることなく、ロック／アンロック状態を精度よく検出することができるようにしたロック検出回路およびこれを用いたＰＬＬ回路を提供する。
【解決手段】
電圧制御発信回路の発振出力信号ＦＢＣＬＫ１に対して位相が前後にずれた出力信号ＦＢＣＬＫ２，ＦＢＣＬＫ３の位相差をロック状態の範囲として設定し、基準信号ＲＥＦＣＬＫがこの位相差の範囲内に入っていればロック状態、入っていなければアンロック状態として検出する。 （もっと読む）

入力データ速度の２分の１（すなわちハーフレートのクロック）に等しいクロック速度で動作するクロックリカバリ回路および高速位相検出器回路が提示される。クロックリカバリ回路は二重入力ラッチを用いて、ハーフレートのクロック信号の立ち上がりエッジおよび立下りエッジの双方で入力シリアルデータをサンプリングして、等価の最高データ速度のクロックリカバリを与える。クロックリカバリ回路は、入力シリアルデータビットの中心におけるハーフレートのクロック遷移を維持するように機能する。クロックリカバリ回路は、位相検出器、チャージポンプ、制御された発振モジュールおよびフィードバックモジュールを含む。位相検出器は、チャージポンプへの入力データ信号における位相およびデータの遷移に関する情報を生成する。一般的に、回路は遅延の影響を受けず、互いに対してずらされた位相および遷移情報を受信する。高速位相検出器回路は、入力シリアルデータからの位相情報および遷移情報を与える。高速位相検出器回路は、ハーフレートのクロックの立ち上がりエッジおよび立下りエッジの双方での入力シリアルデータをサンプリングして、等価の最高データ速度サンプリングを与える。高速位相検出器回路は、位相情報および遷移情報の間で遅延を生じる。位相情報は第１のビット周期で生成され、遷移情報は第１のビット周期に対する第２のビット周期で生成される。
（もっと読む）

【課題】柔軟なレンジの動作周波数Ｆならびに連続同一符号ＣＩＤ要件に対応するマルチモードクロックデータリカバリ（ＣＤＲ）回路を使用して復元クロック信号を生成するための技術を提供する。
【解決手段】第１のモード内において制御された発振器が復元クロック信号を提供し、第２のモードにおいては位相補間器が復元クロック信号を提供する。マルチモードＣＤＲ回路は、（ＣＩＤ／Ｆ）が時間許容値未満である場合第１のモードで動作し、（ＣＩＤ／Ｆ）が時間許容値より大きい場合第２のモードで動作する。 （もっと読む）

【課題】 簡単な構成で効果的に均一なスペクトラム拡散を実現したクロック生成方法とクロック生成回路を提供する。
【解決手段】 ＰＬＬ回路と変調器とを用いて、上記ＰＬＬ回路における帰還用分周器の分周比を上記変調器の変調プロファイルを基に生成された変調データに従って変化させて周波数変調を施してスペクトラム拡散を行う際に、上記変調プロファイルの折り返しポイントを移動させて周波数頻度を分散させて上記拡散スペクトラムを再拡散させる。ＰＬＬ回路と変調器からなり、上記変調器に多重変調プロファイル生成回路を設けて、変調プロファイルの折り返しポイントを移動させ、周波数頻度を分散させることにより拡散スペクトラムを再拡散させる。 （もっと読む）

【課題】ディジタル位相同期ループ回路において制御発振部の追従性能を向上させる。
【解決手段】このディジタル位相同期ループ回路において、第２の分周器１８は、第１の位相比較器１０からの第１の同期制御信号(c),(d)にしたがって所定のマスタ・クロックを１／Ｎに分周して基準クロック(a)のＭ倍の周波数を有する出力クロック(g)を生成する。第２の位相比較器５４は、基準クロック(a)の位相とフィードバック・クロック(b)の位相とを比較して、それらの位相差に応じた第２の同期制御信号(m),(n)を生成する。そして、レンジカウンタ（分周比制御部）５６は、分周器１８おける分周比Ｎを第２の同期制御信号(m),(n)にしたがって可変制御する。 （もっと読む）

【課題】 初期起動においてロックアップ時間を短縮できるデュアルループＰＬＬ（Phase Looked Loop）を提供すること、および消費電力低減に寄与する逓倍クロック発生装置を提供すること。
【解決手段】 デュアルループＰＬＬは、位相を比較する位相比較器１を有する位相比較ループと、周波数を比較する周波数比較器７を有する周波数比較ループとを有するデュアルループＰＬＬを備え、周波数比較器７は、位相比較器１に用いる、外部基準クロックラインＣＬｅｘ１１から入力される基準クロック信号と異なる、キャリブレーションクロックラインＣＬｃａｌ１８から入力される入力信号を用いて周波数比較を行う。また、上記デュアルループＰＬＬを用いて、逓倍クロック発生装置を構成する。
（もっと読む）

【課題】デッドロックを防止するデッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法を提供する。
【解決手段】位相周波数検出器、電荷ポンプ、ループフィルター、電圧制御発振器、及び主分周器を備え、電圧制御発振器の出力端と主分周器の入力端との間に連結され、電圧制御発振器の出力信号の周波数が所定の周波数より高い時、電圧制御発振器の出力信号を周波数分周して、主分周器に提供するデッドロック防止回路を備えることを特徴とする位相同期ループ回路である。 （もっと読む）

【課題】遅延または周波数の安定度低下やコスト増加を抑えることができ、設計時間も短縮することが可能な遅延安定化回路および半導体集積回路を提供する。
【解決手段】キャパシタと抵抗からなるパッシブなノイズフィルタ１３と、ノイズフィル１３を経由して電源の電力が供給される論理ゲートを含む可変遅延回路１１１を含むリングオシレータ１３と、外部から入力されたクロックを基準に用いて可変遅延回路１１１の遅延変動を抑えるための遅延制御信号ＤＣＴＬを可変遅延回路１１１に出力するフィードバック制御回路１２と、を有し、リングオシレータ１３によりクロックＣＬＫを出力する。 （もっと読む）

周波数比較器は、基準クロックおよび出力クロックの周波数を比較し、周波数比較信号を出力する。周波数可変回路は、直列接続された複数の反転回路を有する遅延回路と第１選択回路とから構成される。第１選択回路は、奇数番目の反転回路から出力される奇数出力信号のいずれかを周波数比較信号に応じて選択し、帰還信号として遅延回路の入力に帰還させる。位相比較器は、基準クロックおよび出力クロックの位相を比較し、位相比較信号を出力する。第２選択回路は、奇数出力信号のいずれかを位相比較信号に応じて選択し、出力クロックとして出力する。周波数可変回路は、帰還ループを構成する反転回路の接続段数を調整することで、出力クロックの周波数を変更する可変発振器として機能する。遅延回路は、出力クロックの周波数調整および位相調整の両方に共通して用いられる。このため、回路規模を低減できる。
（もっと読む）

本発明は、安定度を改善させた信号周波数の変換を可能にする周波数ロック・ループおよび関連する方法を提供する。本発明を具現化している周波数ロック・ループは、入力信号を受け取るための入力と、この入力と異なる周波数を有する出力信号を出力するための出力と、を含んでいる。周波数検出器は、１次チャンネルからの第１の係数化された入力および２次チャンネルからの第２の係数化された入力を受け取ること、第１の係数化された入力と第２の係数化された入力の差を計算すること、ならびに２つの係数化された入力の差に基づいて出力を発生させること、を行うように構成させている。電圧制御発振器は、周波数検出器から出力を受け取り、かつ出力信号を発生させるように構成させている。電圧制御発振器は、周波数検出器の出力に基づいて出力周波数を最適に設定している。従来の周波数ロック・ループと異なり、この周波数検出器では、入力因数が複雑な約分を必要とするか否かと無関係に動作するような２進レート乗算器から入力を受け取っている。すなわち、２進レート乗算器はそれぞれの入力因数の可約性に依存しないため、ＭおよびＮが大きくかつ比較的素数性であるか否かと無関係に、その回路は補正の遅れを生じることがない。
本発明は、従来の設計と比べてより高速かつより良好に動作し、かつループ内に固有極を有さないような回路構成を提供する。さらに、本発明に従って構成した回路は、ＭおよびＮが素数などの比較的大きな既約数であるか否かと無関係に動作する。
（もっと読む）

【課題】周波数比較機能を有さない位相比較器を用いた場合において、確実に周波数引き込みが可能であって、確実にロックはずれを検知できる位相同期発振器を提供する。
【解決手段】周波数比較機能を有さない位相比較器と電圧制御発振器とを有するメインＰＬＬ回路と、電圧制御発振器からの周波数を精度良くモニターするクオリファイＰＬＬ回路と、モニターした周波数が所定範囲からはずれると、固有周波数を有する振動子を用いた固定周波数の発振器に電圧制御発振器を同期させるスターターＰＬＬ回路とを備える。 （もっと読む）

【課題】小型で設計や調整が容易な発振周波数制御回路を提供すること。
【解決手段】入力されるアナログ制御電圧に応じた周波数の発振信号を生成する発振回路から出力される、発振信号の周波数を計数する周波数カウンタと、入力されるデジタル値に応じて前記アナログ制御電圧を生成する複数のＤ／Ａコンバータと、入力される制御信号に応じたデジタル値を生成するデジタル値生成回路と、周波数カウンタにより計数される周波数を基準の周波数と比較して、比較の結果に応じて前記デジタル値生成回路に入力する制御信号を生成する演算回路とを備える発振周波数制御回路を提供する。 （もっと読む）

位相周波数検出器（ＰＦＤ）と、チャージポンプと、電圧制御発振器とを含むシグマデルタベースのフェーズロックループ・デバイスが提供される。ＰＤＦは、基準信号とフィードバック信号とを受信し、基準信号とフィードバック信号との比較に基づく信号を出力する。チャージポンプは、ＰＦＤからの出力信号に基づくチャージを出力する。チャージポンプは、固定量の電流を流す第１の電流源と、可変量の電流を流す第２の電流源とを含む。電源制御発振器は、チャージポンプからの受け取ったチャージに基づくクロック信号を出力する。
（もっと読む）

【課題】 周波数を切替えた際に短時間に希望する周波数に収束するものであって、しかもＣＰＵなどを必要としない簡単な構成で、かつ安価なＰＬＬ回路を提供する。
【解決手段】 ＰＬＬ回路は、基準信号Ｓ０と出力信号Ｓ１とが入力される周波数検出回路６を備えている。周波数検出回路６は、基準信号Ｓ０の周波数と電圧制御発振回路４からフィードバックされる出力信号Ｓ１の周波数とを比較して、出力信号Ｓ１の周波数が所定の範囲内に入ったときに、ローパスフィルタ３に対してアクティブ信号を出力するように構成される。この周波数検出回路６から出力されるアクティブ信号によりローパスフィルタ３の時定数を大きくするように制御している。 （もっと読む）

【課題】 周波数比較と位相比較を常時並行して行い、位相比較時の電圧制御発振器のゲインを小さく設計できると共に、位相同期のためのＰＬＬの応答性も速く設計することができ、外部の温度変動や電源電圧変動が起こった場合でも周波数比較側の電圧調整で対応できるクロックデータリカバリ回路を得る。
【解決手段】 周波数比較用のループと位相比較用のループが存在し、周波数引き込み時と位相比較時で切り替えを行う。電圧制御発振器ＶＣＯの制御電圧が第１制御電圧ＶＣＯＩＮ１及び第２制御電圧ＶＣＯＩＮ２の２系統存在し、第１制御電圧ＶＣＯＩＮ１及び第２制御電圧ＶＣＯＩＮ２によって電圧制御発振器ＶＣＯの発振周波数を調整する。また、第１制御電圧ＶＣＯＩＮ１電圧がＶＣＣ／２になるように第２制御電圧ＶＣＯＩＮ２を演算増幅器ＡＭＰで負帰還をかけて調整するようにした。 （もっと読む）

【課題】 従来の発振器では経時変化により劣化して周波数が変化した場合に、定期的に計測しなおしてゼロ調整しなくてはならなかった。そのため計測の設備を用意し、計測しながら周波数調整を行っていた。
【解決手段】 本発明では、二つの発振器のうち第二発振器は普段電源を入れず劣化させないようにし、第一発振器を常に動作させ、定期的または任意の間隔で第二発振器を動作させて、これを基準として第一発振器の周波数ずれを補正し、安定な周波数を得られる発振器としている。そして第二水晶発振器を動作させていない間にも、制御回路で過去のデータから時間当たりの補正量を算出して、周波数調整を行っている。 （もっと読む）

４相相関器（２）を含む周波数検出器（１０）を具備し、データおよびクロック再生で使用される位相ロックループ（１）であり、周波数検出器を構成する４相相関器（２）は、入力信号（Ｄ）と同じビットレートを有する信号によって制御される第１のマルチプレクサ（３１）および第２のマルチプレクサ（３２）に接続されたダブルエッジクロック式双安定回路（２１，２２，２３，２４）と、第１のマルチプレクサ（３１）により供給される第１の信号ペア
【数１】


および第２のマルチプレクサ（３２）により供給される第２の信号ペア
【数２】


によって制御される位相検出器（ＤＦＦ）と、を含む。
（もっと読む）

【課題】 従来の発振器では経時変化により劣化して周波数が変化した場合に、定期的に計測しなおしてゼロ調整しなくてはならなかった。そのため計測の設備を用意し、計測しながら周波数調整を行っていた。
【解決手段】 本発明では、二つの発振器のうち第二発振器は水晶振動子の水晶電流を多く流して短期安定度のよい発振器とし、これを基準として水晶電流を少なくして長期安定度の特性の良い第一発振器に位相同期させて、安定な周波数を得られる発振装置としている。 （もっと読む）

【課題】 恒温槽の水晶発振器では、熱により水晶振動子や周辺部品が劣化し周波数変動の原因となっている。
【解決手段】 本発明では、常時動作させている第一水晶発振器と定期または任意に電源を入れて動作させる第二水晶発振器があり、熱的劣化のない第二水晶発振器を基準周波数として周波数調整回路により第一水晶発振器の周波数を調整している。 （もっと読む）