【課題】向上されたループ安定度とより早いロッキング率を有する適応的位相同期ループを含む半導体装置を公開する。
【解決手段】本発明の実施形態では、ループの安定度のために第２電荷ポンプを用いない方法として具現されていて、結果的に、本発明の位相同期ループはより小さいチップダイ（ｃｈｉｐ ｄｉｅ）面積を占める。本発明の他の実施形態では、複数の電荷ポンプが用いられて、従来技術に比べてより向上されたロッキング（ｌｏｃｋｉｎｇ）応答時間を得ることができる。 （もっと読む）

【課題】補間回路の最小動作周期を低減でき、ＤＬＬの最大動作周波数を向上させることができる、ＤＬＬ回路を提供する。
【解決手段】位相検知回路２１は、入力される基準クロック信号とレプリカ回路１７から出力されるクロック信号との位相の差を検知し遅延制御回路２２に出力する。遅延制御回路２２は、位差の信号を基に、基準クロック信号の位相を調整する制御信号を出力する。そして、遅延制御回路２２から出力される制御信号を基に、マルチプレクサ１２、１３は、粗調整遅延回路１０からインバータ２段分の遅延差を有する信号を選択して出力し、第１の微調整遅延回路１４は、マルチプレクサから入力した２段分の遅延差の信号を基に、インバータ１段分の遅延差を有する信号を出力する。第２の微調整遅延回路１５は、この１段分の遅延差を有する信号に基づいてクロック信号の位相を調整する。 （もっと読む）

【課題】 ＰＬＬ回路の出力周波数毎の閉ループ伝達特性を一定に保ち、所望の周波数を出力するのに必要な電圧制御発振器の制御電圧要求が大きい場合でも、電圧制御発振器を制御できるＰＬＬ回路を得る。
【解決手段】 ＰＬＬ回路内にループフィルタ切替器６ａを設け、ループフィルタ切替器６ａは、その入力部に接続されたスイッチ８ａと出力部に接続されたスイッチ８ｂとで、ループフィルタを選択的に切替え、各ループフィルタがオペアンプを用いた能動回路から構成される。 （もっと読む）

【課題】可変容量素子の容量可変域に応じた広い周波数可変域を確保することができる電圧制御型可変周波数発振回路を提供する。
【解決手段】コイルＬ１，Ｌ２および可変容量素子１１１，１１２を有する共振回路１０１と、負性抵抗回路１０２とを含む発振回路部１０３を備える電圧制御型可変周波数発振回路である。発振回路部１０３と電源電位ＶＤＤとの間に第１の抵抗３０１を設ける。また、発振回路部と接地電位端との間には第２の抵抗３０２を接続するとよい。 （もっと読む）

【課題】 広い周波数範囲が必要とされるＰＬＬ回路において、そのＰＬＬ特性を一定に保つことができるようにするとともに、そのための構成を簡単化する。
【解決手段】 ＶＣＯ１１と、その発振信号を１／Ｎの周波数に分周する可変分周回路１２と、その分周信号と基準信号とを位相比較する位相比較回路１３とを設ける。位相比較回路１３の比較出力から分周信号と基準信号との位相差に対応してパルス幅の変化するチャージポンプ電流ＩCPを出力するチャージポンプ回路１４と、チャージポンプ電流ＩCPが供給されて分周信号と基準信号との位相差に対応してレベルの変化する電圧を出力するとともに、この電圧をＶＣＯ１１にその制御電圧として供給するループフィルタ１５とを設ける。ＶＣＯ１１の発振周波数と、ＰＬＬ帯域を設定するための係数との関数として、チャージポンプ電流ＩCPの値を計算してチャージポンプ回路１４に設定する制御回路２２を設ける。 （もっと読む）

【課題】所望の単位遅延回路の１個分の遅延追加がなされた場合であっても不安定な単位遅延回路が連続しないようにすること。
【解決手段】本発明は、外部クロックと内部クロックとの位相差を比較する位相比較器１と、位相比較器１からの出力信号により遅延時間を制御するアップダウンカウンタ２と、外部クロックの遅延を制御して内部クロックとするため、アップダウンカウンタ２から出力される信号の複数ビットに対応した複数個の単位遅延回路（Delay-Cell）を備え、この複数個のDelay-Cellを直列に接続するにあたり、アップダウンカウンタ２からの出力における同一ビットの出力により制御されるDelay-Cellが隣り合わないよう接続されるデジタル遅延ライン３とを有する遅延同期ループ回路である。 （もっと読む）

【課題】通信機などが必要とする発振装置の発振周波数範囲の広帯域化が、簡単な構成で精度よく行えるようにする。
【解決手段】８ＧＨｚから１２ＧＨｚなどの第１の周波数帯域幅の可変範囲を持つ低位相雑音な発振手段と、発振手段の発振出力を分周する周波数分周器とを備える。発振手段が出力する発振信号の周波数と、周波数分周器で分周する分周比を制御して、周波数分周器の出力周波数を、発振手段の発振周波数以下の周波数で、第１の周波数帯域幅と同じかそれ以上の周波数帯域幅で可変設定される所望の周波数とする制御を行う。 （もっと読む）

【課題】広帯域を細かく設定でき、周波数の引き込み範囲が広い周波数シンセサイザを提供する。
【解決手段】電圧制御発振部の出力周波数の正弦波信号を直交検波し、検波に用いた周波数信号の周波数との差分の周波数（速度）で回転するベクトルを利用したＰＬＬにて、周波数引き込み手段は、ＰＬＬから電圧制御発振部への制御電圧が予め設定した設定範囲よりも大きい場合には、出力周波数を上昇させるための第１の定数を引き込み用電圧として積分し、また当該制御電圧が前記設定範囲よりも小さい場合には、出力周波数を低下させるための第２の定数を引き込み用電圧として積分する。そして加算手段は、ＰＬＬからの制御電圧と周波数引き込み手段からの引き込み用電圧とを加算し、電圧制御発振部へ出力する。 （もっと読む）

【課題】受信マージンを拡大可能な信号再生回路を提供する。
【解決手段】例えば、クロック信号ＣＬＫａ,ＣＬＫｂ,ＣＬＫｃを生成するクロック生成部ＣＬＫ＿ＧＥＮと、ＣＬＫａとＣＬＫｂの間、又はＣＬＫｂとＣＬＫｃの間にデータ信号Ｄｉのエッジが入り込んだ際に、位相検出信号（ＥＡＲＬＹ，ＬＡＴＥ）を生成するクロック・データ判定部ＣＤ＿ＪＧＥと、ウインドウ幅制御部ＷＷ＿ＣＴＬ等を設ける。ＣＬＫ＿ＧＥＮは、この位相検出信号に基づいて、前述したＤｉのエッジが入り込まないように、ＣＬＫａ，ＣＬＫｂ，ＣＬＫｃの全体位相を互いの位相差を保ったままで制御すると共に、ＷＷ＿ＣＴＬからの信号（Ｓｗｗ）に基づいて、ＣＬＫａとＣＬＫｂの位相差、およびＣＬＫｂとＣＬＫｃの位相差を制御する。 （もっと読む）

【課題】発振周波数可変域の異なる複数の電圧制御発振器を有する局部発振信号発生装置を検査するための検査方法であって、安価な半導体検査装置を用いて実現可能であり且つ検査効率のよい検査方法を提供する。
【解決手段】発振周波数可変域の異なる複数の電圧制御発振器１＿１〜１＿ｎを有する局部発振信号発生装置を検査するための検査方法であって、前記複数の電圧制御発振器１＿１〜１＿ｎの各発振周波数可変域の上端周波数及び下端周波数のうち一部のみ（例えばｆ_A，ｆ_B）を探索し、その探索結果を用いた演算によって得られた周波数ポイント（例えばｆ_D）の正常発振の有無を判定することにより、発振周波数可変域が隣接する電圧制御発振器同士において発振周波数可変域が規定以上重複していることを検査する検査方法。 （もっと読む）

【課題】 エージング時に使用可能な同期逓倍クロック発生回路を提供することである。
【解決手段】 可変ディレイヤを用いた発振回路と、カウンタを用いた発振周波数制御回路とを有し、入力クロック周波数の逓倍の周波数のクロックを発生するクロック発生回路において、上記発振回路を入力クロックに同期させて動作させることで、入力クロックと同期した逓倍クロックを発生させる。 （もっと読む）

【課題】複数のＶＣＯを切り替えて使用するＰＬＬ回路において、ＶＣＯの位相雑音を最適化することである。
【解決手段】ＰＬＬ回路１１の複数のＶＣＯ１２−１〜１２−ｎの内の１つの選択は、ＶＣＯ選択データにより行われ、キャパシタの選択はＶＳＢデータにより行われる。バイアス電流設定回路２５は、ＶＣＯ選択データとＶＳＢデータと制御電圧のデジタル変換値ＶＴＤをデコードして、予め定めたバイアス設定値を可変電流源Ｉ１に出力する。 （もっと読む）

【課題】発振信号の周波数帯域を広くさせつつ、位相雑音を低減することが可能な電圧制御発振回路を提供することを目的とする。
【解決手段】電圧制御発振器７〜１０と、選択信号Vout_SELに対応する発振信号を選択するセレクタ１１と、セレクタ１１により選択された発振信号の振幅値Vout_Levを検出する検出回路１２と、スイッチ１３、１４と、スイッチ１３を介して入力される電圧Vtuneに対応するデジタル値Daを出力するとともに、スイッチ１４を介して入力される振幅値Vout_Levに対応するデジタル値Dbを出力するＡＤＣ回路１５と、選択信号Vout_SEL及び選択信号Vout_CAPをデジタル値Daに基づいて出力するとともに、電圧制御発振器に流れる電流値をデジタル値Dbに基づいて制御する制御回路１６とを備えて電圧制御発振回路２を構成する。 （もっと読む）

【課題】チップ上における占有面積が小さく、広範囲なクロック周波数に対応可能なＤＬＬ回路を提供する。
【解決手段】外部クロック信号ＣＬＫを遅延させるディレイライン２１０と、ディレイライン２１０による遅延量を制御する制御回路とを備える。ディレイライン２１０は、従属接続された複数の可変遅延素子５００を有し、可変遅延素子５００は、バイアス電流量によって遅延量が変化する差動回路構成であり、制御回路は、バイアス電流量を設定する第１の制御部３００と、複数の可変遅延素子５００のうち出力を取り出す可変遅延素子を選択する第２の制御部４００とを有している。本発明によれば、可変遅延素子によってディレイラインが構成されていることから、少ない段数にて広範囲なクロック周波数に対応することが可能となる。 （もっと読む）

【課題】パイプライン処理によるＰＬＬの処理速度の高速化と収束性能の向上との両立を図る。
【解決手段】例えば二次のＰＬＬにおいて、ループフィルタの入力に対して、該ループフィルタの出力の移動平均を負帰還すると共に、該ループフィルタの積分項に対して所定ゲインを与えたものを正帰還する。具体的には、フィードバック制御ループとしての閉ループ全体の遅延量をＤとしたとき、上記ループフィルタの出力の「Ｄ−１」回の移動平均を上記ループフィルタの入力に負帰還し、上記ループフィルタの積分項に対しＤをゲインとして乗じたものを上記ループフィルタの入力に正帰還する。これにより、フィードバック制御ループ内に生じる遅延成分を補償することができ、パイプラインディレイの補償が可能となる。つまりこれにより、パイプライン処理によるＰＬＬの処理速度の高速化と収束性能の向上との両立が図られる。 （もっと読む）

【課題】 部品点数を削減でき、小型化に適した移動体通信機用の無線送信回路を提供する。
【解決手段】 従来の移動体通信機で必要とされていたＴＸ，ＲＦ，ＩＦ周波数帯の３つの発振器のうちＲＦ周波数帯ＰＬＬと、ＩＦ周波数帯ＰＬＬとを１つのＰＬＬシンセサイザＳＳで兼用し、チップ内で大きな面積を専有する必要な発振器の個数を低減して部品点数を削減する。具体的には、ＲＦ周波数帯ＰＬＬのＶＣＯ２１の出力を分周することにより、ＲＦ，ＩＦ周波数帯で用いる局部発振信号を生成する構成とする。 （もっと読む）

【課題】大きなジッタや周波数オフセットを有する時刻情報が入力された場合でも、ジッタに追従して安定したシステムクロックを、優れたノイズ特性の回路により生成する。
【解決手段】周波数調整範囲が広い１個の電圧発振器を用いるのではなく、それぞれ周波数調整範囲が比較的狭く、かつ、互いに異なる３個のＶＣＸＯ１２〜１４を備え、その内で入力ＰＣＲの周波数帯に応じて、クロック切替部１５と制御部１６とからなる選択手段により、周波数調整範囲が最適なものを適応的に選択する。これにより、大きなジッタや周波数オフセットを有するＰＣＲが入力された場合でも、ＰＣＲジッタに追従して安定したシステムクロックを生成することができる。ＶＣＸＯ１２〜１４は、全体としては広い周波数調整範囲を持っていながら、その広い周波数調整範囲を持つ１個のＶＣＸＯに比べて発振出力のノイズ特性を優れたものにできる。 （もっと読む）

【課題】広周波数範囲で動作可能であり、電圧制御発振器のゲインを低減させることができる位相ロックループ回路を提供する。
【解決手段】リファレンスクロック信号及びフィードバッククロック信号の位相差を検出する位相差検出器（１０１）と、制御電圧を保持するコンデンサ（１１７）と、前記検出された位相差に応じて、前記コンデンサを電源電圧又は基準電位に接続するチャージポンプ回路（１０２）と、前記制御電圧に応じた発振周波数の出力クロック信号を生成し、前記出力クロック信号又は前記出力クロック信号に応じた信号を前記フィードバッククロック信号として前記位相差検出器に出力する電圧制御発振器（１０４）とを有し、前記電圧制御発振器は、４段の差動リングオシレータ（１３１〜１３４）と、前記４段の差動リングオシレータの異なる段で出力されるクロック信号の排他的論理和信号を出力する第１の排他的論理和回路（１２７）とを有する。 （もっと読む）

ＰＬＬのトラッキング範囲を拡張するための方法は、それに関連する第１の幅を有する、ＰＬＬの初期トラッキング・ウィンドウを確立するステップと、ＰＬＬに供給された入力信号の周波数がトラッキング・ウィンドウ外にあるとき、第１の幅よりも大きい、それに関連する第２の幅を有する拡張されたトラッキング範囲内にＰＬＬのトラッキング・ウィンドウを動的に調整するステップとを含む。
（もっと読む）

入力信号を追跡するように出力信号の周波数及び位相が調整される。前記出力信号が導き出される発振信号の周波数を制御するように制御信号が調整される。幾つかの側面においては、前記発振信号の前記周波数は、発振器回路に結合されたリアクティブ回路の再構成によって調整される。前記出力信号の位相は、前記発振信号と調整可能スレショルドの比較に基づいて調整することができる。例えば、前記調整可能スレショルドは、トランジスタ回路に関する調整可能バイアス信号を備えることができ、それにより、前記発振信号は、前記トランジスタ回路への入力として提供され、前記トランジスタ回路の前記出力は、前記出力信号を提供する。 （もっと読む）