【課題】分周器の広帯域かつ低電圧動作を保障する。
【解決手段】信号分配装置は、第２制御信号に従って動作し、参照周波数に従って発振周波数を調整する調整部を有する位相同期ループ回路１０１と、電流源負荷を有し、前記調整部によって調整された発振周波数を分周してＩ／Ｑ信号を生成する分周器１０２と、第１制御信号に従って自走発振周波数を生成する自走発振周波数生成器１０５と、前記参照周波数と前記自走発振周波数を比較する比較部１０３Ａ及び前記比較部１０３Ａの比較結果に従って前記第１制御信号又は前記第２制御信号を生成する制御部１０３Ｂを有する自走発振周波数制御回路１０３と、前記分周器１０２によって生成された前記Ｉ／Ｑ信号を用いて送信又は受信を行う通信回路１０４と、を備えている。 （もっと読む）

【課題】従属同期クロック信号生成装置に関し、従属同期用クロック信号の系切替え時に瞬断なくクロック信号を供給し、擾乱の無い装置供給用クロック信号を供給する。
【解決手段】外部から２系統の従属同期クロック信号を入力し、該従属同期クロック信号の１周期分の信号の開始部分を検出してハイレベル信号を出力し、該従属同期クロック信号の１周期未満のタイミングでローレベル信号を出力する２系統のクロック信号生成部（＃０）１−１，（＃１）１−２と、該クロック信号生成部から出力される信号の論理和信号をクロック信号としてＰＬＯ部６−７出力する論理和信号出力部１−３を備える。クロック信号生成部は、内部自走クロック源１−４のクロックをカウントして従属同期クロック信号の１周期未満のタイミングでローレベル信号をフリップフロップ回路１−１２，１−２２のリセット端子に入力して強制的にローレベル信号を出力させる。 （もっと読む）

本発明は、注入ロック発振器（１９）と、デジタル位相検出器（２６）を有する位相制御ループ（２５）とを備えた、ベースバンドシリアル信号からクロックを抽出する装置に関する。発振器（１９）はその周波数の値を制御するデジタル制御入力部（２４）を備え、位相制御ループ（２５）は、デジタル位相検出器（２６）から供給されるデジタル信号の相対値を累算し、発振器（１９）用のデジタル形態の制御信号を渡す、カウント回路（３０、３５）を備える。
（もっと読む）

【課題】同期回路が１系統で、温度変化等によるクロック位相ずれの増大を防止できるシンボル同期回路を提供すること。
【解決手段】シンボル同期回路は、戻し段数決定部１０４を有し、可変遅延器１０１から左端信号１０９及び右端信号１１０を取り出す。左端信号１０９と右端信号１１０は、クロック信号１０７をそれぞれ異なる遅延段数により遅延させた信号である。遅延段数とは、クロック信号１０７を遅らせるために通過させた遅延素子の個数を意味する。戻し段数決定部１０４は、左端信号１０９と右端信号１１０の位相差がクロック周期の自然数倍の時間に最も近くなるときの、左端信号１０９と右端信号１１０のそれぞれの遅延段数の差を、戻し段数として算出する。巡回制御部１０３は、戻し段数決定部１０４から指示される段数に基づいて戻し処理を行なう。 （もっと読む）

【課題】 簡易な手段で、ＰＬＬ回路の入力信号と出力信号との位相差（定常位相誤差）を小さくし、同期範囲を拡大すること。
【解決手段】 ＰＬＬ回路は、基準信号と比較信号との位相差を検出する位相比較器と、ループフィルタと、制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、出力信号から生成した比較信号を位相比較器にフィードバックする比較信号生成回路とを有している。さらに、ＰＬＬ回路は、基準信号と比較信号との周波数が同期しているときに、基準信号の位相に対する比較信号の位相の遅延量を検出する誤差検出回路を有している。例えば、比較信号生成回路は、誤差検出回路により検出された遅延量に応じて、出力信号を遅延させ、出力信号から遅延させた信号を比較信号として位相比較器にフィードバックする。 （もっと読む）

【課題】広い周波数領域に渡って妨害波を低減できる入力妨害波低減回路の小型化、およびそのような入力妨害波低減回路を備える無線受信回路の小型化を図る。
【解決手段】受信信号は、トランジスタＱ１のゲートに与えられる。トランジスタＱ１はトランジスタＱＡ〜ＱＤに接続され、トランジスタＱ１、ＱＡ〜ＱＤにより４個の増幅器が構成される。トランジスタＱＡ〜ＱＤには、それぞれ調整回路１３Ａ〜１３Ｄが接続されている。調整回路１３Ａ〜１３Ｄは、ＬＣ共振回路であり、その共振周波数は調整信号および微調整信号により調整される。選択信号は、４個の増幅器の中から使用すべき増幅器を選択する。選択された増幅器の利得周波数は、対応する調整回路（１３Ａ〜１３Ｄ）の共振周波数に応じて決まる。選択された増幅器により増幅された信号が出力される。 （もっと読む）

【課題】低ジッターを維持しつつ、発振周波数範囲を拡大できるＰＬＬ回路を提供する。
【解決手段】ＰＬＬ回路は、レギュレータ21と、位相周波数比較器22と、チャージポンプ23と、所定の制御信号を前記レギュレータに出力し、前記レギュレータの出力電圧を制御する電源電圧制御部24と、電源投入または所定のテストモードの際に、前記位相周波数比較器の出力を、前記チャージポンプから前記電源電圧制御部に切り替える第１経路設定部25-1と、第１制御電圧を出力するロウパスフィルタ23と、第２制御電圧を出力する制御電圧発生回路27と、前記第１、第２制御電圧および前記レギュレータの出力電圧に応じて出力クロックを出力する電圧制御発振器28と、前記電源投入または前記所定のテストモードの際に、前記電圧制御発振器の制御端子に入力する制御電圧を、前記第１制御電圧から前記第２制御電圧に切り替える第２経路設定部25-2と、分周器29とを具備する。 （もっと読む）

【課題】ＰＬＬ回路等を代表とする各種フィードバックシステムの高精度化を実現する。
【解決手段】例えば、ＰＬＬ回路内のチャージポンプ回路ＣＰにおいて、電源電圧Ｖｄｄと出力ノードＯＵＴの間に直列３段接続のＰＭＯＳトランジスタＴｐ８０〜Ｔｐ８２を設け、接地電圧ＶｓｓとＯＵＴの間に直列３段接続のＮＭＯＳトランジスタＴｎ８２〜Ｔｐ８０を設ける。そして、Ｔｐ８１およびＴｎ８１は、パルス信号ＰＬＳ１によってＶｄｄ又はＶｓｓとＯＵＴの間を導通させる際にオンに駆動し、Ｔｐ８０およびＴｎ８０は、パルス信号ＰＬＳ２によってこの導通を遮断させる際にオフに駆動する。そうすると、ＰＬＳ１と一方のエッジとＰＬＳ２の一方のエッジとの時間差によってこの導通時間を設定できるため、短い導通時間を設定可能となり、チャージポンプ回路の電流量を高精度に制御可能となる。 （もっと読む）

【課題】ＰＬＬ回路を使用し、より幅広い環境変動に適応して周波数を一定値にロックすることのできるクロック発生装置を得る。
【解決手段】クロック発生装置２００は、基本的に同一構成で共にＬＣ型ＶＣＯを備えた第１および第２のＰＬＬ回路２０１、２０２を備えている。マスタ側の第１のＰＬＬ回路２０１の第１のＶＣＯ２２４₁に加わる第１の制御電圧２２８₁は基準電圧検出回路２１２で３つの固定値と比較され、その結果に応じて第２のＰＬＬ回路２０２の容量スイッチ２４７、２５７の値を調整しておいて、出力セレクタ２０７で第１のＰＬＬ回路２０１から第２のＰＬＬ回路２０２にクロックの選択を切り替える。 （もっと読む）

【課題】周波数合成器（２００）の可変発振器（２０２）の出力信号の周波数を制御するシステムを提供する。
【解決手段】可変発振器（２０２）と周波数制御回路（２０８）を有する。可変発振器（２０２）は予め定められた周波数を有する出力信号を生成するために構成される。また可変発振器（２０２）は周波数制御回路（２０８）によって制御される複数の動作状態によって構成される。可変発振器（２０２）の動作状態のそれぞれは、可変発振器（２０２）の出力信号のための別個の周波数を決定する。周波数制御回路（２０８）は、可変発振器（２０２）の出力信号を受信し、予め定められた周波数に最も近い出力信号のための別個の周波数を決定する。また、周波数制御回路（２０８）は、可変発振器（２０２）へ、予め定められた周波数に最も近い別個の周波数に対応する動作状態へ、可変発振器（２０２）を移行するために構成される制御信号を供給する。 （もっと読む）

【課題】チャージポンプの線形動作範囲を広くする。
【解決手段】一実施形態によるチャージポンプは、アップ（ＵＰ）信号を受け取り、そのＵＰ信号の受け取りに応答して正の電源から出力ノードに対応する出力電流を送るように動作可能な第１の入力トランジスタを含む。このチャージポンプは、ダウン（ＤＮ）信号を受け取り、そのＤＮ信号の受け取りに応答して、第２の対応する出力電流を負の電源から出力ノードに送るように動作可能な第２の入力トランジスタをさらに含む。また、このチャージポンプは、第１の入力トランジスタと出力ノードとの間の第１の電流経路に配置された第１のカスコードトランジスタと第２のカスコードトランジスタを含み、第２の入力トランジスタと出力ノードとの間の第２の電流経路に配置された第３のカスコードトランジスタと第４のカスコードトランジスタを含む。このチャージポンプは、第１、第２、第３及び第４のカスコードトランジスタのゲートに結合した電流ミラーをさらに含む。 （もっと読む）

【課題】単位遅延器の数を増やさなくとも広いロッキング範囲を有し、またロッキングサイクル時間を減らせる遅延同期ループ回路を提供する。
【解決手段】遅延ライン、位相検出器、制御回路を備える。遅延ラインは、直列連結された多数の単位遅延器を含んで制御信号に応答して選択される単位遅延器を通じて外部クロック信号を遅延させる。位相検出器は、前記外部クロック信号の位相と前記遅延ラインから出力される内部クロック信号の位相とを比較し、外部クロック信号と遅延ラインから出力される内部クロック信号間の位相差を検出する。制御回路は、前記位相検出器の出力信号に応答して前記制御信号を発して遅延制御信号に応答して前記遅延ラインのロッキング位相ステップを可変にする。 （もっと読む）

複数個の発振器複合体を使用する位相ロックループが開示される。位相ロックループは、クロック出力と、出力信号を発生するように動作可能な複数個の発振器複合体を含んでいる。位相ロックループは、さらに、複数個の発振器複合体のうち１個の出力信号を選択して、クロック出力に結合するように構成された制御ロジックを含んでいる。
（もっと読む）

【課題】電圧電流変換部の制御電圧入力用ＭＯＳトランジスタにデプレッション型を使用した際に発生する発振周波数（バイアス電流）オフセットの製造プロセスばらつきが補正された電圧制御発振回路を提供する。
【解決手段】電圧制御発振回路１は、制御力電圧がゲートに入力される第１のデプレッション型ＭＯＳトランジスタ１３と、その第１のデプレッション型ＭＯＳトランジスタ１３のゲート・ソース間電圧が０Ｖのときのオフセットを補償する第２のデプレッション型ＭＯＳトランジスタ１５を有し、制御電圧に応じたバイアス電流を発生する電圧電流変換回路３を備える。 （もっと読む）

【課題】 低周波の発振信号であっても安定して出力することが可能な電圧制御発振器及びＰＬＬ回路を提供する。
【解決手段】 本発明に係る電圧制御発振器１は、インダクタ４及び可変キャパシタ５を有するＬＣ共振回路２と、複数の負性抵抗回路ＮＲ１、ＮＲ２、…、ＮＲｎを備える。各負性抵抗回路ＮＲ１、ＮＲ２、…、ＮＲｎは、定電流源ＣＧ１、ＣＧ２、…、ＣＧｎを介して夫々接地線と接続される構成であり、各定電流源は、夫々個別に導通状態（一定電流を流す状態）と非導通状態（開放された状態）との間で切換制御が可能に構成されており、本発明に係る電圧制御発振器１は、これらの各定電流源の導通制御を行うための制御手段７を備える構成である。 （もっと読む）

【課題】位相ロックループを提供する。
【解決手段】一部の実施形態では、チップは、第１及び第２の電圧制御式発振器（ＶＣＯ）出力信号を供給するための第１及び第２のＶＣＯと、第１及び第２ＶＣＯ出力信号の第１及び第２の周波数を第１及び第２の分周率によって分割するための第１及び第２のフィードフォワード分割回路とを含む第１及び第２のサブ位相ロックループ（サブＰＬＬ）を含む。チップはまた、第１及び第２分周率を選択するための位相ロックループ制御回路を含む。他の実施形態も説明して特許請求する。 （もっと読む）

【課題】チャージポンプがない位相固定ループ及びこれを含む集積回路を提供する。
【解決手段】チャージポンプがない位相固定ループは、位相周波数検出器及びループフィルタを含む。ループフィルタは、プルアップ抵抗、プルアップ抵抗と直列に連結されたプルダウン抵抗及びプルアップ抵抗とプルダウン抵抗の連結ノードと連結された電気容量部を含み、位相周波数検出器から第１制御信号が入力される時に提供される第１基準電圧の入力を受けてプルアップ抵抗と電気容量部によって形成されたパスを通じて電気容量部を充電させ、位相周波数検出器から第２制御信号が入力される時に提供される第１基準電圧より低い第２基準電圧の入力を受けてプルダウン抵抗と電気容量部によって形成されたパスを通じて電気容量部を放電させ、充電された又は放電された電気容量部に基づいて生成された制御電圧を出力する。 （もっと読む）

【課題】可変周波数範囲の広域化を可能にしつつ高い位相雑音特性を備えるＶＣＯ回路を提供する。
【解決手段】上記課題を解決するために、ＶＣＯ回路１００に、バッファ回路Ｂ１１、Ｐ型ＭＯＳトランジスタＱ１１及びキャパシタＣ１１からなるバイアス回路１０１と、アンプＡ１１と、インダクタＬ１１、可変キャパシタＣ１２、及びスイッチ付きキャパシタＣ１３、Ｃ１４、・・・からなる共振回路１０２と、を備える。 （もっと読む）

【課題】電圧制御発振器の出力周波数範囲が狭帯域であるか広帯域であるかに関わらず、所望の周波数で位相同期を実現することができるようにする。
【解決手段】高周波信号Ｄ_o（ｔ）と局部発振信号Ｄ_p（ｔ）の周波数を混合して、相互に９０度の位相差を有する第１の低周波帰還信号Ｄ_v1（ｔ）と第２の低周波帰還信号Ｄ_v2（ｔ）を出力する周波数混合手段を設け、位相比較器９，１０が第１及び第２の低周波帰還信号Ｄ_v1（ｔ），Ｄ_v2（ｔ）と第１及び第２の基準信号Ｄ_r1（ｔ），Ｄ_r2（ｔ）との位相を比較して、位相の比較結果を示す第１及び第２の位相比較信号Ｄ_e1（ｔ），Ｄ_e2（ｔ）を出力する。 （もっと読む）

【課題】位相比較回路の出力矩形波信号の処理する際に、簡単な回路構成を有し、ＰＬＬで引込み可能な周波数幅を拡げ、同期時間を短縮できる位相比較信号処理回路を提供する。
【解決手段】入力矩形波信号を双極性信号に変換する電圧シフタ２、入力矩形波信号のレベル変化時に制御パルス信号を発生する制御パルス信号発生器７、制御パルス信号の到来時に積分値をリセットし、その後双極性信号を積分して積分値を出力する積分回路３、積分値のリセット時のレベル変化分を微分パルスとして出力する微分回路４、制御パルス信号の到来時に微分パルスを出力するゲート回路６、前記保持回路は最新の入力微分パルスレベルを保持し、微分パルスレベルの更新時にその微分パルスレベルが保持されるように保持電圧値が順次変化する保持信号を形成するホールド回路８を備え、この保持信号を次段のループフィルタに供給する。 （もっと読む）