【課題】出力クロック信号の定常位相誤差を防止することを課題とする。
【解決手段】リファレンスクロック信号及びフィードバッククロック信号の位相差を検出する位相差検出器（１０１）と、前記検出された位相差に応じて、第１のコンデンサを電源電圧又は基準電位に接続する第１のチャージポンプ回路（１０２）と、前記検出された位相差に応じて、第２のコンデンサを前記電源電圧又は前記基準電位に接続する第２のチャージポンプ回路（１２２）と、前記第１及び第２のコンデンサの電圧を比較して比較結果信号を出力する比較器（１４１）と、前記比較結果信号に応じて、前記第１のコンデンサを前記電源電圧又は前記基準電位に接続する第１のスイッチ（１４２）と、前記第１のコンデンサに接続され、前記第１のコンデンサの電圧に応じた発振周波数の出力クロック信号を生成する電圧制御発振器（１０４）とを有する。 （もっと読む）

【課題】広周波数範囲で動作可能であり、電圧制御発振器のゲインを低減させることができる位相ロックループ回路を提供する。
【解決手段】リファレンスクロック信号及びフィードバッククロック信号の位相差を検出する位相差検出器（１０１）と、制御電圧を保持するコンデンサ（１１７）と、前記検出された位相差に応じて、前記コンデンサを電源電圧又は基準電位に接続するチャージポンプ回路（１０２）と、前記制御電圧に応じた発振周波数の出力クロック信号を生成し、前記出力クロック信号又は前記出力クロック信号に応じた信号を前記フィードバッククロック信号として前記位相差検出器に出力する電圧制御発振器（１０４）とを有し、前記電圧制御発振器は、４段の差動リングオシレータ（１３１〜１３４）と、前記４段の差動リングオシレータの異なる段で出力されるクロック信号の排他的論理和信号を出力する第１の排他的論理和回路（１２７）とを有する。 （もっと読む）

【課題】制御信号だけではなく、周波数も制御可能な変調機能を有する発振器、及びその発振器を用いた位相同期ループ回路を提供する。
【解決手段】出力信号の帰還信号と基準信号との位相を比較して、位相差を示す信号を出力する位相検出器１０８１と、位相検出器１０８１の出力信号が供給され、位相差をなくすための制御信号を出力するループフィルタ１０８２と、ループフィルタ１０８２からの制御信号に基づく周波数で発振する発振器１０８３とを備え、発振器１０８３は、制御信号に変調信号を加えることによって周波数を変調する変調手段を備える位相同期ループ回路（ＰＬＬ回路）。 （もっと読む）

【課題】高精度な発振回路を提供する。
【解決手段】例えば、奇数段のインバータ回路ＩＶを含んだ複数のリングオシレータ部ＲＯ１，ＲＯ２と、このＲＯ１，ＲＯ２の出力ノードＲＯ＿Ｏ１，ＲＯ＿Ｏ２の信号を加算する加算部ＡＤＤを設ける。そして、このＡＤＤの加算結果をクロック信号として出力ノードＯＳＣ＿Ｏから出力すると共に、この出力ノードＯＳＣ＿ＯをＲＯ１，ＲＯ２の入力ノードＲＯ＿Ｉ１，ＲＯ＿Ｉ２に帰還する。これによって、例えばＲＯ１，ＲＯ２の遅延時間がそれぞれ標準偏差σの正規分布に基づいてばらつく場合に、ＯＳＣ＿Ｏから得られるクロック信号のばらつきをσ／√２とすることが可能となる。 （もっと読む）

【課題】ロック動作の初期において高速引き込みを可能とすると伴に入力信号ジッタや入力雑音の影響の小さなディジタルフェーズロックドループを提供すること。
【解決手段】半導体集積回路は、位相比較器10、11、ディジタルループフィルタ12、ディジタル制御発振器13、フィードバック分周器14を含むディジタルフェーズロックドループADPLLを具備する。ディジタルループフィルタ12は、第1ゲインαを有して位相比較器10、11のディジタル位相出力信号θが供給される比例パス12aと、第2ゲインβを有して信号θが供給される積分パス12b、12c、12dと、信号θの大きさを判定する判定器12g、12hを含む。ディジタル位相出力信号θの大きさが所定の基準値θthよりも大きい場合には、判定器12g、12hは第2ゲインβと第1ゲインαとの比β/αを大に設定する。 （もっと読む）

【課題】インバータセルを構成するＭＯＳトランジスタが飽和領域のみならず、線形領域で動作する場合にも位相雑音を低減する。
【解決手段】ダミーインバータセル１１０からの信号と、基準信号との電位差を増幅した増幅信号を出力する演算増幅器１２０と；第２ＭＯＳトランジスタ１０２に接続され、増幅信号を受ける第１ＭＯＳトランジスタ１０１と、インバータ入力部及びインバータ出力部として機能する第２ＭＯＳトランジスタ１０２及び第３ＭＯＳトランジスタ１０３と、第３ＭＯＳトランジスタ１０３に接続され、発振信号の周波数を制御するための制御信号を受ける第４ＭＯＳトランジスタ１０４とを含むインバータセル１００を環状に接続したリング・オシレータと；インバータセル１００と同一の構造を備え、インバータ出力部がインバータ入力部に短絡されたダミーインバータ１１０と；を具備する。 （もっと読む）

【課題】温度によって変化する発振周波数を、応答性良く、正確に、所定の周波数に調整することができる発振周波数の制御方法及び発振器を提供する。
【解決手段】本発明の発振周波数制御方法は、発振周波数及び出力信号の振幅が温度に依存して変化し、所定の発振周波数制御信号を用いて発振周波数の変更が可能な発振器の発振周波数制御方法であって、振幅を測定する工程と、振幅に基づき発振周波数制御信号を制御し、発振周波数を変更する工程を備える。また、本発明の発振器は、発振周波数及び出力信号の振幅が温度に依存して変化し、所定の発振周波数制御信号を用いて発振周波数の変更が可能な発振器であって、振幅を測定する振幅測定部と、振幅に基づき発振周波数制御信号を制御し、発振周波数を変更する温度補償部を備える。 （もっと読む）

本発明は、注入ロック発振器（１９）と、デジタル位相検出器（２６）を有する位相制御ループ（２５）とを備えた、ベースバンドシリアル信号からクロックを抽出する装置に関する。発振器（１９）はその周波数の値を制御するデジタル制御入力部（２４）を備え、位相制御ループ（２５）は、デジタル位相検出器（２６）から供給されるデジタル信号の相対値を累算し、発振器（１９）用のデジタル形態の制御信号を渡す、カウント回路（３０、３５）を備える。
（もっと読む）

【課題】ＶＣＯを備える周波数シンセサイザに関し、ＶＣＯのｆ−Ｖ特性のばらつきに対処する手法を提案する。
【解決手段】制御電圧Ｖ₁に応じて発振周波数ｆ₁が変化する第１の電圧制御発振器を備え、基準周波数に応じた周波数の信号を発振する第１の周波数シンセサイザと、制御電圧Ｖ₂に応じて発振周波数ｆ₂が変化する第２の電圧制御発振器を備え、前記第１の周波数シンセサイザと同じチップ上に設けられており、前記基準周波数に応じた周波数の信号を発振する第２の周波数シンセサイザと、前記第１の電圧制御発振器の制御電圧Ｖ₁をモニタし、前記第１の周波数シンセサイザの周波数がロックしているときにモニタされた前記制御電圧Ｖ₁と基準電圧とを比較し、前記制御電圧Ｖ₁と前記基準電圧との比較結果に基づいて、前記第２の電圧制御発振器のｆ₂−Ｖ₂（発振周波数−制御電圧）特性を変化させるコンパレータとを備えることを特徴とする集積回路装置。 （もっと読む）

【課題】ＰＬＬ回路の電圧制御発振器内の漏洩電流を補償する回路構成を得る。
【解決手段】ループフィルタ（２０）により発振器へ加えられる制御電圧は、基準信号と電圧制御発振器（１２）の出力信号との位相差の関数として位相検出器（１６）により発生される。発振器（１２）は、制御線（３４）を介して制御電圧が加えられるバリキャップダイオード（２８，３０）を含み、同じ構成のバリキャップダイオード（３６，３８）を有する補償回路（Ｋ）が一方の出力（４４）において制御電圧を再生して補償回路（Ｋ）内のバリキャップダイオード（３６，３８）へ加え他方の出力（４６）からはバリキャップダイオード（３６，３８）の漏洩電流に等しい電流を供給する。電流分路分岐が制御線（３４）から延びており、それを介して演算増幅器（４０）により供給される電流に対応する電流が制御線（３４）から流れる。 （もっと読む）

【課題】より容易に広い制御電位の範囲にわたって発振周波数の線形性が高い電圧制御発振器を提供する。
【解決手段】本発明の電圧制御発振器は、並列接続されたインダクタ回路、ｎ個の可変容量回路、及び負性抵抗回路と、電源電位からｎ個の基準電位を生成する基準電位発生部１１４とを備える。ｎ個の可変容量回路の可変容量素子の一方端子には、ｎ個の基準電位のいずれかがそれぞれ入力される。ｎ個の可変容量回路の可変容量素子の他方端子には、発振周波数をフィードバック制御するための制御電位Ｖｔが共通入力される。そして、第１〜第３の可変容量回路Ａ〜Ｃの一方端子には、第１〜第３の基準電位Ｖｒｅｆ１〜３がそれぞれ入力される。この第１〜第３の基準電位Ｖｒｅｆ１〜３はそれぞれ固定で、かつ、第１の基準電位Ｖｒｅｆ１と第２の基準電位Ｖｒｅｆ２の電位差と、第２の基準電位Ｖｒｅｆ２と第３の基準電位Ｖｒｅｆ３との電位差が異なっている。 （もっと読む）

【課題】より大きなＱのインダクタを必要とせず、従来技術に比較してより小さいサイズでかつより高い発振周波数で発振させることができる高周波発振回路を提供する。
【解決手段】帰還型高周波発振回路は、短絡スタブ用伝送線路に接続されたゲートと、発振出力端子に接続されたドレインとを有する電界効果トランジスタ１と、電界効果トランジスタ１のソースに接続されたドレインを有するソース接地の電界効果トランジスタ２とを含み構成され、短絡スタブ用伝送線路１１及び電界効果トランジスタ２を帰還回路として発振する。また、電界効果トランジスタ２のゲートと、電界効果トランジスタ１のドレインとの間に帰還用キャパシタを接続する。 （もっと読む）

【課題】インダクタの使用による面積増大や、製造ばらつきによる歩留まり低下を防ぎつつ、動作周波数範囲を拡大する。
【解決手段】制御電圧によって制御される周波数で発振して発振信号を出力する電圧制御発振器１０６と；発振信号を分周して第１の分周信号を出力する、自走周波数が制御可能なプリスケーラ１０７と；第１の分周信号を分周して第２の分周信号を出力するプログラマブル・ディバイダ１０２と；第２の分周信号の位相と基準クロック信号の位相を比較して位相差に対応する信号を出力する位相比較器１０８を含み、位相差に対応して制御電圧を生成する制御電圧生成部と；第２の分周信号の周波数と基準クロック信号の周波数を比較して周波数差に対応した信号を出力する周波数比較器１０３と；周波数差に対応した信号に従って周波数差を最小化するように自走周波数を制御する制御部１０９と；を具備する。 （もっと読む）

【課題】ＰＬＬ回路を使用し、より幅広い環境変動に適応して周波数を一定値にロックすることのできるクロック発生装置を得る。
【解決手段】クロック発生装置２００は、基本的に同一構成で共にＬＣ型ＶＣＯを備えた第１および第２のＰＬＬ回路２０１、２０２を備えている。マスタ側の第１のＰＬＬ回路２０１の第１のＶＣＯ２２４₁に加わる第１の制御電圧２２８₁は基準電圧検出回路２１２で３つの固定値と比較され、その結果に応じて第２のＰＬＬ回路２０２の容量スイッチ２４７、２５７の値を調整しておいて、出力セレクタ２０７で第１のＰＬＬ回路２０１から第２のＰＬＬ回路２０２にクロックの選択を切り替える。 （もっと読む）

【課題】キャリブレーションを高速化する。
【解決手段】ＶＣＯ１６は、入力された制御電圧Ｖｃｎｔに応じた周波数ｆｏｓｃで発振し、ある制御電圧Ｖｃｎｔに対する発振周波数ｆｏｓｃを可変とするための調節用キャパシタ５０ａ、５０ｂを含む。分周器１８は、ＶＣＯ１６の出力信号ＯＵＴを、所定の基準クロックＲＥＦの周波数と一致するように分周する。位相比較部２は、分周器１８の出力信号ＯＵＴ２と、基準クロックＲＥＦの位相を比較し、位相差に応じた電圧を制御電圧ＶｃｎｔとしてＶＣＯ１６に出力する。容量調節部３０は、所定のキャリブレーション期間中に、周波数がロック状態した状態で、制御電圧Ｖｃｎｔが所定の電圧範囲に含まれるように、調節用キャパシタ５０の容量値を調節する。ループ制御部４０は、キャリブレーション期間中と、通常動作期間中とで、当該位相同期回路１００のループ特性を変化させる。 （もっと読む）

【課題】スプリアスが生じにくい。
【解決手段】ＡＤＣから入力されたｎビットのデジタル信号は、ｍビットが整数部４１、且つ、ｎ−ｍビットがデジタル制御値時間変化部４３に入力される。そして、デジタル制御値時間変化部４３から時間的に変化するデジタル制御値が小数部４２に入力される。デジタル制御発振器４は、整数部４１によってステップ周波数刻みで発振周波数を変化させる。また、小数部４２によってステップ周波数よりも小さな周波数刻みで発振周波数を変化させる。このとき、小数部４２によって変化させることができる周波数は、ステップ周波数よりも大きい。 （もっと読む）

【課題】電圧制御発振器で使用される可変容量において、回路のグラウンド電位から電源電位以上に広い可変容量の線形領域を使用することが可能な電圧制御発振器を提供する。
【解決手段】共振回路を構成するインダクタ２ａ、２ｂと可変容量１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂと、共振回路の共振周波数を制御するための周波数制御端子５とを備えた発振部２００に加え、共振回路にバイアス電圧を与えるバイアス回路２０１と、周波数制御電圧に応じてバイアス回路２０１のバイアス電圧を切り替え制御するバイアス制御回路２０２を設ける。バイアス制御回路２０２は周波数制御電圧が変化してしきい値を超えたときに、周波数制御電圧を目的の制御電圧に近づける方向にバイアス電圧を切り替える。 （もっと読む）

【課題】電圧電流変換部の制御電圧入力用ＭＯＳトランジスタにデプレッション型を使用した際に発生する発振周波数（バイアス電流）オフセットの製造プロセスばらつきが補正された電圧制御発振回路を提供する。
【解決手段】電圧制御発振回路１は、制御力電圧がゲートに入力される第１のデプレッション型ＭＯＳトランジスタ１３と、その第１のデプレッション型ＭＯＳトランジスタ１３のゲート・ソース間電圧が０Ｖのときのオフセットを補償する第２のデプレッション型ＭＯＳトランジスタ１５を有し、制御電圧に応じたバイアス電流を発生する電圧電流変換回路３を備える。 （もっと読む）

【課題】 低周波の発振信号であっても安定して出力することが可能な電圧制御発振器及びＰＬＬ回路を提供する。
【解決手段】 本発明に係る電圧制御発振器１は、インダクタ４及び可変キャパシタ５を有するＬＣ共振回路２と、複数の負性抵抗回路ＮＲ１、ＮＲ２、…、ＮＲｎを備える。各負性抵抗回路ＮＲ１、ＮＲ２、…、ＮＲｎは、定電流源ＣＧ１、ＣＧ２、…、ＣＧｎを介して夫々接地線と接続される構成であり、各定電流源は、夫々個別に導通状態（一定電流を流す状態）と非導通状態（開放された状態）との間で切換制御が可能に構成されており、本発明に係る電圧制御発振器１は、これらの各定電流源の導通制御を行うための制御手段７を備える構成である。 （もっと読む）

【解決手段】プログラマブルバラクタ装置は、複数のデジタルバラクタビットによって制御される複数のバイナリ重み付けバラクタを含み得る。プログラマブルバラクタ装置は、複数のバイナリ重み付けバラクタと、プログラマブルバラクタ装置の実効容量を低減するために複数のバイナリ重み付けバラクタの１つまたはそれ以上を選択的にディセーブルとする制御とを含み得る。プログラマブルバラクタ装置の実効容量を変化させる方法は、複数のバイナリ重み付けバラクタを設けることと、プログラマブルバラクタ装置の実効容量を低減するために複数のバイナリ重み付けバラクタの１つまたはそれ以上を選択的にディセーブルとすることとを含み得る。 （もっと読む）