電圧制御発振器および電圧制御発振器の発振周波数制御方法
【課題】電圧制御発振器で使用される可変容量において、回路のグラウンド電位から電源電位以上に広い可変容量の線形領域を使用することが可能な電圧制御発振器を提供する。
【解決手段】共振回路を構成するインダクタ２ａ、２ｂと可変容量１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂと、共振回路の共振周波数を制御するための周波数制御端子５とを備えた発振部２００に加え、共振回路にバイアス電圧を与えるバイアス回路２０１と、周波数制御電圧に応じてバイアス回路２０１のバイアス電圧を切り替え制御するバイアス制御回路２０２を設ける。バイアス制御回路２０２は周波数制御電圧が変化してしきい値を超えたときに、周波数制御電圧を目的の制御電圧に近づける方向にバイアス電圧を切り替える。
【解決手段】共振回路を構成するインダクタ２ａ、２ｂと可変容量１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂと、共振回路の共振周波数を制御するための周波数制御端子５とを備えた発振部２００に加え、共振回路にバイアス電圧を与えるバイアス回路２０１と、周波数制御電圧に応じてバイアス回路２０１のバイアス電圧を切り替え制御するバイアス制御回路２０２を設ける。バイアス制御回路２０２は周波数制御電圧が変化してしきい値を超えたときに、周波数制御電圧を目的の制御電圧に近づける方向にバイアス電圧を切り替える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信の送受信機に利用される電圧制御発振器および電圧制御発振器の発振周波数制御方法に関するものである。
【背景技術】
【０００２】
電圧制御発振器は、無線通信機の局部発振信号を発生させる手段として広く使用されている。このような従来の電圧制御発振器の構成例を図１１に示す。
【０００３】
同図において、符号１ａ、１ｂは負性抵抗素子である発振トランジスタを示し、符号２ａ、２ｂはインダクタを示し、符号３ａ、３ｂは自己の両端子間に印加される直流電圧の大きさに応じて容量値が変化する可変容量を示す。また、符号４は電源端子を示し、符号５は周波数制御端子を示し、符号６は電流源を示す。
【０００４】
以下、図１１を参照しながら従来の電圧制御発振器の動作について説明する。図１１において、インダクタ２ａ、２ｂと可変容量３ａ、３ｂとは並列共振回路を構成している。可変容量素子３ａ、３ｂの容量値は、その両端子間の電位差によって変化する。そのため、周波数制御端子５に加えられる周波数制御電圧によって可変容量３ａ、３ｂの容量値が変化し、その結果並列共振回路の共振周波数が変化することになる。
【０００５】
電圧制御発振器の発振周波数は、共振回路の共振周波数近傍で発振するので、制御電圧を調整することで、電圧制御発振器の発振周波数を所望の周波数に制御することができる。発振トランジスタ１ａ、１ｂは負性抵抗を発生して共振回路の寄生抵抗成分による損失をキャンセルし、発振条件を満足させる。
【０００６】
ここで、電圧制御発振器の制御電圧と発振周波数との関係は、可変容量３ａ、３ｂの特性でほぼ決定される。そのため、使用する可変容量３ａ、３ｂとしては、広い制御電圧範囲にわたって緩やかに容量変化することが望ましい。なぜなら、電圧制御発振器を用いてＰＬＬ（Phase Locked Loop）回路を構成した場合、ＰＬＬ回路の過渡応答特性や雑音帯域特性は制御電圧に対する周波数感度に依存するので、周波数によって周波数感度が異なると、ＰＬＬ回路自身の特性が周波数によって変動するからである。また、周波数制御電圧に対する周波数感度が高い領域では、周波数制御端子に加わるわずかな雑音によっても周波数が変動するため、位相雑音特性が劣化するという問題もある。
【０００７】
しかしながら、電圧制御発振器を半導体基板上に実現する際、可変容量素子を形成するために特殊なプロセスを導入するとコストアップにつながるため、実際には線形性の高い可変容量素子を利用することが難しい。
【０００８】
図１２（ａ）は、ＣＭＯＳプロセスで広く用いられるＭＯＳトランジスタのゲート容量を利用した可変容量素子を示す。図１２（ｂ）は、ＭＯＳトランジスタのゲートに基準電圧（基準電位）を加え、ドレイン・ソース側に周波数制御電圧を印加した場合のゲート容量値の変化を示している。図１２（ｂ）において、横軸には、ＭＯＳトランジスタのゲートに加わる電圧とドレイン・ソース側に加わる電圧との電圧差をとり、縦軸にはＭＯＳトランジスタのゲート容量の容量値をとっている。
【０００９】
このように、一般的に用いられるＭＯＳトランジスタのゲート容量を利用した可変容量素子ではしきい値電圧近傍で容量が急峻に変化するため、発振周波数もしきい値電圧近傍の領域で急峻に変化する。その結果、本電圧制御発振器を用いたＰＬＬ回路の過渡応答特性や雑音帯域特性は、周波数によって大きく変動するといった問題が生じる。
【００１０】
このような問題を解決するために、以下に述べる回路がすでに提案されている。
【００１１】
図１３は、従来の可変容量の線形性を改善する回路例を示す（特許文献１を参照）。同図において、図８と同様の部分には同じ符号を付しており説明は省略する。図１３において、符号１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂは可変容量素子を示し、符号１３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ、１５ｂは直流分を遮断する直流阻止コンデンサを示し、符号１６ａ、１６ｂ、１７ａ、１７ｂ、１８ａ、１８ｂは抵抗を示し、符号５０は基準電圧発生回路を示す。
【００１２】
この回路では、インダクタ２ａ、２ｂが直列接続され、インダクタ２ａ、２ｂの直列回路に対して、直流阻止コンデンサ１３ａ、可変容量素子１０ａ、可変容量素子１０ｂおよび直流阻止コンデンサ１３ｂの直列回路が並列に接続され、同様に直流阻止コンデンサ１４ａ、可変容量素子１１ａ、可変容量素子１１ｂおよび直流阻止コンデンサ１４ｂの直列回路が並列に接続され、さらに直流阻止コンデンサ１５ａ、可変容量素子１２ａ、可変容量素子１２ｂおよび直流阻止コンデンサ１５ｂの直列回路が並列に接続されている。
【００１３】
そして、直流阻止コンデンサ１３ａと可変容量素子１０ａの接続点と可変容量素子１０ｂと直流阻止コンデンサ１３ｂの接続点との間に抵抗１６ａ、１６ｂの直列回路が接続されている。同様に、直流阻止コンデンサ１４ａと可変容量素子１１ａの接続点と可変容量素子１１ｂと直流阻止コンデンサ１４ｂの接続点との間に抵抗１７ａ、１７ｂの直列回路が接続されている。さらに、直流阻止コンデンサ１５ａと可変容量素子１２ａの接続点と可変容量素子１２ｂと直流阻止コンデンサ１５ｂの接続点との間に抵抗１８ａ、１８ｂの直列回路が接続されている。
【００１４】
さらに、可変容量素子１０ａ、１０ｂの接続点、可変容量素子１１ａ、１１ｂの接続点、および可変容量素子１２ａ、１２ｂの接続点に周波数制御端子５が共通に接続されている。また、抵抗１６ａ、１６ｂの接続点に基準電圧発生回路５０の出力端子５０ａが接続されている。同様に、抵抗１７ａ、１７ｂの接続点に基準電圧発生回路５０の出力端子５０ｂが接続されている。さらに、抵抗１８ａ、１８ｂの接続点に基準電圧発生回路５０の出力端子５０ｃが接続されている。
【００１５】
バイアス回路である基準電圧発生回路５０の３つの出力端子５０ａ、５０ｂ、５０ｃからは、それぞれＶｂ、Ｖｂ−Ｖd、Ｖｂ−２Ｖｄ、のように電圧Ｖｄずつシフトした電圧が出力されることになる。また、周波数制御端子５には周波数制御電圧Ｖｃが与えられる。したがって、可変容量素子１０ａ、１０ｂの両端子間の電位差は、それぞれ周波数制御電圧Ｖｃと電圧Ｖｂとの差電圧となる。同様に、可変容量素子１１ａ、１１ｂの両端子間の電位差は、それぞれ周波数制御電圧Ｖｃと電圧Ｖｂ−Ｖｄとの差電圧となる。さらに、可変容量素子１２ａ、１２ｂの両端子間の電位差は、それぞれ周波数制御電圧Ｖｃと電圧Ｖｂ−２Ｖｄとの差電圧となる。
【００１６】
図１４は周波数制御電圧に対する各可変容量素子１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂの容量値の特性と各可変容量素子１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂの合計の特性とを示している。図１４において、曲線Ｘ１は可変容量素子１０ａ、１０ｂの容量値の特性を示し、曲線Ｘ２は可変容量素子１１ａ、１１ｂの容量値の特性を示し、曲線Ｘ３は可変容量素子１２ａ、１２ｂの容量値の特性を示し、曲線Ｘ４は可変容量素子の合計の特性を示している。図１４において、横軸には、周波数制御電圧Ｖｃをとり、縦軸には、各可変容量素子またはその合計の容量値をとっている。
【００１７】
したがって、図１４に示すように電圧Ｖｄずつ各可変容量素子の特性をシフトさせることができ、それらを合成することができる。そのため、周波数制御電圧に対する容量の変化を緩やかにすることができる。結果として、ＰＬＬ回路の過渡応答特性や雑音帯域特性の周波数依存性を無くすことができる。
【特許文献１】特開２００４−１４７３１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、上記電圧制御発振器をＰＬＬ回路に組み込んだ場合、回路のグラウンド電位から回路の電源電位までの電圧範囲を超える範囲に可変容量の線形領域があったとしても、周波数制御電圧の範囲に制限があるため、可変容量の線形領域を全て使用できないという課題がある。その理由を以下に示す。
【００１９】
ＰＬＬ回路は、一般的に図１５に示すように、電圧制御発振器（ＶＣＯ）１００と、電圧制御発振器１００の出力を分周する分周器（ＤＩＶ）１０１と、分周器１０１の出力と基準周波数信号とを比較する位相比較器（ＰＤ）１０２と、位相比較器１０２の出力に応じて電流を出し入れするチャージポンプ（ＣＰ）１０３と、チャージポンプ１０３の出力を平均化するローパスフィルタ（ＬＰＦ）１０４とから構成され、そして、ローパスフィルタ１０４の出力を周波数制御電圧として、電圧制御発振器１００の電圧制御端子にフィードバックするクローズドループ回路である。
【００２０】
チャージポンプ１０３は、その出力が自回路のグラウンド電位もしくは電源電位に近づくと、出力される電流値が０に近づき、ＰＬＬ回路の特性が不安定になってしまう。チャージポンプ１０３の出力電圧とローパスフィルタ１０４の出力電圧とが等しく、このため周波数制御端子の電圧がグラウンド電位もしくは電源電位付近になるということは、チャージポンプ１０３の出力電圧もグラウンド電位もしくは電源電位付近になるということであり、ＰＬＬ回路の特性が不安定になってしまうため、周波数制御電圧としてグラウンド電位もしくは電源電位の近傍の電圧は使用することができない。
【００２１】
また、上記電圧制御発振器では可変容量の温度特性は一切考慮されておらず、温度変化により可変容量値が変化すると、通信時の周波数は固定されるので容量値を一定に保持するため周波数制御端子の電圧が変動する。このとき周波数制御端子の電圧がグラウンド電位もしくは電源電位付近になるとＰＬＬ回路の特性が不安定になってしまう。
【００２２】
また、一般的に用いられるＭＯＳトランジスタのゲート容量を可変容量として使用する場合、可変容量両端の電位差が大きくなると電荷の充放電に時間がかかるというデバイス的な欠点も考慮しなければならない。
【００２３】
本発明は上記の課題に鑑み、回路のグラウンド電位から電源電位までの範囲を超える広い制御電圧範囲を有する可変容量の線形領域を有効に使用することができる電圧制御発振器および電圧制御発振器の発振周波数制御方法を提供することを目的とする。
【００２４】
また、本発明は、可変容量の温度特性をキャンセルし温度変化があっても、周波数制御端子の電圧が変動しない電圧制御発振器を提供することを他の目的とする。
【課題を解決するための手段】
【００２５】
上記課題を解決するために、本発明の電圧制御発振器は、インダクタおよび可変容量で構成され、共振周波数を制御するための周波数制御電圧と共振周波数を制御するための基準となるバイアス電圧とが与えられ、バイアス電圧を基準として周波数制御電圧が変化することにより、周波数制御電圧対共振周波数特性曲線に従って共振周波数が変化する共振回路と、共振回路に接続された負性抵抗回路とを有する発振部と、共振回路にバイアス電圧を与えるバイアス回路と、バイアス回路から出力されるバイアス電圧を周波数制御電圧に応じて切り替えるバイアス制御回路とを備えている。
【００２６】
ここで、バイアス制御回路は、バイアス電圧を切り替え可能とすることにより、周波数制御電圧が順次シフトした複数の周波数制御電圧対共振周波数特性曲線を共振回路で切り替え可能とし、周波数制御電圧が変化することによって共振回路の共振周波数が変化する過程で、周波数制御電圧が所定のしきい値電圧に達したときにバイアス電圧を切り替えることによって、共振回路の周波数制御電圧対共振周波数特性曲線を、現在の周波数制御電圧対共振周波数特性曲線から周波数制御電圧を目的の制御電圧に近づける方向にシフトした周波数制御電圧対共振周波数特性曲線へ切り替えるようにしている。
【００２７】
この構成によれば、回路のグラウンド電位から電源電位までの電圧範囲を超える広い制御電圧範囲を有する可変容量の線形領域を使用することができる。しかも、回路のグラウンド電位から電源電位までの電圧範囲より狭い範囲で変化する周波数制御電圧で上記の広い可変容量の線形領域を制御できる。
【００２８】
上記本発明の構成において、可変容量は、直流阻止容量素子と可変容量素子とからなる直列回路を複数並列接続した構成を有し、直流阻止容量素子と可変容量素子とからなる複数の直列回路のそれぞれにおいて、可変容量素子の一端に周波数制御端子が設けられ、可変容量素子の他端にバイアス端子が設けられ、バイアス回路は、直流阻止容量素子と可変容量素子とからなる複数の直列回路のそれぞれにおいて、バイアス端子に各々異なるバイアス電圧を与えることが好ましい。
【００２９】
上記本発明の構成において、バイアス制御回路は、ヒステリシス特性を有するコンパレータを備え、コンパレータは、周波数制御電圧をしきい値電圧と比較し、その比較結果に応じてバイアス回路が出力するバイアス電圧を切り替えることが好ましい。
【００３０】
上記本発明の構成において、バイアス制御回路は、ヒステリシス特性を有し、かつ各々異なるしきい値電圧を有する複数のコンパレータを備え、複数のコンパレータは、周波数制御電圧を各々のしきい値電圧と比較し、その比較結果に応じてバイアス回路の出力するバイアス電圧を切り替えることが好ましい。
【００３１】
上記本発明の構成において、バイアス回路は、ダイオードまたはダイオードと抵抗の直列回路を複数段縦積み接続した構成を有し、複数段のダイオードの段間点または複数段のダイオードと抵抗の直列回路の段間点からバイアス電圧を出力する構成を有することが好ましい。
【００３２】
上記本発明の構成においては、バイアス回路は、出力するバイアス電圧に温度特性を有し、バイアス電圧の温度特性によって可変容量の温度特性をキャンセルすることが好ましい。なお、バイアス回路に温度特性を持たせるには、バイアス回路をダイオードで構成し、ダイオードの温度特性を利用するか、もしくは演算増幅器で構成したバイアス回路に温度特性をもたせることでも実現可能である。
【００３３】
この構成によれば、可変容量の温度特性をキャンセルし温度変化があっても、周波数制御電圧が変動しない電圧制御発振器を提供することができる。
【００３４】
また、本発明の構成においては、タイマ回路を備え、電源電圧投入後の任意の時間バイアス回路を複数あるバイアス状態のうちのいずれか一つの状態に固定し、その後バイアス状態の固定を解除する機能を有することが好ましい。
【００３５】
また、本発明の構成においては、バイアス制御回路は、タイマ回路を備え、電源電圧投入後の第１の任意の時間バイアス回路を複数あるバイアス状態のうちのいずれか一つの状態に固定し、その後の第２の任意の時間バイアス状態の固定を解除し、その後バイアス状態の固定の解除期間の最後の状態でバイアス状態を固定する機能を有することが好ましい。
【００３６】
また、電圧制御発振器がＰＬＬ回路に含まれる場合、バイアス制御回路は、ＰＬＬ回路のロック状態を検出するＰＬＬロック検出信号を入力とし、ＰＬＬロック検出信号がＰＬＬ非ロック状態を示す期間（ＰＬＬロック検出期間）バイアス回路を複数あるバイアス状態のうちのいずれか一つの状態に固定し、ＰＬＬロック検出信号がＰＬＬ非ロック状態を示す状態からＰＬＬロック状態を示す状態への変化に応答してバイアス状態の固定を解除する機能を有することが好ましい。
【００３７】
本発明の電圧制御発振器を含んで構成されるＰＬＬ回路は、上記本発明の電圧制御発振器と、電圧制御発振器の出力を分周する分周器と、分周器の信号と外部からの基準周波数信号とを比較する位相比較器と、位相比較器の出力を入力するチャージポンプと、チャージポンプの出力を入力するローパスフィルタ回路と、ローパスフィルタ回路の出力を電圧制御発振器の電圧制御端子に与えるＰＬＬ回路であって、分周回路の出力信号と基準周波数信号とを用いてＰＬＬのロック状態を検出するＰＬＬロック検出回路を設け、ＰＬＬロック検出回路のロック検出信号に応じてバイアス状態を固定状態から固定解除状態にすることによりロック後ＰＬＬを安定的に動作させることができる。
【００３８】
上記のダイオードは、例えばコレクタとベースとを結合したトランジスタから形成される。また、上記可変容量は、例えばＣＭＯＳプロセスにより形成されるＭＯＳトランジスタのゲート容量で構成される。
【００３９】
本発明の電圧制御発振器の発振周波数制御方法は、インダクタおよび可変容量で構成される共振回路に対して、共振周波数を制御するための基準となるバイアス電圧と共振周波数を制御するための周波数制御電圧とを与え、バイアス電圧を基準として周波数制御電圧を変化させることにより、周波数制御電圧対共振周波数特性曲線に従って共振回路の共振周波数を変化させる電圧制御発振器の発振周波数制御方法であって、
バイアス電圧を切り替え可能とすることにより、周波数制御電圧が順次シフトした複数の周波数制御電圧対共振周波数特性曲線を共振回路で切り替え可能とし、
周波数制御電圧を変化させることによって共振回路の共振周波数を変化させる過程で、周波数制御電圧が所定のしきい値電圧に達したときにバイアス電圧を切り替えることによって、共振回路の周波数制御電圧対共振周波数特性曲線を、現在の周波数制御電圧対共振周波数特性曲線から周波数制御電圧を目的の制御電圧に近づける方向にシフトした周波数制御電圧対共振周波数特性曲線へ切り替える。
【００４０】
この方法によれば、回路のグラウンド電位から電源電位までの電圧範囲を超える広い制御電圧範囲を有する可変容量の線形領域を使用することができる。しかも、回路のグラウンド電位から電源電位までの電圧範囲より狭い範囲で変化する周波数制御電圧で上記の広い可変容量の線形領域を制御できる。
【発明の効果】
【００４１】
本発明の電圧制御発振器およびその発振周波数制御方法によれば、回路のグラウンド電位から電源電位までの電圧範囲を超える広い制御電圧範囲を有する可変容量の線形領域を使用することができる。しかも、回路のグラウンド電位から電源電位までの電圧範囲より狭い範囲で変化する周波数制御電圧で上記の広い可変容量の線形領域を制御できる。
【００４２】
また、本発明の電圧制御発振器によれば、可変容量の温度特性をキャンセルし温度変化があっても、周波数制御電圧が変動しないこと特徴とする電圧制御発振器を提供することができる。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００４４】
（実施の形態１）
図１は本発明の実施の形態１における電圧制御発振器のブロック図を示したものである。この電圧制御発振器は、発振部２００と、発振部２００の可変容量へバイアスを与えるバイアス回路２０１と、バイアス回路２０１のバイアスを制御するバイアス制御回路２０２とから構成されている。発振部２００については、図１３に示した先行技術と同様の構成である。
【００４５】
周波数制御端子５が発振部２００とバイアス制御回路２０２とに接続されている。例として、バイアス回路２０１の出力端子２０１ａ、２０１ｂ、２０１ｃから発振部２００の可変容量への３つのバイアス電圧Ｖｂ１、Ｖｂ２、Ｖｂ３が与えられ、バイアス制御回路２０２の出力端子２０２ａ、２０２ｂからバイアス回路２０１の入力端子２０１ｄ、２０１ｅへの２つの出力信号Ｖｂｃ１、Ｖｂｃ２が与えられているものとする。
【００４６】
図１における発振部２００とバイアス回路２０１とバイアス制御回路２０２の具体的な回路図を図２に示す。
【００４７】
発振部２００は、先行技術と同様に、負性抵抗回路としての発振トランジスタ１ａ、１ｂと、インダクタ２ａ、２ｂと、可変容量素子１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂと可変容量素子１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂに直列に接続される直流阻止コンデンサ１３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ、１５ｂとから構成される。可変容量素子１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂの一方の端子をそれぞれバイアス電圧Ｖｂ１、Ｖｂ２、Ｖｂ３に固定し、他方の端子には周波数制御端子５からそれぞれ抵抗１６ａ、１６ｂ、１７ａ、１７ｂ、１８ａ、１８ｂを介して周波数制御電圧Ｖｃが印加される。
【００４８】
バイアス回路２０１は、グラウンド電位と電源電位との間にダイオードD０、D１、D２、D３と抵抗Ｒｘとを直列に接続して構成されている。バイアス電圧Ｖｂ１は、ダイオードＤ３のアノードから出力される。バイアス電圧Ｖｂ２はダイオードＤ２のアノード（ダイオードＤ３のカソード）から出力される。バイアス電圧Ｖｂ３は、ダイオードＤ１のアノード（ダイオードＤ２のカソード）から出力される。バイアス電圧Ｖｂ２は、バイアス電圧Ｖｂ１に比べて、ダイオードＤ３の順電圧Ｖｄ分低い値となっている。また、バイアス電圧Ｖｂ３は、バイアス電圧Ｖｂ２に比べてダイオードＤ２の順電圧Ｖｄ分低い値となっている。この構成により図１４に示したような特性の合成が行われる。
【００４９】
バイアス制御回路２０２は、周波数制御端子５に加えられる周波数制御電圧Ｖｃと基準電圧（しきい値電圧）Ｖｒｅｆ１、Ｖｒｅｆ２とをそれぞれ比較するコンパレータＣｏｍ１、Ｃｏｍ２と、コンパレータＣｏｍ１、Ｃｏｍ２の出力の状態に応じてオンオフするスイッチＳ１、Ｓ２とから構成されている。スイッチＳ１、Ｓ２は一端がダイオードＤ１、Ｄ０のアノードに接続され、他端がグラウンドに接続されている。コンパレータＣｏｍ１、Ｃｏｍ２は各々ヒステリシス特性を有している。スイッチＳ１、Ｓ２は例えば、ＭＯＳトランジスタからなる。
【００５０】
コンパレータCom１、Com２の出力は、それぞれスイッチＳ１、Ｓ２の制御端子と接続されている。スイッチＳ1、Ｓ２の状態によって、発振部２００の可変容量に与えられるバイアス電圧Ｖｂ１、Ｖｂ２、Ｖｂ３は、電圧Ｖｄまたは電圧２Ｖｄ分シフトすることになる。
【００５１】
したがって、発振部２００の可変容量の容量値と周波数制御電圧の特性は、図２の回路では、３種類できることになり、バイアス電圧Ｖｂ１、Ｖｂ２、Ｖｂ３をスイッチＳ１、Ｓ２のオンオフによって切り替えることで、３つの特性のうち、いずれか一つを選択することができる。
【００５２】
ここで、３つの特性をband１、band２、band３と表す。スイッチＳ１、Ｓ２の状態が、Ｓ１=任意（ＯＮまたはＯＦＦ）、Ｓ２＝ＯＮの場合をｂａｎｄ１とし、Ｓ１＝ＯＮ、Ｓ２=ＯＦＦの状態をｂａｎｄ２とし、Ｓ１＝ＯＦＦ、Ｓ２=ＯＦＦの状態をｂａｎｄ３として、周波数制御電圧Ｖｃに対する可変容量の容量値の変化を図３に示す。図３において、横軸には周波数制御電圧をとり、縦軸には可変容量の容量値をとっている。また、図３には、コンパレータCom１、Com２に与えられる基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を、グラウンド電位および回路電源電圧と合わせて示している。先行技術では、周波数制御端子の電圧範囲は、グラウンド電位から回路電源電圧までの範囲であったが、本発明の実施の形態１では、周波数制御端子の電圧範囲は、先行技術よりも狭い基準電圧Ｖｒｅｆ１から基準電圧Ｖｒｅｆ２（Ｖｒｅｆ１＜Ｖｒｅｆ２）までの範囲である。
【００５３】
上記のように、周波数制御端子の電圧範囲は、先行技術よりも狭く設定しても、上記のように、３つの特性のいずれかを周波数制御電圧の変化に応じて選択することにより、先行技術の場合と同等以上の広い範囲にわたって容量値を変化させることが可能となる。ここで、基準電圧Ｖｒｅｆ１をグラウンド電位より十分高くし、基準電圧Ｖｒｅｆ２を回路電源電圧より十分低くすることにより、先行技術で説明した、ＰＬＬ回路の動作の不安定という課題を解決できるものである。なお、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２は任意に設定可能である。例としてはグラウンド電位及び回路電源電圧から０.５Ｖ程度離れた電圧が好ましい。
【００５４】
すると、たとえば先行技術では可変容量の特性はｂａｎｄ２のみであったが、本発明の実施の形態１を使用することにより、３つの特性ｂａｎｄ１〜ｂａｎｄ３を選択的に利用することができ、従来ではグラウンド電位から回路電源電圧（ＶＣＣ電位）まで周波数制御電圧を変化させなければ得られなかった可変容量値を、グラウンド電位からＶＣＣ電位の範囲の内側で得ることができる。したがって前述しているようにＰＬＬ回路の特性を安定させることができる。
【００５５】
また、ＰＬＬ回路として使用する場合は、周波数制御端子電圧は目的の周波数へ自動で調整されるが、コンパレータがヒステリシスを持っているため、目的の周波数の調整を失敗することはない。つまり、コンパレータがヒステリシスをもっているため、しきい値付近で動作が不安定にならない。
【００５６】
図４に目的の周波数を高いほうから低いほうへ変化させていったとき、つまり可変容量の値が小さいほうから大きいほうへ変化させていったときの周波数制御電圧の変化を、太い実線の矢印で示す。また、目的の周波数を低いほうから高いほうへ変化させていったとき、つまり可変容量の値が大きいほうから小さいほうへ変化させていったときの周波数制御電圧の変化を、太い破線の矢印で示す。
【００５７】
ここで、コンパレータCom１、Com２のヒステリシス動作と周波数制御電圧の変化の関連について、以下に説明する。一般に、電源電圧投入後、周波数制御電圧はグラウンド電位からスタートする。そのため、周波数制御電圧がグラウンド電位のとき、特性band3からスタートするようにスイッチＳ１とスイッチＳ２を設定している。そして、目的の周波数つまり目的の容量になるまで周波数制御電圧が変化していくが、このとき周波数制御電圧が基準電圧Ｖｒｅｆ１もしくはＶｒｅｆ２付近になってしまうと、ヒステリシスがない場合、温度変動や電源電圧変動によるわずかな容量変化で特性の切り替わりが起こってしまい動作が不安定になる。本回路では、ヒステリシスにより、基準電圧Ｖｒｅｆ１を超えた電圧Ｖｒｅｆ１′で特性band3から特性band2へ移動する。移動後はコンパレータがヒステリシスをもつので、しきい値は電圧Ｖｒｅｆ１となる。また、特性band2から特性band1へは基準電圧Ｖｒｅｆ２を超えると移動し、移動後はコンパレータがヒステリシスをもつのでしきい値は電圧Ｖｒｅｆ２′になる。
【００５８】
周波数制御電圧が回路電源電圧からスタートする場合には、以下のようになる。周波数制御電圧が回路電源電圧のとき、特性band1からスタートするようにスイッチＳ１とスイッチＳ２を設定している。そして、目的の周波数つまり目的の容量になるまで周波数制御電圧が変化していくが、このとき周波数制御電圧が基準電圧Ｖｒｅｆ１もしくはＶｒｅｆ２付近になってしまうと、ヒステリシスがない場合、温度変動や電源電圧変動によるわずかな容量変化で特性の切り替わりが起こってしまい動作が不安定になる。本回路では、ヒステリシスにより、基準電圧Ｖｒｅｆ２を下回った電圧Ｖｒｅｆ２′で特性band1から特性band2へ移動する。移動後はコンパレータがヒステリシスをもつので、しきい値は電圧Ｖｒｅｆ２となる。また、特性band2から特性band3へは基準電圧Ｖｒｅｆ１を下回ると移動し、移動後はコンパレータがヒステリシスをもつのでしきい値は電圧Ｖｒｅｆ１′になる。
【００５９】
上記動作において、電圧Vref1’ - Vref1 がコンパレータCom1のヒステリシス量になり、また同様に Vref2 - Vref2’ がコンパレータCom2のヒステリシス量になる。
【００６０】
ここで、図４において、バイアス電圧の切り替えによって、周波数制御電圧が急激に変化している理由について説明する。バイアス電圧の切り替えによって周波数制御電圧が急変するのは、ＰＬＬ周波数シンセサイザは目的の周波数になるようなクローズドループ回路を形成しているからである。周波数制御電圧対容量曲線が変化すると、容量を元に戻そうと周波数制御電圧が変化していく。例えば、いま目的の周波数で安定動作しているとき、特性band2から特性band3へ容量曲線を変化させると、周波数制御電圧が変化しなければ容量が変わってしまい目的の周波数ではなくなってしまう。
【００６１】
（実施の形態２）
図５は本発明の実施の形態２における電圧制御発振器を示し、図６はその具体回路を示している。この実施の形態では、電圧制御回路２００の可変容量の正または負の温度特性による発振周波数の温度変動をキャンセルするために、温度変動に応じてバイアス電圧を変化させるバイアス回路３０１と、バイアス回路３０１におけるバイアス電圧の変化量を制御する温度特性補正信号６を出力するバイアス制御回路３０２が、図１および図２のバイアス回路２０１およびバイアス制御回路２０２に代えて設けられている。温度特性補正信号６はバイアス回路３０１に供給され、それによって可変容量の温度補償を行うことができる。
【００６２】
図６において、バイアス回路３０１は、図２とは異なり、ダイオードと抵抗の直列回路を複数段縦積みした構造となっているが、図２と同様にダイオードのみ縦積みした構造でもよい。図６において、符号Ｒ０〜Ｒ３はそれぞれ抵抗を示す。
【００６３】
電流源から電流をバイアス回路３０１へ流すことよりバイアス電圧を微調整することができる。バイアス電圧が変化すると、容量曲線も変化し、制御電圧も変化する。またバイアス回路３０１及び可変容量は温度特性がある。つまり容量曲線が温度特性を持ってしまうので、制御電圧の値も温度特性がある。この可変容量の温度特性をキャンセルするために、バイアス回路３０１へ電流を供給する電流源を含む温度特性調整回路４００を使用し、バイアス回路３０１へ供給する電流に温度特性をもたせている。
【００６４】
この温度特性調整回路４００は、ＮＰＮバイポーラトランジスタ２０と、ＮＰＮバイポーラトランジスタ２０のＮ倍の並列数であるバイポーラトランジスタ２１とでカレントミラーが構成され、バイポーラトランジスタ２１のエミッタに抵抗Ｒｖが接続されている。
【００６５】
具体的には、ＮＰＮバイポーラトランジスタ２０のベースとＮＰＮバイポーラトランジスタ２１のベースとが接続されて共通化され、共通化されたベースがバイポーラトランジスタ２０のコレクタに接続されて、カレントミラーを構成している。また、ベースが共通化されてもう一つのカレントミラーを構成するＰＮＰトランジスタ３０、３１、３２において、ＰＮＰトランジスタ３０、３１のコレクタがそれぞれＮＰＮトランジスタ２０、２１のコレクタに接続されている。そしてＰＮＰトランジスタ３２のコレクタから可変電流Ｉｖが出力されて、スイッチＳ１０を介してバイアス回路３０１に供給される。
【００６６】
ここで、温度特性調整回路４００の動作について説明する。補正信号６、つまり温度特性調整回路４００からバイアス回路３０１に供給される電流は、トランジスタの電流利得ｈＦＥを無限大であると仮定し、ＰＮＰトランジスタ３０、３１、３２のミラー比が同じ、つまり１対１対１ならば、電流は、
Iv=(Vt/Rv)×lnN
Vt=kT/q
ただし、 k：ボルツマン定数
T：温度(K)
q：素電荷
さらに、
Vb3-Vb2 = R3×(Vt/Rv)×lnN + VD3
ただし、ＶＤ３はダイオードＤ３のベース-エミッタ間電圧である。
【００６７】
このとき右辺第１項は温度に対して正の傾きを持ち、第２項は負の傾きを持つ。したがって右辺第１項の係数 (R3/Rv) による重み付けで、Vb3-Vb2は温度に対して正もしくは負の傾きを持たせることができるし、温度依存性を無くすこともできる。つまり可変容量の温度特性をキャンセルするように、バイアス電圧の温度特性を設定すればよい。
【００６８】
上式でわかるように、バイアス電圧の差Vb3-Vb2に温度特性をもたせることが可能であり、このバイアス電圧の差Vb3-Vb2に応じて、バイアス電圧も温度により変化していく。また、可変容量の温度特性をキャンセルする方向にバイアス電圧を調整することによって、可変容量の温度特性をキャンセルすることができる。
【００６９】
ここで、ＭＯＳ容量の温度特性の補償について簡単に説明する。バイアス電圧が一定でも、ＭＯＳ容量の温度特性によって、温度が変化すると、容量−制御電圧特性が図７（ａ）に示すように、破線の特性から実線の状態へシフトする。そこで、バイアス回路３０１による温度補償動作によって、図７（ｂ）に示すように容量−制御電圧特性をもとに戻すのである。図７（ｃ）にシンボルを示したＭＯＳ容量は、図７（ｄ）に示すような温度特性を有していると想定している。なお、図７（ｄ）には、ＭＯＳ容量の両端に印加される電圧をＶｇｂとしたときの、容量−電圧Ｖｇｂの特性を、温度をパラメータとして３つ示している。
【００７０】
この実施の形態によれば、温度特性調整回路４００を設けて、温度特性を有する電流Ｉｖをバイアス回路３０１に供給するので、バイアス電圧が発振部２００の可変容量の温度特性をキャンセルするように変化する。したがって、温度変動による発振部２００の発振周波数の変動を防止することができ、したがって、周波数制御電圧の温度変動を防止することができる。
【００７１】
（実施の形態３）
図８は、本発明の実施の形態３における電圧制御発振器の要部の回路図を示している。発振部の図示は省いている。この電圧制御発振器は、図８に示すように、初期設定回路４０１と、タイマ回路４０２と、スイッチＳ１１−Ｓ１４とを設け、バイアス制御回路２０２とバイアス回路２０１とをスイッチＳ１１、Ｓ１２を介して接続し、初期設定回路４０２をバイアス回路２０１にスイッチＳ１３、Ｓ１４を介して接続している。また、タイマ回路４０２は、スイッチＳ１１〜Ｓ１４のオンオフを切り替えるために設けられている。その他の構成は図２と同様である。
【００７２】
この電圧制御発振器は、電源投入後の任意の期間、つまり、タイマ回路４０２のタイマ時間が経過するまでは、スイッチＳ１１、Ｓ１２がオフで、スイッチＳ１３、１４がオンとなっている。このとき、初期設定回路４０１により、バイアス回路２０１が複数のバイアス状態のうちのいずれか一つの状態に固定される。具体的には、初期設定回路４０１は例えばバイアス回路２０１のダイオードＤ１、Ｄ０のアノードを例えばそれぞれ接地する状態に回路設定されていて、スイッチＳ１３、Ｓ１４がオンとなることにより有効に作用する。
【００７３】
上記タイマ時間の経過後は、スイッチＳ１１、Ｓ１２がオンとなり、スイッチＳ１３、１４がオフとなる。その結果、タイマ回路４０２により、初期設定回路４０１によるバイアス状態の固定が解除され、バイアス制御回路２０２によりバイアス回路２０１のバイアス電圧が周波数制御電圧に応じて制御される。
【００７４】
この実施の形態によれば、上記電圧制御発振器をＰＬＬ回路（図１５参照）において使用すると、バイアス状態の固定を解除した後は、バンド切り替えが１回ですむため、目的の周波数へロックするロックアップタイムを高速化することができる。
【００７５】
（実施の形態４）
図９は、本発明の実施の形態４における電圧制御発振器の要部の回路図を示している。発振部の図示は省いている。この電圧制御発振器は、図９に示すように、初期設定回路４０１と、第１のタイマ時間と第２のタイマ時間とを設定するタイマ回路４０２と、外部基準周波数４０３によって動作するラッチ回路４０４と、スイッチＳ１３〜Ｓ１８とを設け、バイアス制御回路２０２とバイアス回路２０１とをスイッチＳ１５、Ｓ１６、ラッチ回路４０４およびスイッチＳ１７、Ｓ１８を介して接続し、初期設定回路４０２をバイアス回路２０１にスイッチＳ１３、Ｓ１４を介して接続している。また、タイマ回路４０２は、スイッチＳ１３〜Ｓ１８のオンオフを切り替えるために設けられている。その他の構成は図２と同様である。
【００７６】
この電圧制御発振器は、電源投入後の任意の期間（第１のタイマ時間）は、スイッチＳ１３、Ｓ１４がオンで、スイッチＳ１５−Ｓ１８はオフとなっている。このとき、初期設定回路４０１により、バイアス回路２０１が複数のバイアス状態のうちのいずれか一つの状態に固定される。具体的には、初期設定回路４０１は例えばバイアス回路２０１のダイオードＤ１、Ｄ０のアノードをそれぞれ例えば接地する状態に回路設定されていて、スイッチＳ１３、Ｓ１４がオンとなることにより有効に作用する。
【００７７】
上記第１のタイマ時間の経過後は、スイッチＳ１３、Ｓ１４がオフとなり、スイッチＳ１５−Ｓ１８がオンとなる。その結果、タイマ回路４０２により、初期設定回路４０１によるバイアス状態の固定が解除され、バイアス制御回路２０２によりバイアス回路２０１のバイアス電圧が周波数制御電圧に応じて制御される。このとき、バイアス制御回路２０２とバイアス回路２０１との間に設けたラッチ回路４０４が、外部基準周波数の周期の間隔でバイアス制御回路２０２の出力をラッチして、バイアス回路２０１へ与える。この期間は第２のタイマ時間継続する。
【００７８】
第２のタイマ時間の経過後は、スイッチＳ１３、Ｓ１４、Ｓ１５、Ｓ１６がオフとなり、スイッチＳ１７−Ｓ１８がオンとなる。これによって、バイアス回路２０１のバイアス状態が再びタイマ回路４０２により固定される。つまり、バイアス回路２０１のバイアス状態の固定が解除されている状態における最後にラッチされたバイアス状態で、バイアス回路２０１のバイアス状態が固定される。
【００７９】
この実施の形態によれば、上記電圧制御発振器をＰＬＬ回路（図１５参照）において使用すると、バイアス回路は、最後にラッチされたバイアス状態で固定されるため、ＰＬＬ回路のロック後の動作を安定的に行わせることができる。
【００８０】
（実施の形態５）
図１０は、本発明の実施の形態５における電圧制御発振器の要部の回路図を示している。発振部の図示は省いている。この電圧制御発振器は、図１０に示すように、初期設定回路４０１と、ＰＬＬ回路のロックを検出したときにＰＬＬロック検出信号をアクティブにするＰＬＬロック検出回路４０５と、スイッチＳ１１−Ｓ１４とを設け、バイアス制御回路２０２とバイアス回路２０１とをスイッチＳ１１、Ｓ１２を介して接続し、初期設定回路４０２をバイアス回路２０１にスイッチＳ１３、Ｓ１４を介して接続している。また、ＰＬＬロック検出回路４０５は、スイッチＳ１１〜Ｓ１４のオンオフを切り替えるために設けられている。その他の構成は図２と同様である。
【００８１】
また、この電圧制御発振器を含んで構成されるＰＬＬ回路は、発振部と、発振部の出力を分周する分周器と、分周器の出力と基準周波数信号とを比較する位相比較器と、位相比較器の出力に応じて電流を出し入れするチャージポンプと、チャージポンプの出力を平均化するローパスフィルタとを備え、ローパスフィルタの出力を周波数制御電圧として周波数制御端子から電圧制御発振器とバイアス制御回路にフィードバックする構成である。また、ＰＬＬロック検出回路は、分周器の出力と基準周波数信号とをもとに、ＰＬＬロックを検出する構成になっている。
【００８２】
この電圧制御発振器は、ロック検出回路４０５のロック検出期間中（非ロック検出状態）は、スイッチＳ１１、Ｓ１２がオフで、スイッチＳ１３、１４がオンとなっている。このとき、初期設定回路４０１により、バイアス回路２０１が複数のバイアス状態のうちのいずれか一つの状態に固定される。具体的には、初期設定回路４０１は例えばバイアス回路２０１のダイオードＤ１、Ｄ０のアノードを例えばそれぞれ接地する状態に回路設定されていて、スイッチＳ１３、Ｓ１４がオンとなることにより有効に作用する。
【００８３】
上記ロック検出回路４０５のＰＬＬロック検出信号がアクティブとなると、スイッチＳ１１、Ｓ１２がオンとなり、スイッチＳ１３、１４がオフとなる。その結果、初期設定回路４０１によるバイアス状態の固定が解除され、バイアス制御回路２０２によりバイアス回路２０１のバイアス電圧が周波数制御電圧に応じて制御される。
【００８４】
この実施の形態によれば、上記電圧制御発振器をＰＬＬ回路（図１５参照）において使用すると、ＰＬＬ回路のロック後のロック検出信号によりバイアス状態の固定を解除するので、その後はバンド切り替えが１回ですみ、そのため目的の周波数へロックするロックアップタイムを高速化することができる。
【産業上の利用可能性】
【００８５】
本発明にかかる、電圧制御発振器は、回路のグラウンド電位から電源電位までの範囲を超える広い制御電圧範囲を有する可変容量の線形領域を使用することが可能であり、特に無線通信機器で利用される電圧制御発振器に有用である。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施の形態１の電圧制御発振器の構成を示す回路図である。
【図２】本発明の実施の形態１の電圧制御発振器のさらに具体的な回路構成を示す回路図である。
【図３】本発明の実施の形態１における電圧制御発振器の可変容量の周波数制御弾圧に対する容量値の特性図である。
【図４】本発明の実施の形態１における周波数制御電圧の変化を示す特性図である。
【図５】本発明の実施の形態２の電圧制御発振器の構成を示すブロック図である。
【図６】本発明の実施の形態２の電圧制御発振器のさらに具体的な構成を示す回路図である。
【図７】ゲート容量の温度特性の補正の様子を示す図である。
【図８】本発明の実施の形態３の電圧制御発振器の要部の構成を示すブロック図である。
【図９】本発明の実施の形態４の電圧制御発振器の要部の構成を示すブロック図である。
【図１０】本発明の実施の形態５の電圧制御発振器の要部の構成を示すブロック図である。
【図１１】先行技術の電圧制御発振器の構成を示す回路図である。
【図１２】（ａ）は可変容量素子のシンボルを示す図、（ｂ）は可変容量素子の両端子間の電圧差と容量値の関係を示す特性図である。
【図１３】他の先行技術の電圧制御発振器の構成を示す回路図である。
【図１４】電圧制御発振器の可変容量の周波数制御電圧に対する容量値の特性図である。
【図１５】ＰＬＬ回路の構成を示すブロック図である。
【符号の説明】
【００８７】
１ａ、１ｂ 発振トランジスタ
２ａ、２ｂ インダクタ
４ 電源端子
５ 周波数制御端子
６ 電流源
１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂ 可変容量素子
１３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ、１５ｂ 直流阻止コンデンサ
１６ａ、１６ｂ、１７ａ、１７ｂ、１８ａ、１８ｂ 抵抗
Ｄ０〜Ｄ３ ダイオード
Ｃｏｍ１、Ｃｏｍ２ コンパレータ
Ｓ１、Ｓ２ スイッチ
１０１ 分周器
１０２ 位相比較器
１０３ チャージポンプ
１０４ ローパスフィルタ
１０５ ロック検出器
２００ 発振部
２０１ バイアス回路
２０２ バイアス制御回路
３０１ バイアス回路
３０２ バイアス制御回路
４００ 温度特性調整回路
【技術分野】
【０００１】
本発明は、無線通信の送受信機に利用される電圧制御発振器および電圧制御発振器の発振周波数制御方法に関するものである。
【背景技術】
【０００２】
電圧制御発振器は、無線通信機の局部発振信号を発生させる手段として広く使用されている。このような従来の電圧制御発振器の構成例を図１１に示す。
【０００３】
同図において、符号１ａ、１ｂは負性抵抗素子である発振トランジスタを示し、符号２ａ、２ｂはインダクタを示し、符号３ａ、３ｂは自己の両端子間に印加される直流電圧の大きさに応じて容量値が変化する可変容量を示す。また、符号４は電源端子を示し、符号５は周波数制御端子を示し、符号６は電流源を示す。
【０００４】
以下、図１１を参照しながら従来の電圧制御発振器の動作について説明する。図１１において、インダクタ２ａ、２ｂと可変容量３ａ、３ｂとは並列共振回路を構成している。可変容量素子３ａ、３ｂの容量値は、その両端子間の電位差によって変化する。そのため、周波数制御端子５に加えられる周波数制御電圧によって可変容量３ａ、３ｂの容量値が変化し、その結果並列共振回路の共振周波数が変化することになる。
【０００５】
電圧制御発振器の発振周波数は、共振回路の共振周波数近傍で発振するので、制御電圧を調整することで、電圧制御発振器の発振周波数を所望の周波数に制御することができる。発振トランジスタ１ａ、１ｂは負性抵抗を発生して共振回路の寄生抵抗成分による損失をキャンセルし、発振条件を満足させる。
【０００６】
ここで、電圧制御発振器の制御電圧と発振周波数との関係は、可変容量３ａ、３ｂの特性でほぼ決定される。そのため、使用する可変容量３ａ、３ｂとしては、広い制御電圧範囲にわたって緩やかに容量変化することが望ましい。なぜなら、電圧制御発振器を用いてＰＬＬ（Phase Locked Loop）回路を構成した場合、ＰＬＬ回路の過渡応答特性や雑音帯域特性は制御電圧に対する周波数感度に依存するので、周波数によって周波数感度が異なると、ＰＬＬ回路自身の特性が周波数によって変動するからである。また、周波数制御電圧に対する周波数感度が高い領域では、周波数制御端子に加わるわずかな雑音によっても周波数が変動するため、位相雑音特性が劣化するという問題もある。
【０００７】
しかしながら、電圧制御発振器を半導体基板上に実現する際、可変容量素子を形成するために特殊なプロセスを導入するとコストアップにつながるため、実際には線形性の高い可変容量素子を利用することが難しい。
【０００８】
図１２（ａ）は、ＣＭＯＳプロセスで広く用いられるＭＯＳトランジスタのゲート容量を利用した可変容量素子を示す。図１２（ｂ）は、ＭＯＳトランジスタのゲートに基準電圧（基準電位）を加え、ドレイン・ソース側に周波数制御電圧を印加した場合のゲート容量値の変化を示している。図１２（ｂ）において、横軸には、ＭＯＳトランジスタのゲートに加わる電圧とドレイン・ソース側に加わる電圧との電圧差をとり、縦軸にはＭＯＳトランジスタのゲート容量の容量値をとっている。
【０００９】
このように、一般的に用いられるＭＯＳトランジスタのゲート容量を利用した可変容量素子ではしきい値電圧近傍で容量が急峻に変化するため、発振周波数もしきい値電圧近傍の領域で急峻に変化する。その結果、本電圧制御発振器を用いたＰＬＬ回路の過渡応答特性や雑音帯域特性は、周波数によって大きく変動するといった問題が生じる。
【００１０】
このような問題を解決するために、以下に述べる回路がすでに提案されている。
【００１１】
図１３は、従来の可変容量の線形性を改善する回路例を示す（特許文献１を参照）。同図において、図８と同様の部分には同じ符号を付しており説明は省略する。図１３において、符号１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂは可変容量素子を示し、符号１３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ、１５ｂは直流分を遮断する直流阻止コンデンサを示し、符号１６ａ、１６ｂ、１７ａ、１７ｂ、１８ａ、１８ｂは抵抗を示し、符号５０は基準電圧発生回路を示す。
【００１２】
この回路では、インダクタ２ａ、２ｂが直列接続され、インダクタ２ａ、２ｂの直列回路に対して、直流阻止コンデンサ１３ａ、可変容量素子１０ａ、可変容量素子１０ｂおよび直流阻止コンデンサ１３ｂの直列回路が並列に接続され、同様に直流阻止コンデンサ１４ａ、可変容量素子１１ａ、可変容量素子１１ｂおよび直流阻止コンデンサ１４ｂの直列回路が並列に接続され、さらに直流阻止コンデンサ１５ａ、可変容量素子１２ａ、可変容量素子１２ｂおよび直流阻止コンデンサ１５ｂの直列回路が並列に接続されている。
【００１３】
そして、直流阻止コンデンサ１３ａと可変容量素子１０ａの接続点と可変容量素子１０ｂと直流阻止コンデンサ１３ｂの接続点との間に抵抗１６ａ、１６ｂの直列回路が接続されている。同様に、直流阻止コンデンサ１４ａと可変容量素子１１ａの接続点と可変容量素子１１ｂと直流阻止コンデンサ１４ｂの接続点との間に抵抗１７ａ、１７ｂの直列回路が接続されている。さらに、直流阻止コンデンサ１５ａと可変容量素子１２ａの接続点と可変容量素子１２ｂと直流阻止コンデンサ１５ｂの接続点との間に抵抗１８ａ、１８ｂの直列回路が接続されている。
【００１４】
さらに、可変容量素子１０ａ、１０ｂの接続点、可変容量素子１１ａ、１１ｂの接続点、および可変容量素子１２ａ、１２ｂの接続点に周波数制御端子５が共通に接続されている。また、抵抗１６ａ、１６ｂの接続点に基準電圧発生回路５０の出力端子５０ａが接続されている。同様に、抵抗１７ａ、１７ｂの接続点に基準電圧発生回路５０の出力端子５０ｂが接続されている。さらに、抵抗１８ａ、１８ｂの接続点に基準電圧発生回路５０の出力端子５０ｃが接続されている。
【００１５】
バイアス回路である基準電圧発生回路５０の３つの出力端子５０ａ、５０ｂ、５０ｃからは、それぞれＶｂ、Ｖｂ−Ｖd、Ｖｂ−２Ｖｄ、のように電圧Ｖｄずつシフトした電圧が出力されることになる。また、周波数制御端子５には周波数制御電圧Ｖｃが与えられる。したがって、可変容量素子１０ａ、１０ｂの両端子間の電位差は、それぞれ周波数制御電圧Ｖｃと電圧Ｖｂとの差電圧となる。同様に、可変容量素子１１ａ、１１ｂの両端子間の電位差は、それぞれ周波数制御電圧Ｖｃと電圧Ｖｂ−Ｖｄとの差電圧となる。さらに、可変容量素子１２ａ、１２ｂの両端子間の電位差は、それぞれ周波数制御電圧Ｖｃと電圧Ｖｂ−２Ｖｄとの差電圧となる。
【００１６】
図１４は周波数制御電圧に対する各可変容量素子１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂの容量値の特性と各可変容量素子１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂの合計の特性とを示している。図１４において、曲線Ｘ１は可変容量素子１０ａ、１０ｂの容量値の特性を示し、曲線Ｘ２は可変容量素子１１ａ、１１ｂの容量値の特性を示し、曲線Ｘ３は可変容量素子１２ａ、１２ｂの容量値の特性を示し、曲線Ｘ４は可変容量素子の合計の特性を示している。図１４において、横軸には、周波数制御電圧Ｖｃをとり、縦軸には、各可変容量素子またはその合計の容量値をとっている。
【００１７】
したがって、図１４に示すように電圧Ｖｄずつ各可変容量素子の特性をシフトさせることができ、それらを合成することができる。そのため、周波数制御電圧に対する容量の変化を緩やかにすることができる。結果として、ＰＬＬ回路の過渡応答特性や雑音帯域特性の周波数依存性を無くすことができる。
【特許文献１】特開２００４−１４７３１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、上記電圧制御発振器をＰＬＬ回路に組み込んだ場合、回路のグラウンド電位から回路の電源電位までの電圧範囲を超える範囲に可変容量の線形領域があったとしても、周波数制御電圧の範囲に制限があるため、可変容量の線形領域を全て使用できないという課題がある。その理由を以下に示す。
【００１９】
ＰＬＬ回路は、一般的に図１５に示すように、電圧制御発振器（ＶＣＯ）１００と、電圧制御発振器１００の出力を分周する分周器（ＤＩＶ）１０１と、分周器１０１の出力と基準周波数信号とを比較する位相比較器（ＰＤ）１０２と、位相比較器１０２の出力に応じて電流を出し入れするチャージポンプ（ＣＰ）１０３と、チャージポンプ１０３の出力を平均化するローパスフィルタ（ＬＰＦ）１０４とから構成され、そして、ローパスフィルタ１０４の出力を周波数制御電圧として、電圧制御発振器１００の電圧制御端子にフィードバックするクローズドループ回路である。
【００２０】
チャージポンプ１０３は、その出力が自回路のグラウンド電位もしくは電源電位に近づくと、出力される電流値が０に近づき、ＰＬＬ回路の特性が不安定になってしまう。チャージポンプ１０３の出力電圧とローパスフィルタ１０４の出力電圧とが等しく、このため周波数制御端子の電圧がグラウンド電位もしくは電源電位付近になるということは、チャージポンプ１０３の出力電圧もグラウンド電位もしくは電源電位付近になるということであり、ＰＬＬ回路の特性が不安定になってしまうため、周波数制御電圧としてグラウンド電位もしくは電源電位の近傍の電圧は使用することができない。
【００２１】
また、上記電圧制御発振器では可変容量の温度特性は一切考慮されておらず、温度変化により可変容量値が変化すると、通信時の周波数は固定されるので容量値を一定に保持するため周波数制御端子の電圧が変動する。このとき周波数制御端子の電圧がグラウンド電位もしくは電源電位付近になるとＰＬＬ回路の特性が不安定になってしまう。
【００２２】
また、一般的に用いられるＭＯＳトランジスタのゲート容量を可変容量として使用する場合、可変容量両端の電位差が大きくなると電荷の充放電に時間がかかるというデバイス的な欠点も考慮しなければならない。
【００２３】
本発明は上記の課題に鑑み、回路のグラウンド電位から電源電位までの範囲を超える広い制御電圧範囲を有する可変容量の線形領域を有効に使用することができる電圧制御発振器および電圧制御発振器の発振周波数制御方法を提供することを目的とする。
【００２４】
また、本発明は、可変容量の温度特性をキャンセルし温度変化があっても、周波数制御端子の電圧が変動しない電圧制御発振器を提供することを他の目的とする。
【課題を解決するための手段】
【００２５】
上記課題を解決するために、本発明の電圧制御発振器は、インダクタおよび可変容量で構成され、共振周波数を制御するための周波数制御電圧と共振周波数を制御するための基準となるバイアス電圧とが与えられ、バイアス電圧を基準として周波数制御電圧が変化することにより、周波数制御電圧対共振周波数特性曲線に従って共振周波数が変化する共振回路と、共振回路に接続された負性抵抗回路とを有する発振部と、共振回路にバイアス電圧を与えるバイアス回路と、バイアス回路から出力されるバイアス電圧を周波数制御電圧に応じて切り替えるバイアス制御回路とを備えている。
【００２６】
ここで、バイアス制御回路は、バイアス電圧を切り替え可能とすることにより、周波数制御電圧が順次シフトした複数の周波数制御電圧対共振周波数特性曲線を共振回路で切り替え可能とし、周波数制御電圧が変化することによって共振回路の共振周波数が変化する過程で、周波数制御電圧が所定のしきい値電圧に達したときにバイアス電圧を切り替えることによって、共振回路の周波数制御電圧対共振周波数特性曲線を、現在の周波数制御電圧対共振周波数特性曲線から周波数制御電圧を目的の制御電圧に近づける方向にシフトした周波数制御電圧対共振周波数特性曲線へ切り替えるようにしている。
【００２７】
この構成によれば、回路のグラウンド電位から電源電位までの電圧範囲を超える広い制御電圧範囲を有する可変容量の線形領域を使用することができる。しかも、回路のグラウンド電位から電源電位までの電圧範囲より狭い範囲で変化する周波数制御電圧で上記の広い可変容量の線形領域を制御できる。
【００２８】
上記本発明の構成において、可変容量は、直流阻止容量素子と可変容量素子とからなる直列回路を複数並列接続した構成を有し、直流阻止容量素子と可変容量素子とからなる複数の直列回路のそれぞれにおいて、可変容量素子の一端に周波数制御端子が設けられ、可変容量素子の他端にバイアス端子が設けられ、バイアス回路は、直流阻止容量素子と可変容量素子とからなる複数の直列回路のそれぞれにおいて、バイアス端子に各々異なるバイアス電圧を与えることが好ましい。
【００２９】
上記本発明の構成において、バイアス制御回路は、ヒステリシス特性を有するコンパレータを備え、コンパレータは、周波数制御電圧をしきい値電圧と比較し、その比較結果に応じてバイアス回路が出力するバイアス電圧を切り替えることが好ましい。
【００３０】
上記本発明の構成において、バイアス制御回路は、ヒステリシス特性を有し、かつ各々異なるしきい値電圧を有する複数のコンパレータを備え、複数のコンパレータは、周波数制御電圧を各々のしきい値電圧と比較し、その比較結果に応じてバイアス回路の出力するバイアス電圧を切り替えることが好ましい。
【００３１】
上記本発明の構成において、バイアス回路は、ダイオードまたはダイオードと抵抗の直列回路を複数段縦積み接続した構成を有し、複数段のダイオードの段間点または複数段のダイオードと抵抗の直列回路の段間点からバイアス電圧を出力する構成を有することが好ましい。
【００３２】
上記本発明の構成においては、バイアス回路は、出力するバイアス電圧に温度特性を有し、バイアス電圧の温度特性によって可変容量の温度特性をキャンセルすることが好ましい。なお、バイアス回路に温度特性を持たせるには、バイアス回路をダイオードで構成し、ダイオードの温度特性を利用するか、もしくは演算増幅器で構成したバイアス回路に温度特性をもたせることでも実現可能である。
【００３３】
この構成によれば、可変容量の温度特性をキャンセルし温度変化があっても、周波数制御電圧が変動しない電圧制御発振器を提供することができる。
【００３４】
また、本発明の構成においては、タイマ回路を備え、電源電圧投入後の任意の時間バイアス回路を複数あるバイアス状態のうちのいずれか一つの状態に固定し、その後バイアス状態の固定を解除する機能を有することが好ましい。
【００３５】
また、本発明の構成においては、バイアス制御回路は、タイマ回路を備え、電源電圧投入後の第１の任意の時間バイアス回路を複数あるバイアス状態のうちのいずれか一つの状態に固定し、その後の第２の任意の時間バイアス状態の固定を解除し、その後バイアス状態の固定の解除期間の最後の状態でバイアス状態を固定する機能を有することが好ましい。
【００３６】
また、電圧制御発振器がＰＬＬ回路に含まれる場合、バイアス制御回路は、ＰＬＬ回路のロック状態を検出するＰＬＬロック検出信号を入力とし、ＰＬＬロック検出信号がＰＬＬ非ロック状態を示す期間（ＰＬＬロック検出期間）バイアス回路を複数あるバイアス状態のうちのいずれか一つの状態に固定し、ＰＬＬロック検出信号がＰＬＬ非ロック状態を示す状態からＰＬＬロック状態を示す状態への変化に応答してバイアス状態の固定を解除する機能を有することが好ましい。
【００３７】
本発明の電圧制御発振器を含んで構成されるＰＬＬ回路は、上記本発明の電圧制御発振器と、電圧制御発振器の出力を分周する分周器と、分周器の信号と外部からの基準周波数信号とを比較する位相比較器と、位相比較器の出力を入力するチャージポンプと、チャージポンプの出力を入力するローパスフィルタ回路と、ローパスフィルタ回路の出力を電圧制御発振器の電圧制御端子に与えるＰＬＬ回路であって、分周回路の出力信号と基準周波数信号とを用いてＰＬＬのロック状態を検出するＰＬＬロック検出回路を設け、ＰＬＬロック検出回路のロック検出信号に応じてバイアス状態を固定状態から固定解除状態にすることによりロック後ＰＬＬを安定的に動作させることができる。
【００３８】
上記のダイオードは、例えばコレクタとベースとを結合したトランジスタから形成される。また、上記可変容量は、例えばＣＭＯＳプロセスにより形成されるＭＯＳトランジスタのゲート容量で構成される。
【００３９】
本発明の電圧制御発振器の発振周波数制御方法は、インダクタおよび可変容量で構成される共振回路に対して、共振周波数を制御するための基準となるバイアス電圧と共振周波数を制御するための周波数制御電圧とを与え、バイアス電圧を基準として周波数制御電圧を変化させることにより、周波数制御電圧対共振周波数特性曲線に従って共振回路の共振周波数を変化させる電圧制御発振器の発振周波数制御方法であって、
バイアス電圧を切り替え可能とすることにより、周波数制御電圧が順次シフトした複数の周波数制御電圧対共振周波数特性曲線を共振回路で切り替え可能とし、
周波数制御電圧を変化させることによって共振回路の共振周波数を変化させる過程で、周波数制御電圧が所定のしきい値電圧に達したときにバイアス電圧を切り替えることによって、共振回路の周波数制御電圧対共振周波数特性曲線を、現在の周波数制御電圧対共振周波数特性曲線から周波数制御電圧を目的の制御電圧に近づける方向にシフトした周波数制御電圧対共振周波数特性曲線へ切り替える。
【００４０】
この方法によれば、回路のグラウンド電位から電源電位までの電圧範囲を超える広い制御電圧範囲を有する可変容量の線形領域を使用することができる。しかも、回路のグラウンド電位から電源電位までの電圧範囲より狭い範囲で変化する周波数制御電圧で上記の広い可変容量の線形領域を制御できる。
【発明の効果】
【００４１】
本発明の電圧制御発振器およびその発振周波数制御方法によれば、回路のグラウンド電位から電源電位までの電圧範囲を超える広い制御電圧範囲を有する可変容量の線形領域を使用することができる。しかも、回路のグラウンド電位から電源電位までの電圧範囲より狭い範囲で変化する周波数制御電圧で上記の広い可変容量の線形領域を制御できる。
【００４２】
また、本発明の電圧制御発振器によれば、可変容量の温度特性をキャンセルし温度変化があっても、周波数制御電圧が変動しないこと特徴とする電圧制御発振器を提供することができる。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００４４】
（実施の形態１）
図１は本発明の実施の形態１における電圧制御発振器のブロック図を示したものである。この電圧制御発振器は、発振部２００と、発振部２００の可変容量へバイアスを与えるバイアス回路２０１と、バイアス回路２０１のバイアスを制御するバイアス制御回路２０２とから構成されている。発振部２００については、図１３に示した先行技術と同様の構成である。
【００４５】
周波数制御端子５が発振部２００とバイアス制御回路２０２とに接続されている。例として、バイアス回路２０１の出力端子２０１ａ、２０１ｂ、２０１ｃから発振部２００の可変容量への３つのバイアス電圧Ｖｂ１、Ｖｂ２、Ｖｂ３が与えられ、バイアス制御回路２０２の出力端子２０２ａ、２０２ｂからバイアス回路２０１の入力端子２０１ｄ、２０１ｅへの２つの出力信号Ｖｂｃ１、Ｖｂｃ２が与えられているものとする。
【００４６】
図１における発振部２００とバイアス回路２０１とバイアス制御回路２０２の具体的な回路図を図２に示す。
【００４７】
発振部２００は、先行技術と同様に、負性抵抗回路としての発振トランジスタ１ａ、１ｂと、インダクタ２ａ、２ｂと、可変容量素子１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂと可変容量素子１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂに直列に接続される直流阻止コンデンサ１３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ、１５ｂとから構成される。可変容量素子１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂの一方の端子をそれぞれバイアス電圧Ｖｂ１、Ｖｂ２、Ｖｂ３に固定し、他方の端子には周波数制御端子５からそれぞれ抵抗１６ａ、１６ｂ、１７ａ、１７ｂ、１８ａ、１８ｂを介して周波数制御電圧Ｖｃが印加される。
【００４８】
バイアス回路２０１は、グラウンド電位と電源電位との間にダイオードD０、D１、D２、D３と抵抗Ｒｘとを直列に接続して構成されている。バイアス電圧Ｖｂ１は、ダイオードＤ３のアノードから出力される。バイアス電圧Ｖｂ２はダイオードＤ２のアノード（ダイオードＤ３のカソード）から出力される。バイアス電圧Ｖｂ３は、ダイオードＤ１のアノード（ダイオードＤ２のカソード）から出力される。バイアス電圧Ｖｂ２は、バイアス電圧Ｖｂ１に比べて、ダイオードＤ３の順電圧Ｖｄ分低い値となっている。また、バイアス電圧Ｖｂ３は、バイアス電圧Ｖｂ２に比べてダイオードＤ２の順電圧Ｖｄ分低い値となっている。この構成により図１４に示したような特性の合成が行われる。
【００４９】
バイアス制御回路２０２は、周波数制御端子５に加えられる周波数制御電圧Ｖｃと基準電圧（しきい値電圧）Ｖｒｅｆ１、Ｖｒｅｆ２とをそれぞれ比較するコンパレータＣｏｍ１、Ｃｏｍ２と、コンパレータＣｏｍ１、Ｃｏｍ２の出力の状態に応じてオンオフするスイッチＳ１、Ｓ２とから構成されている。スイッチＳ１、Ｓ２は一端がダイオードＤ１、Ｄ０のアノードに接続され、他端がグラウンドに接続されている。コンパレータＣｏｍ１、Ｃｏｍ２は各々ヒステリシス特性を有している。スイッチＳ１、Ｓ２は例えば、ＭＯＳトランジスタからなる。
【００５０】
コンパレータCom１、Com２の出力は、それぞれスイッチＳ１、Ｓ２の制御端子と接続されている。スイッチＳ1、Ｓ２の状態によって、発振部２００の可変容量に与えられるバイアス電圧Ｖｂ１、Ｖｂ２、Ｖｂ３は、電圧Ｖｄまたは電圧２Ｖｄ分シフトすることになる。
【００５１】
したがって、発振部２００の可変容量の容量値と周波数制御電圧の特性は、図２の回路では、３種類できることになり、バイアス電圧Ｖｂ１、Ｖｂ２、Ｖｂ３をスイッチＳ１、Ｓ２のオンオフによって切り替えることで、３つの特性のうち、いずれか一つを選択することができる。
【００５２】
ここで、３つの特性をband１、band２、band３と表す。スイッチＳ１、Ｓ２の状態が、Ｓ１=任意（ＯＮまたはＯＦＦ）、Ｓ２＝ＯＮの場合をｂａｎｄ１とし、Ｓ１＝ＯＮ、Ｓ２=ＯＦＦの状態をｂａｎｄ２とし、Ｓ１＝ＯＦＦ、Ｓ２=ＯＦＦの状態をｂａｎｄ３として、周波数制御電圧Ｖｃに対する可変容量の容量値の変化を図３に示す。図３において、横軸には周波数制御電圧をとり、縦軸には可変容量の容量値をとっている。また、図３には、コンパレータCom１、Com２に与えられる基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を、グラウンド電位および回路電源電圧と合わせて示している。先行技術では、周波数制御端子の電圧範囲は、グラウンド電位から回路電源電圧までの範囲であったが、本発明の実施の形態１では、周波数制御端子の電圧範囲は、先行技術よりも狭い基準電圧Ｖｒｅｆ１から基準電圧Ｖｒｅｆ２（Ｖｒｅｆ１＜Ｖｒｅｆ２）までの範囲である。
【００５３】
上記のように、周波数制御端子の電圧範囲は、先行技術よりも狭く設定しても、上記のように、３つの特性のいずれかを周波数制御電圧の変化に応じて選択することにより、先行技術の場合と同等以上の広い範囲にわたって容量値を変化させることが可能となる。ここで、基準電圧Ｖｒｅｆ１をグラウンド電位より十分高くし、基準電圧Ｖｒｅｆ２を回路電源電圧より十分低くすることにより、先行技術で説明した、ＰＬＬ回路の動作の不安定という課題を解決できるものである。なお、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２は任意に設定可能である。例としてはグラウンド電位及び回路電源電圧から０.５Ｖ程度離れた電圧が好ましい。
【００５４】
すると、たとえば先行技術では可変容量の特性はｂａｎｄ２のみであったが、本発明の実施の形態１を使用することにより、３つの特性ｂａｎｄ１〜ｂａｎｄ３を選択的に利用することができ、従来ではグラウンド電位から回路電源電圧（ＶＣＣ電位）まで周波数制御電圧を変化させなければ得られなかった可変容量値を、グラウンド電位からＶＣＣ電位の範囲の内側で得ることができる。したがって前述しているようにＰＬＬ回路の特性を安定させることができる。
【００５５】
また、ＰＬＬ回路として使用する場合は、周波数制御端子電圧は目的の周波数へ自動で調整されるが、コンパレータがヒステリシスを持っているため、目的の周波数の調整を失敗することはない。つまり、コンパレータがヒステリシスをもっているため、しきい値付近で動作が不安定にならない。
【００５６】
図４に目的の周波数を高いほうから低いほうへ変化させていったとき、つまり可変容量の値が小さいほうから大きいほうへ変化させていったときの周波数制御電圧の変化を、太い実線の矢印で示す。また、目的の周波数を低いほうから高いほうへ変化させていったとき、つまり可変容量の値が大きいほうから小さいほうへ変化させていったときの周波数制御電圧の変化を、太い破線の矢印で示す。
【００５７】
ここで、コンパレータCom１、Com２のヒステリシス動作と周波数制御電圧の変化の関連について、以下に説明する。一般に、電源電圧投入後、周波数制御電圧はグラウンド電位からスタートする。そのため、周波数制御電圧がグラウンド電位のとき、特性band3からスタートするようにスイッチＳ１とスイッチＳ２を設定している。そして、目的の周波数つまり目的の容量になるまで周波数制御電圧が変化していくが、このとき周波数制御電圧が基準電圧Ｖｒｅｆ１もしくはＶｒｅｆ２付近になってしまうと、ヒステリシスがない場合、温度変動や電源電圧変動によるわずかな容量変化で特性の切り替わりが起こってしまい動作が不安定になる。本回路では、ヒステリシスにより、基準電圧Ｖｒｅｆ１を超えた電圧Ｖｒｅｆ１′で特性band3から特性band2へ移動する。移動後はコンパレータがヒステリシスをもつので、しきい値は電圧Ｖｒｅｆ１となる。また、特性band2から特性band1へは基準電圧Ｖｒｅｆ２を超えると移動し、移動後はコンパレータがヒステリシスをもつのでしきい値は電圧Ｖｒｅｆ２′になる。
【００５８】
周波数制御電圧が回路電源電圧からスタートする場合には、以下のようになる。周波数制御電圧が回路電源電圧のとき、特性band1からスタートするようにスイッチＳ１とスイッチＳ２を設定している。そして、目的の周波数つまり目的の容量になるまで周波数制御電圧が変化していくが、このとき周波数制御電圧が基準電圧Ｖｒｅｆ１もしくはＶｒｅｆ２付近になってしまうと、ヒステリシスがない場合、温度変動や電源電圧変動によるわずかな容量変化で特性の切り替わりが起こってしまい動作が不安定になる。本回路では、ヒステリシスにより、基準電圧Ｖｒｅｆ２を下回った電圧Ｖｒｅｆ２′で特性band1から特性band2へ移動する。移動後はコンパレータがヒステリシスをもつので、しきい値は電圧Ｖｒｅｆ２となる。また、特性band2から特性band3へは基準電圧Ｖｒｅｆ１を下回ると移動し、移動後はコンパレータがヒステリシスをもつのでしきい値は電圧Ｖｒｅｆ１′になる。
【００５９】
上記動作において、電圧Vref1’ - Vref1 がコンパレータCom1のヒステリシス量になり、また同様に Vref2 - Vref2’ がコンパレータCom2のヒステリシス量になる。
【００６０】
ここで、図４において、バイアス電圧の切り替えによって、周波数制御電圧が急激に変化している理由について説明する。バイアス電圧の切り替えによって周波数制御電圧が急変するのは、ＰＬＬ周波数シンセサイザは目的の周波数になるようなクローズドループ回路を形成しているからである。周波数制御電圧対容量曲線が変化すると、容量を元に戻そうと周波数制御電圧が変化していく。例えば、いま目的の周波数で安定動作しているとき、特性band2から特性band3へ容量曲線を変化させると、周波数制御電圧が変化しなければ容量が変わってしまい目的の周波数ではなくなってしまう。
【００６１】
（実施の形態２）
図５は本発明の実施の形態２における電圧制御発振器を示し、図６はその具体回路を示している。この実施の形態では、電圧制御回路２００の可変容量の正または負の温度特性による発振周波数の温度変動をキャンセルするために、温度変動に応じてバイアス電圧を変化させるバイアス回路３０１と、バイアス回路３０１におけるバイアス電圧の変化量を制御する温度特性補正信号６を出力するバイアス制御回路３０２が、図１および図２のバイアス回路２０１およびバイアス制御回路２０２に代えて設けられている。温度特性補正信号６はバイアス回路３０１に供給され、それによって可変容量の温度補償を行うことができる。
【００６２】
図６において、バイアス回路３０１は、図２とは異なり、ダイオードと抵抗の直列回路を複数段縦積みした構造となっているが、図２と同様にダイオードのみ縦積みした構造でもよい。図６において、符号Ｒ０〜Ｒ３はそれぞれ抵抗を示す。
【００６３】
電流源から電流をバイアス回路３０１へ流すことよりバイアス電圧を微調整することができる。バイアス電圧が変化すると、容量曲線も変化し、制御電圧も変化する。またバイアス回路３０１及び可変容量は温度特性がある。つまり容量曲線が温度特性を持ってしまうので、制御電圧の値も温度特性がある。この可変容量の温度特性をキャンセルするために、バイアス回路３０１へ電流を供給する電流源を含む温度特性調整回路４００を使用し、バイアス回路３０１へ供給する電流に温度特性をもたせている。
【００６４】
この温度特性調整回路４００は、ＮＰＮバイポーラトランジスタ２０と、ＮＰＮバイポーラトランジスタ２０のＮ倍の並列数であるバイポーラトランジスタ２１とでカレントミラーが構成され、バイポーラトランジスタ２１のエミッタに抵抗Ｒｖが接続されている。
【００６５】
具体的には、ＮＰＮバイポーラトランジスタ２０のベースとＮＰＮバイポーラトランジスタ２１のベースとが接続されて共通化され、共通化されたベースがバイポーラトランジスタ２０のコレクタに接続されて、カレントミラーを構成している。また、ベースが共通化されてもう一つのカレントミラーを構成するＰＮＰトランジスタ３０、３１、３２において、ＰＮＰトランジスタ３０、３１のコレクタがそれぞれＮＰＮトランジスタ２０、２１のコレクタに接続されている。そしてＰＮＰトランジスタ３２のコレクタから可変電流Ｉｖが出力されて、スイッチＳ１０を介してバイアス回路３０１に供給される。
【００６６】
ここで、温度特性調整回路４００の動作について説明する。補正信号６、つまり温度特性調整回路４００からバイアス回路３０１に供給される電流は、トランジスタの電流利得ｈＦＥを無限大であると仮定し、ＰＮＰトランジスタ３０、３１、３２のミラー比が同じ、つまり１対１対１ならば、電流は、
Iv=(Vt/Rv)×lnN
Vt=kT/q
ただし、 k：ボルツマン定数
T：温度(K)
q：素電荷
さらに、
Vb3-Vb2 = R3×(Vt/Rv)×lnN + VD3
ただし、ＶＤ３はダイオードＤ３のベース-エミッタ間電圧である。
【００６７】
このとき右辺第１項は温度に対して正の傾きを持ち、第２項は負の傾きを持つ。したがって右辺第１項の係数 (R3/Rv) による重み付けで、Vb3-Vb2は温度に対して正もしくは負の傾きを持たせることができるし、温度依存性を無くすこともできる。つまり可変容量の温度特性をキャンセルするように、バイアス電圧の温度特性を設定すればよい。
【００６８】
上式でわかるように、バイアス電圧の差Vb3-Vb2に温度特性をもたせることが可能であり、このバイアス電圧の差Vb3-Vb2に応じて、バイアス電圧も温度により変化していく。また、可変容量の温度特性をキャンセルする方向にバイアス電圧を調整することによって、可変容量の温度特性をキャンセルすることができる。
【００６９】
ここで、ＭＯＳ容量の温度特性の補償について簡単に説明する。バイアス電圧が一定でも、ＭＯＳ容量の温度特性によって、温度が変化すると、容量−制御電圧特性が図７（ａ）に示すように、破線の特性から実線の状態へシフトする。そこで、バイアス回路３０１による温度補償動作によって、図７（ｂ）に示すように容量−制御電圧特性をもとに戻すのである。図７（ｃ）にシンボルを示したＭＯＳ容量は、図７（ｄ）に示すような温度特性を有していると想定している。なお、図７（ｄ）には、ＭＯＳ容量の両端に印加される電圧をＶｇｂとしたときの、容量−電圧Ｖｇｂの特性を、温度をパラメータとして３つ示している。
【００７０】
この実施の形態によれば、温度特性調整回路４００を設けて、温度特性を有する電流Ｉｖをバイアス回路３０１に供給するので、バイアス電圧が発振部２００の可変容量の温度特性をキャンセルするように変化する。したがって、温度変動による発振部２００の発振周波数の変動を防止することができ、したがって、周波数制御電圧の温度変動を防止することができる。
【００７１】
（実施の形態３）
図８は、本発明の実施の形態３における電圧制御発振器の要部の回路図を示している。発振部の図示は省いている。この電圧制御発振器は、図８に示すように、初期設定回路４０１と、タイマ回路４０２と、スイッチＳ１１−Ｓ１４とを設け、バイアス制御回路２０２とバイアス回路２０１とをスイッチＳ１１、Ｓ１２を介して接続し、初期設定回路４０２をバイアス回路２０１にスイッチＳ１３、Ｓ１４を介して接続している。また、タイマ回路４０２は、スイッチＳ１１〜Ｓ１４のオンオフを切り替えるために設けられている。その他の構成は図２と同様である。
【００７２】
この電圧制御発振器は、電源投入後の任意の期間、つまり、タイマ回路４０２のタイマ時間が経過するまでは、スイッチＳ１１、Ｓ１２がオフで、スイッチＳ１３、１４がオンとなっている。このとき、初期設定回路４０１により、バイアス回路２０１が複数のバイアス状態のうちのいずれか一つの状態に固定される。具体的には、初期設定回路４０１は例えばバイアス回路２０１のダイオードＤ１、Ｄ０のアノードを例えばそれぞれ接地する状態に回路設定されていて、スイッチＳ１３、Ｓ１４がオンとなることにより有効に作用する。
【００７３】
上記タイマ時間の経過後は、スイッチＳ１１、Ｓ１２がオンとなり、スイッチＳ１３、１４がオフとなる。その結果、タイマ回路４０２により、初期設定回路４０１によるバイアス状態の固定が解除され、バイアス制御回路２０２によりバイアス回路２０１のバイアス電圧が周波数制御電圧に応じて制御される。
【００７４】
この実施の形態によれば、上記電圧制御発振器をＰＬＬ回路（図１５参照）において使用すると、バイアス状態の固定を解除した後は、バンド切り替えが１回ですむため、目的の周波数へロックするロックアップタイムを高速化することができる。
【００７５】
（実施の形態４）
図９は、本発明の実施の形態４における電圧制御発振器の要部の回路図を示している。発振部の図示は省いている。この電圧制御発振器は、図９に示すように、初期設定回路４０１と、第１のタイマ時間と第２のタイマ時間とを設定するタイマ回路４０２と、外部基準周波数４０３によって動作するラッチ回路４０４と、スイッチＳ１３〜Ｓ１８とを設け、バイアス制御回路２０２とバイアス回路２０１とをスイッチＳ１５、Ｓ１６、ラッチ回路４０４およびスイッチＳ１７、Ｓ１８を介して接続し、初期設定回路４０２をバイアス回路２０１にスイッチＳ１３、Ｓ１４を介して接続している。また、タイマ回路４０２は、スイッチＳ１３〜Ｓ１８のオンオフを切り替えるために設けられている。その他の構成は図２と同様である。
【００７６】
この電圧制御発振器は、電源投入後の任意の期間（第１のタイマ時間）は、スイッチＳ１３、Ｓ１４がオンで、スイッチＳ１５−Ｓ１８はオフとなっている。このとき、初期設定回路４０１により、バイアス回路２０１が複数のバイアス状態のうちのいずれか一つの状態に固定される。具体的には、初期設定回路４０１は例えばバイアス回路２０１のダイオードＤ１、Ｄ０のアノードをそれぞれ例えば接地する状態に回路設定されていて、スイッチＳ１３、Ｓ１４がオンとなることにより有効に作用する。
【００７７】
上記第１のタイマ時間の経過後は、スイッチＳ１３、Ｓ１４がオフとなり、スイッチＳ１５−Ｓ１８がオンとなる。その結果、タイマ回路４０２により、初期設定回路４０１によるバイアス状態の固定が解除され、バイアス制御回路２０２によりバイアス回路２０１のバイアス電圧が周波数制御電圧に応じて制御される。このとき、バイアス制御回路２０２とバイアス回路２０１との間に設けたラッチ回路４０４が、外部基準周波数の周期の間隔でバイアス制御回路２０２の出力をラッチして、バイアス回路２０１へ与える。この期間は第２のタイマ時間継続する。
【００７８】
第２のタイマ時間の経過後は、スイッチＳ１３、Ｓ１４、Ｓ１５、Ｓ１６がオフとなり、スイッチＳ１７−Ｓ１８がオンとなる。これによって、バイアス回路２０１のバイアス状態が再びタイマ回路４０２により固定される。つまり、バイアス回路２０１のバイアス状態の固定が解除されている状態における最後にラッチされたバイアス状態で、バイアス回路２０１のバイアス状態が固定される。
【００７９】
この実施の形態によれば、上記電圧制御発振器をＰＬＬ回路（図１５参照）において使用すると、バイアス回路は、最後にラッチされたバイアス状態で固定されるため、ＰＬＬ回路のロック後の動作を安定的に行わせることができる。
【００８０】
（実施の形態５）
図１０は、本発明の実施の形態５における電圧制御発振器の要部の回路図を示している。発振部の図示は省いている。この電圧制御発振器は、図１０に示すように、初期設定回路４０１と、ＰＬＬ回路のロックを検出したときにＰＬＬロック検出信号をアクティブにするＰＬＬロック検出回路４０５と、スイッチＳ１１−Ｓ１４とを設け、バイアス制御回路２０２とバイアス回路２０１とをスイッチＳ１１、Ｓ１２を介して接続し、初期設定回路４０２をバイアス回路２０１にスイッチＳ１３、Ｓ１４を介して接続している。また、ＰＬＬロック検出回路４０５は、スイッチＳ１１〜Ｓ１４のオンオフを切り替えるために設けられている。その他の構成は図２と同様である。
【００８１】
また、この電圧制御発振器を含んで構成されるＰＬＬ回路は、発振部と、発振部の出力を分周する分周器と、分周器の出力と基準周波数信号とを比較する位相比較器と、位相比較器の出力に応じて電流を出し入れするチャージポンプと、チャージポンプの出力を平均化するローパスフィルタとを備え、ローパスフィルタの出力を周波数制御電圧として周波数制御端子から電圧制御発振器とバイアス制御回路にフィードバックする構成である。また、ＰＬＬロック検出回路は、分周器の出力と基準周波数信号とをもとに、ＰＬＬロックを検出する構成になっている。
【００８２】
この電圧制御発振器は、ロック検出回路４０５のロック検出期間中（非ロック検出状態）は、スイッチＳ１１、Ｓ１２がオフで、スイッチＳ１３、１４がオンとなっている。このとき、初期設定回路４０１により、バイアス回路２０１が複数のバイアス状態のうちのいずれか一つの状態に固定される。具体的には、初期設定回路４０１は例えばバイアス回路２０１のダイオードＤ１、Ｄ０のアノードを例えばそれぞれ接地する状態に回路設定されていて、スイッチＳ１３、Ｓ１４がオンとなることにより有効に作用する。
【００８３】
上記ロック検出回路４０５のＰＬＬロック検出信号がアクティブとなると、スイッチＳ１１、Ｓ１２がオンとなり、スイッチＳ１３、１４がオフとなる。その結果、初期設定回路４０１によるバイアス状態の固定が解除され、バイアス制御回路２０２によりバイアス回路２０１のバイアス電圧が周波数制御電圧に応じて制御される。
【００８４】
この実施の形態によれば、上記電圧制御発振器をＰＬＬ回路（図１５参照）において使用すると、ＰＬＬ回路のロック後のロック検出信号によりバイアス状態の固定を解除するので、その後はバンド切り替えが１回ですみ、そのため目的の周波数へロックするロックアップタイムを高速化することができる。
【産業上の利用可能性】
【００８５】
本発明にかかる、電圧制御発振器は、回路のグラウンド電位から電源電位までの範囲を超える広い制御電圧範囲を有する可変容量の線形領域を使用することが可能であり、特に無線通信機器で利用される電圧制御発振器に有用である。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施の形態１の電圧制御発振器の構成を示す回路図である。
【図２】本発明の実施の形態１の電圧制御発振器のさらに具体的な回路構成を示す回路図である。
【図３】本発明の実施の形態１における電圧制御発振器の可変容量の周波数制御弾圧に対する容量値の特性図である。
【図４】本発明の実施の形態１における周波数制御電圧の変化を示す特性図である。
【図５】本発明の実施の形態２の電圧制御発振器の構成を示すブロック図である。
【図６】本発明の実施の形態２の電圧制御発振器のさらに具体的な構成を示す回路図である。
【図７】ゲート容量の温度特性の補正の様子を示す図である。
【図８】本発明の実施の形態３の電圧制御発振器の要部の構成を示すブロック図である。
【図９】本発明の実施の形態４の電圧制御発振器の要部の構成を示すブロック図である。
【図１０】本発明の実施の形態５の電圧制御発振器の要部の構成を示すブロック図である。
【図１１】先行技術の電圧制御発振器の構成を示す回路図である。
【図１２】（ａ）は可変容量素子のシンボルを示す図、（ｂ）は可変容量素子の両端子間の電圧差と容量値の関係を示す特性図である。
【図１３】他の先行技術の電圧制御発振器の構成を示す回路図である。
【図１４】電圧制御発振器の可変容量の周波数制御電圧に対する容量値の特性図である。
【図１５】ＰＬＬ回路の構成を示すブロック図である。
【符号の説明】
【００８７】
１ａ、１ｂ 発振トランジスタ
２ａ、２ｂ インダクタ
４ 電源端子
５ 周波数制御端子
６ 電流源
１０ａ、１０ｂ、１１ａ、１１ｂ、１２ａ、１２ｂ 可変容量素子
１３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ、１５ｂ 直流阻止コンデンサ
１６ａ、１６ｂ、１７ａ、１７ｂ、１８ａ、１８ｂ 抵抗
Ｄ０〜Ｄ３ ダイオード
Ｃｏｍ１、Ｃｏｍ２ コンパレータ
Ｓ１、Ｓ２ スイッチ
１０１ 分周器
１０２ 位相比較器
１０３ チャージポンプ
１０４ ローパスフィルタ
１０５ ロック検出器
２００ 発振部
２０１ バイアス回路
２０２ バイアス制御回路
３０１ バイアス回路
３０２ バイアス制御回路
４００ 温度特性調整回路
【特許請求の範囲】
【請求項１】
インダクタおよび可変容量で構成され、共振周波数を制御するための周波数制御電圧と共振周波数を制御するための基準となるバイアス電圧とが与えられ、前記バイアス電圧を基準として前記周波数制御電圧が変化することにより、周波数制御電圧対共振周波数特性曲線に従って共振周波数が変化する共振回路と、前記共振回路に接続された負性抵抗回路とを有する発振部と、
前記共振回路に前記バイアス電圧を与えるバイアス回路と、
前記バイアス回路から出力される前記バイアス電圧を前記周波数制御電圧に応じて切り替えるバイアス制御回路とを備え、
前記バイアス制御回路は、前記バイアス電圧を切り替え可能とすることにより、周波数制御電圧が順次シフトした複数の周波数制御電圧対共振周波数特性曲線を前記共振回路で切り替え可能とし、前記周波数制御電圧が変化することによって前記共振回路の共振周波数が変化する過程で、前記周波数制御電圧が所定のしきい値電圧に達したときに前記バイアス電圧を切り替えることによって、前記共振回路の周波数制御電圧対共振周波数特性曲線を、現在の周波数制御電圧対共振周波数特性曲線から前記周波数制御電圧を目的の制御電圧に近づける方向にシフトした周波数制御電圧対共振周波数特性曲線へ切り替える電圧制御発振器。
【請求項２】
前記可変容量は、直流阻止容量素子と可変容量素子とからなる直列回路を複数並列接続した構成を有し、前記直流阻止容量素子と前記可変容量素子とからなる複数の直列回路のそれぞれにおいて、前記可変容量素子の一端に周波数制御端子が設けられ、前記可変容量素子の他端にバイアス端子が設けられ、
前記バイアス回路は、前記直流阻止容量素子と前記可変容量素子とからなる複数の直列回路のそれぞれにおいて、前記バイアス端子に各々異なるバイアス電圧を与える請求項１記載の電圧制御発振器。
【請求項３】
前記バイアス制御回路は、ヒステリシス特性を有するコンパレータを備え、前記コンパレータは、前記周波数制御電圧をしきい値電圧と比較し、その比較結果に応じて前記バイアス回路が出力するバイアス電圧を切り替える請求項１記載の電圧制御発振器。
【請求項４】
前記バイアス制御回路は、ヒステリシス特性を有し、各々異なるしきい値電圧を有する複数のコンパレータを備え、前記複数のコンパレータは、前記周波数制御電圧を各々のしきい値電圧と比較し、その比較結果に応じて前記バイアス回路の出力するバイアス電圧を切り替える請求項１記載の電圧制御発振器。
【請求項５】
前記バイアス回路は、ダイオードまたはダイオードと抵抗の直列回路を複数段縦積み接続した構成を有し、複数段のダイオードの段間点または複数段のダイオードと抵抗の直列回路の段間点からバイアス電圧を出力する構成を有する請求項１記載の電圧制御発振器。
【請求項６】
前記バイアス回路は、出力するバイアス電圧に温度特性を有し、バイアス電圧の温度特性によって前記可変容量の温度特性をキャンセルするようにしている請求項１記載の電圧制御発振器。
【請求項７】
前記バイアス制御回路は、タイマ回路を備え、電源電圧投入後の任意の時間前記バイアス回路を複数あるバイアス状態のうちのいずれか一つの状態に固定し、その後バイアス状態の固定を解除する機能を有する請求項１記載の電圧制御発振器。
【請求項８】
前記バイアス制御回路は、タイマ回路を備え、電源電圧投入後の第１の任意の時間前記バイアス回路を複数あるバイアス状態のうちのいずれか一つの状態に固定し、その後の第２の任意の時間バイアス状態の固定を解除し、その後バイアス状態の固定の解除期間の最後の状態でバイアス状態を固定する機能を有する請求項１記載の電圧制御発振器。
【請求項９】
ＰＬＬ回路に含まれる電圧制御発振器であって、
前記バイアス制御回路は、前記ＰＬＬ回路のロック状態を検出するＰＬＬロック検出信号を入力とし、前記ＰＬＬロック検出信号がＰＬＬ非ロック状態を示す期間前記バイアス回路を複数あるバイアス状態のうちのいずれか一つの状態に固定し、前記ＰＬＬロック検出信号がＰＬＬ非ロック状態を示す状態からＰＬＬロック状態を示す状態への変化に応答してバイアス状態の固定を解除する機能を有する請求項１記載の電圧制御発振器。
【請求項１０】
前記ダイオードはコレクタとベースとを結合したトランジスタから形成される請求項５記載の電圧制御発振器。
【請求項１１】
前記可変容量は、ＣＭＯＳプロセスにより形成されるＭＯＳトランジスタのゲート容量で構成される請求項１記載の電圧制御発振器。
【請求項１２】
インダクタおよび可変容量で構成される共振回路に対して、共振周波数を制御するための基準となるバイアス電圧と共振周波数を制御するための周波数制御電圧とを与え、前記バイアス電圧を基準として前記周波数制御電圧を変化させることにより、周波数制御電圧対共振周波数特性曲線に従って前記共振回路の共振周波数を変化させる電圧制御発振器の発振周波数制御方法であって、
前記バイアス電圧を切り替え可能とすることにより、周波数制御電圧が順次シフトした複数の周波数制御電圧対共振周波数特性曲線を前記共振回路で切り替え可能とし、
前記周波数制御電圧を変化させることによって前記共振回路の共振周波数を変化させる過程で、前記周波数制御電圧が所定のしきい値電圧に達したときに前記バイアス電圧を切り替えることによって、前記共振回路の周波数制御電圧対共振周波数特性曲線を、現在の周波数制御電圧対共振周波数特性曲線から前記周波数制御電圧を目的の制御電圧に近づける方向にシフトした周波数制御電圧対共振周波数特性曲線へ切り替えることを特徴とする電圧制御発振器の発振周波数制御方法。
【請求項１】
インダクタおよび可変容量で構成され、共振周波数を制御するための周波数制御電圧と共振周波数を制御するための基準となるバイアス電圧とが与えられ、前記バイアス電圧を基準として前記周波数制御電圧が変化することにより、周波数制御電圧対共振周波数特性曲線に従って共振周波数が変化する共振回路と、前記共振回路に接続された負性抵抗回路とを有する発振部と、
前記共振回路に前記バイアス電圧を与えるバイアス回路と、
前記バイアス回路から出力される前記バイアス電圧を前記周波数制御電圧に応じて切り替えるバイアス制御回路とを備え、
前記バイアス制御回路は、前記バイアス電圧を切り替え可能とすることにより、周波数制御電圧が順次シフトした複数の周波数制御電圧対共振周波数特性曲線を前記共振回路で切り替え可能とし、前記周波数制御電圧が変化することによって前記共振回路の共振周波数が変化する過程で、前記周波数制御電圧が所定のしきい値電圧に達したときに前記バイアス電圧を切り替えることによって、前記共振回路の周波数制御電圧対共振周波数特性曲線を、現在の周波数制御電圧対共振周波数特性曲線から前記周波数制御電圧を目的の制御電圧に近づける方向にシフトした周波数制御電圧対共振周波数特性曲線へ切り替える電圧制御発振器。
【請求項２】
前記可変容量は、直流阻止容量素子と可変容量素子とからなる直列回路を複数並列接続した構成を有し、前記直流阻止容量素子と前記可変容量素子とからなる複数の直列回路のそれぞれにおいて、前記可変容量素子の一端に周波数制御端子が設けられ、前記可変容量素子の他端にバイアス端子が設けられ、
前記バイアス回路は、前記直流阻止容量素子と前記可変容量素子とからなる複数の直列回路のそれぞれにおいて、前記バイアス端子に各々異なるバイアス電圧を与える請求項１記載の電圧制御発振器。
【請求項３】
前記バイアス制御回路は、ヒステリシス特性を有するコンパレータを備え、前記コンパレータは、前記周波数制御電圧をしきい値電圧と比較し、その比較結果に応じて前記バイアス回路が出力するバイアス電圧を切り替える請求項１記載の電圧制御発振器。
【請求項４】
前記バイアス制御回路は、ヒステリシス特性を有し、各々異なるしきい値電圧を有する複数のコンパレータを備え、前記複数のコンパレータは、前記周波数制御電圧を各々のしきい値電圧と比較し、その比較結果に応じて前記バイアス回路の出力するバイアス電圧を切り替える請求項１記載の電圧制御発振器。
【請求項５】
前記バイアス回路は、ダイオードまたはダイオードと抵抗の直列回路を複数段縦積み接続した構成を有し、複数段のダイオードの段間点または複数段のダイオードと抵抗の直列回路の段間点からバイアス電圧を出力する構成を有する請求項１記載の電圧制御発振器。
【請求項６】
前記バイアス回路は、出力するバイアス電圧に温度特性を有し、バイアス電圧の温度特性によって前記可変容量の温度特性をキャンセルするようにしている請求項１記載の電圧制御発振器。
【請求項７】
前記バイアス制御回路は、タイマ回路を備え、電源電圧投入後の任意の時間前記バイアス回路を複数あるバイアス状態のうちのいずれか一つの状態に固定し、その後バイアス状態の固定を解除する機能を有する請求項１記載の電圧制御発振器。
【請求項８】
前記バイアス制御回路は、タイマ回路を備え、電源電圧投入後の第１の任意の時間前記バイアス回路を複数あるバイアス状態のうちのいずれか一つの状態に固定し、その後の第２の任意の時間バイアス状態の固定を解除し、その後バイアス状態の固定の解除期間の最後の状態でバイアス状態を固定する機能を有する請求項１記載の電圧制御発振器。
【請求項９】
ＰＬＬ回路に含まれる電圧制御発振器であって、
前記バイアス制御回路は、前記ＰＬＬ回路のロック状態を検出するＰＬＬロック検出信号を入力とし、前記ＰＬＬロック検出信号がＰＬＬ非ロック状態を示す期間前記バイアス回路を複数あるバイアス状態のうちのいずれか一つの状態に固定し、前記ＰＬＬロック検出信号がＰＬＬ非ロック状態を示す状態からＰＬＬロック状態を示す状態への変化に応答してバイアス状態の固定を解除する機能を有する請求項１記載の電圧制御発振器。
【請求項１０】
前記ダイオードはコレクタとベースとを結合したトランジスタから形成される請求項５記載の電圧制御発振器。
【請求項１１】
前記可変容量は、ＣＭＯＳプロセスにより形成されるＭＯＳトランジスタのゲート容量で構成される請求項１記載の電圧制御発振器。
【請求項１２】
インダクタおよび可変容量で構成される共振回路に対して、共振周波数を制御するための基準となるバイアス電圧と共振周波数を制御するための周波数制御電圧とを与え、前記バイアス電圧を基準として前記周波数制御電圧を変化させることにより、周波数制御電圧対共振周波数特性曲線に従って前記共振回路の共振周波数を変化させる電圧制御発振器の発振周波数制御方法であって、
前記バイアス電圧を切り替え可能とすることにより、周波数制御電圧が順次シフトした複数の周波数制御電圧対共振周波数特性曲線を前記共振回路で切り替え可能とし、
前記周波数制御電圧を変化させることによって前記共振回路の共振周波数を変化させる過程で、前記周波数制御電圧が所定のしきい値電圧に達したときに前記バイアス電圧を切り替えることによって、前記共振回路の周波数制御電圧対共振周波数特性曲線を、現在の周波数制御電圧対共振周波数特性曲線から前記周波数制御電圧を目的の制御電圧に近づける方向にシフトした周波数制御電圧対共振周波数特性曲線へ切り替えることを特徴とする電圧制御発振器の発振周波数制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００８−１７２４７０（Ｐ２００８−１７２４７０Ａ）
【公開日】平成２０年７月２４日（２００８．７．２４）
【国際特許分類】
【出願番号】特願２００７−３０６５（Ｐ２００７−３０６５）
【出願日】平成１９年１月１１日（２００７．１．１１）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２０年７月２４日（２００８．７．２４）
【国際特許分類】
【出願日】平成１９年１月１１日（２００７．１．１１）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]