【課題】差動入力部を有するとともに、出力部を構成するカレントミラー回路のミラー比を調整して入力オフセット電圧をもたせた電圧電流変換回路において、差動入力部および入力オフセット電圧の温度特性を平坦なものにする。
【解決手段】平坦な温度特性を有する第１の定電流Ｉｂ１に正の温度特性を有する第２の定電流Ｉｂ２を加えた電流をバイアス電流として、ＭＰ１０及びＭＰ１１からなる差動入力部に供給することにより、差動入力部の温度特性とバイアス電流の温度特性とを相殺させて差動入力部の温度特性をゼロ（平坦なもの）にすることができる。また、電流吐き出し型の第１のカレントミラー回路の出力と、電流吸い込み型の第２のカレントミラー回路の出力との接続点を電圧電流変換回路の出力端子Ｏｕｔ２とし、この接続点に第１の定電流Ｉｂ１に比例した電流を加える構成により、温度特性のない入力オフセット電圧も実現することができる。 （もっと読む）

【課題】追加プロセスなしに、コモンモード入力電圧が定格電源電圧の任意倍数の電圧でも耐えることができる高耐圧の入力段とすることが可能な増幅回路を提供する。
【解決手段】増幅回路の入力段は、入力端子ＩＮ₁，ＩＮ₂が接続された第１の差動対トランジスタ１０と、Ｎ１ＶＤＤに接続された第１の入力段電流バイアス手段２０と、第１の差動対トランジスタ１０と第１の入力段電流バイアス手段２０に接続された第１の入力段カスコードトランジスタ群３０と、第１の差動対トランジスタ１０に接続された第２の入力段カスコードトランジスタ群４０と、０ＶからＮ１ＶＤＤまで変化するコモンモード入力電圧が入力されたときに、第１の差動対トランジスタ１０、第１の入力段カスコードトランジスタ群３０、第２の入力段カスコードトランジスタ群４０のＶ_GSとＶ_GDの絶対値がＶＤＤ以内となるバイアス電圧に調整する入力段バイアス調整回路６０を備えている。 （もっと読む）

【課題】 入出力信号のオフセットを補償して、入力電流が増大しても増幅動作を行うことができる電子回路及び光受光回路を提供する。
【解決手段】 本発明の電子回路３０は、相補的な入力電流を、相補的な電圧信号に変換して出力する差動トランスインピーダンスアンプ１０と、出力を入力し、出力が差動トランスインピーダンスアンプ１０の入力に接続される差動回路１８であって、差動回路１８の電流源Ｉｓ５が入力電流の平均値Ｉ２に基づいて制御される差動回路１８と、を備えることを特徴とする。 （もっと読む）

【課題】基本波周波数のゲイン変化を生じさせることなく、２次高調波のみを抑圧および低減した回路面積の小さい差動増幅回路の実現。
【解決手段】差動対をなし、差動信号S,ZSが入力される２個のＭＯＳトランジスタTr1,Tr2と、２個のＭＯＳトランジスタTr1,Tr2のドレイン間に直列に接続された２個の容量素子C1,C2と、２個の容量素子C1,C2の接続ノードとバイアス電源端子GND間に接続されたインダクタンス素子L1と、を有する差動増幅回路。 （もっと読む）

【課題】隣接した駆動電極のカップリングキャパシタンスの変化の差を検出し、タッチスクリーンパネルに対するタッチ有無を感知することでディスプレイノイズを除去することができるタッチ感知回路の提供。
【解決手段】第１駆動電極に印加された駆動信号と第１駆動電極に隣接した第２駆動電極に印加された駆動信号の入力をそれぞれ受け、微分して第１微分信号及び第２微分信号を生成する微分器と、第１微分信号及び第２微分信号の入力を受け、増幅して増幅信号（out_amp）を出力する増幅器、及び、差動増幅信号の入力を受け、直流信号に変換された検出信号を出力する検出器を具備し、第１駆動電極と第１受信電極、及び、第２駆動電極と第２受信電極が交差するノードに形成された第１カップリングキャパシタンス、及び、第２カップリングキャパシタンスの変化の差をセンシングし、タッチスクリーンパネルのタッチ可否を感知するタッチ感知回路。 （もっと読む）

【課題】低い電源電圧に対応する生産プロセスで生産された製品に対して高い電源電圧を供給した場合にも、ホットキャリアに起因するオペアンプ特性の劣化を回避することができるオペアンプを提供する。
【解決手段】バイアス電源回路が、２つのカレントミラー回路の間に挿入された一対の抵抗部を有して定電流バイアス電位の他に付加バイアス電位を生成し、差動増幅器が、差動入力トランジスタ対と能動負荷トランジスタ対との間に挿入され且つ当該付加バイアス電位によってバイアスされる電圧降下用トランジスタ対を含むオペアンプ。 （もっと読む）

【課題】分布定数型差動増幅器の出力波形におけるジッタを低減する。
【解決手段】分布定数型増幅器は、複数の増幅器を有する。複数の増幅器はそれぞれ、固有の遅延時間を持って一の信号源からの入力信号を受ける。また、複数の増幅器はそれぞれ、固有の遅延時間に対応する遅延時間をもって共通の負荷に出力信号を提供する。複数の増幅器それぞれに関して、固有の遅延時間と対応する遅延時間の和は等しく設定されている。複数の増幅器のそれぞれは、一対の差動トランジスタと、該一対の差動トランジスタと当該増幅器の出力との間に直列に挿入された一対のカスコードトランジスタを含む。一対の差動トランジスタは、当該一対の差動トランジスタそれぞれのコレクタ−ベース間の接合容量が準飽和領域の接合容量となるように、バイアスされている。 （もっと読む）

【課題】チップ面積を小さくする。
【解決手段】一端がグランド端子１４に接続される定電流源１３と、ソースが共通に定電流源１３の他端に接続され、ゲートが入力端子Ａ、Ｂにそれぞれ接続される第１および第２の差動対（Ｑ１１、Ｑ１２およびＱ１３、Ｑ１４に相当）と、第１の差動対のそれぞれのドレインにそれぞれのソースを接続するｎＭＯＳトランジスタＱ１５、Ｑ１６と、ｎＭＯＳトランジスタＱ１５、Ｑ１６のそれぞれのドレインを出力端子Ｃ、Ｄとし、出力端子Ｃ、Ｄと電源端子１１との間に接続される負荷部（図１のＱ１７、Ｑ１８に相当）と、を備え、第１の差動対のそれぞれのドレインを第２の差動対の逆相となるそれぞれのドレインに接続し、ｎＭＯＳトランジスタＱ１５、Ｑ１６のそれぞれのゲートは、ｎＭＯＳトランジスタＱ１５、Ｑ１６のドレインにそれぞれ接続する。 （もっと読む）

【課題】オフセット調整差動増幅回路において、オフセット調整値を温度に対して安定して維持することを提供する。
【解決手段】オフセット調整差動増幅回路は、差動対を構成する第１、第２のＭＯＳトランジスタＭ１、Ｍ２と、第１のＭＯＳトランジスタＭ１のソースに一端が接続される第１の抵抗Ｒ１と、第２のＭＯＳトランジスタＭ２のソースに一端が接続され、第１の抵抗Ｒ１の他端に他端が接続される第２の抵抗Ｒ２と、第１、第２の抵抗Ｒ１、Ｒ２の接続点と第１の電源端子との間に接続され、差動対の動作電流を供給する電流源Ｍ６と、第１のＭＯＳトランジスタＭ１のソースにソースが接続され、第２の電源端子にドレインが接続され、ゲートにオフセット調整電圧ＶＴが与えられ、第１の抵抗Ｒ１の両端に生じる電圧を調節するオフセット調整電流Ｉ７をオフセット調整電圧ＶＴに応じて制御する第３のＭＯＳトランジスタＭ７と、を有する。 （もっと読む）

【課題】動作電流を減少させることが可能となり、低消費電力化が可能となる増幅回路の提供。
【解決手段】この発明は、差動対を構成し、互いに逆相の差動入力信号ｖｉｐｘ、ｖｉｎｘが入力されるＭＯＳトランジスＭ１、Ｍ２と、ＭＯＳトランジスタＭ１、Ｍ２のそれぞれの負荷となるＭＯＳトランジスタＭ３、Ｍ４とを備えている。また、ＭＯＳトランジスタＭ３のバルクには、抵抗Ｒ５を介してバイアス電圧が印加されるととともに、キャパシタＣ３を介して反転出力信号ｖｏｎが入力される。さらに、ＭＯＳトランジスタＭ４のバルクには、抵抗Ｒ６を介してバイアス電圧が印加されるととともに、キャパシタＣ４を介して出力信号ｖｏｐが入力される。 （もっと読む）

【課題】スイッチに流れるオフリーク電流の影響を抑制し、利得の発振を抑える。
【解決手段】差動増幅器１６は、入力信号が入力される入力端子２７，２８と、前記入力信号が増幅された出力信号を出力する出力端子２５，２６と、を備える差動増幅器１６であって、前記入力信号を増幅し前記出力信号を生成する増幅部２１と、前記増幅部２１と電源端子との間に接続され、第１導電型トランジスタＴ３４，Ｔ３５と、前記第１導電型トランジスタＴ３４，Ｔ３５のゲート端子をドレイン端子に接続するかまたは前記出力端子２５，２６に接続するかを切り替える切り替えスイッチ２２と、を有する負荷回路２３と、前記切り替えスイッチ２２のオフリーク電流を低減するキャンセル電流を生成するリークキャンセルスイッチ３０と、を備える。 （もっと読む）

【課題】差動増幅回路、カレントミラー回路およびレール・トゥ・レール回路を組み合わせた電気回路において、外部からの信号に応じて容量の充放電を高速化する機能を維持しつつ、容量の充放電に寄与しない無駄な電流を減少させた差動増幅器を提供する。
【解決手段】外部からの信号に基づくデジタル信号を生成する論理回路を内蔵するスイッチ制御回路を設けて、容量の充放電を高速化するスイッチをこのデジタル信号を用いて制御する。 （もっと読む）

【課題】差動対を構成する２つのＰＭＯＳトランジスターにおけるＮＢＴＩの発生を可能な限り防ぐことにより出力オフセット電圧の発生を抑制可能な差動増幅回路及び集積回路装置を提供すること。
【解決手段】差動増幅回路１は、第１の信号が入力されるＰＭＯＳトランジスター１０（第１のＰＭＯＳトランジスターの一例）と、第２の信号が入力されるＰＭＯＳトランジスター２０（第２のＰＭＯＳトランジスターの一例）と、制御信号ＸＳＴＢに基づいて、ＰＭＯＳトランジスター１０のゲートとバックゲートを同電位にするか否かを選択するＰＭＯＳトランジスター１４（第１のスイッチ部の一例）と、制御信号ＸＳＴＢに基づいて、ＰＭＯＳトランジスター２０のゲートとバックゲートを同電位にするか否かを選択するＰＭＯＳトランジスター２４（第２のスイッチ部の一例）と、を含む。 （もっと読む）

【課題】トランスコンダクタンスを精度良く調整することができるトランスコンダクタンス調整回路、回路装置及び電子機器等を提供すること。
【解決手段】トランスコンダクタンス調整回路１００は、第１の信号Ｉ及び第１の信号Ｉと位相が９０度異なる第２の信号Ｑが入力され、第１、第２の抵抗素子ＲＡ１と、第１、第２のキャパシターＣＡ１、ＣＡ２と、演算トランスコンダクタンス増幅器で構成される中心周波数シフト回路１１０と、トランスコンダクタンス調整信号ＡＧＭを出力する調整信号生成回路１２０とを含む。調整信号生成回路１２０は、第２の信号Ｑと第１の出力信号ＯＩとに基づいて、又は第１の信号Ｉと第２の出力信号ＯＱとに基づいて、又は第１の信号Ｉと第１の出力信号ＯＩとに基づいて、又は第２の信号Ｑと第２の出力信号ＯＱとに基づいて、トランスコンダクタンス調整信号ＡＧＭを生成する。 （もっと読む）

【課題】回路規模が小さく消費電力が少ない受信信号処理装置を提供する。
【解決手段】受信信号処理装置は、高周波の受信信号に局部発振信号を合成して周波数変換するミキサ部と、多段に構成された複数の利得可変増幅器を含む増幅部と、増幅部により増幅されたアナログ信号をデジタル信号に変換する変換部と、各利得可変増幅器の後段に設けられたスイッチと、利得可変増幅器の出力が後段の利得可変増幅器を迂回して変換部に入力される経路の開閉を設定する迂回スイッチ部と、各利得可変増幅器の出力が後段の利得可変増幅器を介さずに変換部に入力するために、スイッチ及び迂回スイッチ部を制御するスイッチ制御部と、受信信号が補正対象の利得可変増幅器に入力されず、補正対象の利得可変増幅器の出力が後段の利得可変増幅器を介さずに変換部に入力される場合に、補正対象の利得可変増幅器に設定される利得に応じてＤＣオフセットの補正値を設定するＤＣオフセット制御部とを含む。 （もっと読む）

【課題】電圧制御によりゲイン調整を行うゲイン可変増幅器制御用の制御電圧を、基準電圧を用いることなく生成し、電圧制御ゲイン可変増幅器全体の小型化および消費電力の削減を図る。
【解決手段】ゲイン可変増幅器制御回路を構成する差動対として、ｎチャネル型トランジスタＴＲ１１とｐチャネル型トランジスタＴＲ１２とを用い、共通のゲイン制御電圧Ｓ１をこれらトランジスタＴＲ１１およびＴＲ１２のゲートに供給する。各トランジスタＴＲ１１、ＴＲ１２を流れる電流は、ゲイン制御電圧Ｓ１が増加するにつれて一方は増加し、他方は減少する特性となり、基準電圧を用いたゲイン可変増幅器制御回路と同一特性のゲイン可変増幅器制御電圧を得ることができる。よって、基準電圧発生回路を設ける必要がないため、装置全体の小型化および消費電力の削減を図ることができる。 （もっと読む）

【課題】広いダイナミックレンジを確保しつつ利得を変化させることが可能な利得可変差動増幅回路を提供すること。
【解決手段】この利得可変差動増幅回路１２は、差動対トランジスタＱ_１，Ｑ_２，Ｑ_３，Ｑ_４とそれらのトランジスタのそれぞれのコレクタに接続された負荷抵抗１４，１５，１８，１９とそれらのトランジスタのエミッタに共通に接続された電流源１６，２０とをそれぞれ含む差動増幅回路１７，２１を有し、次段差動増幅回路２１の出力を、帰還トランジスタＱ_５，Ｑ_６を介して初段差動増幅回路１７に帰還させる利得可変差動増幅回路において、該初段差動対トランジスタＱ_１，Ｑ_２を流れるべき電流を分岐させる電流分岐回路部１２Ｃと、差動対トランジスタＱ_１，Ｑ_２に電流を供給する電流供給回路部１２Ｂとを備える。 （もっと読む）

【課題】 歪特性に優れるフィルタ回路を得る。
【解決手段】 直列に接続された複数のLPFを有するフィルタ回路において、複数のLPFはそれぞれ、スイッチトキャパシタ回路SC、および、SCの出力信号を増幅して出力する全差動型増幅器AMPを有する。1ビットDAC40の出力信号が入力されるLPF1が有するAMP10のコモンモードフィードバック回路は離散時間型であり、フィルタ回路としての出力信号を出力するLPF2が有するAMP20のコモンモードフィードバック回路は連続時間型である。 （もっと読む）

【課題】出力アンプのスルーレートを、出力負荷変動があっても高精度に調整可能なスルーレート制御回路を提供すること。
【解決手段】制御時間設定回路がスルーレートを検出するタイミング信号を発生し、電圧比較回路が、出力アンプの出力信号と、上記のタイミング信号によるタイミングに応じた制御電圧との比較を行う。比較結果に応じて、出力アンプ制御回路が、出力アンプのバイアス電流を制御する。上記した処理を、スルーレート制御期間において複数回繰り返す。 （もっと読む）

【課題】 差動増幅装置が出力するオフセット電圧を充分に抑制する。
【解決手段】 差動増幅器10は、キャパシタCを介して＋IN端子に入力される信号と、−IN端子に入力される信号の差分を増幅する。スイッチS1は、＋IN端子が、キャパシタCを介した信号を入力するか否かを切り替える。抵抗RINは、＋IN端子と−IN端子の間に接続される。オフセット電圧補正回路20は、＋IN端子がキャパシタCを介した信号を入力しないようにスイッチS1が制御された補正期間において、差動増幅器10の出力信号に基づき差動増幅器10のオフセット電圧を補正する。 （もっと読む）