本発明は非線形電力増幅器の線形化用装置及び方法を提供し、前記方法は、前記非線形電力増幅器の希望アウトプットシグナルを使用することによって反復アルゴリズムを実施し、これにより、前記非線形電力増幅器のインプットシグナルを計算し、これで、計算した前記非線形電力増幅器の前記インプットシグナルを使用して、前記非線形電力増幅器を線形化する。該方法は、任意の高品質の性能で非線形電力増幅器のアウトプットにシグナルを生成する。
（もっと読む）

本発明は拡大の作業範囲を有するデジタルプリディストーション回路を提供し、プリディストーション関数、D/A変換器、周波数の変換を実施する乗算器、およびパワー増幅器を含み、前記デジタルプリディストーション回路は、さらに、送信待ちシグナル及びゲイン校正要素を受信し、前記送信待ちシグナルを前記ゲイン校正要素にかけて、且つかけた結果を前記プリディストーション関数にアウトプットするための乗算器、及び、予定の参考ゲイン及び前記パワー増幅器の推定ゲインを使用することによって、前記ゲイン校正要素を計算し、且つ計算した前記ゲイン校正要素を前記乗算器にアウトプットするための設備を含み、これにより、前記パワー増幅器のゲインが快速的に校正される。それに関する方法も提供する。前記デジタルプリディストーション回路及びその方法は、さらに拡大の範囲の送信パワーレベルに対して受けることができる結果を生成する。
（もっと読む）

【課題】 本発明は、被バイアスのＭＯＳトランジスタを電源電圧、温度、プロセスバラツキ等によらず一定とすることができるバイアス電圧回路を提供することを目的とする。
【解決手段】 第１のＭＯＳトランジスタＭＢ１及び第２のＭＯＳトランジスタＭＢ２を含み、該第１のＭＯＳトランジスタ及び該第２のＭＯＳトランジスタから被バイアスＭＯＳトランジスタＭ２にバイアス電圧Ｖｂを供給するバイアス回路であって、
前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタのドレインに、等しい電流を供給する等電流供給回路１０と、
前記第１のＭＯＳトランジスタのゲート、前記第２のＭＯＳトランジスタのゲート及びドレインに共通に接続され、前記バイアス電圧を出力するバイアス電圧出力線ｂｉａｓｎと、
前記第１のＭＯＳトランジスタのソースとグランドとの間に接続され、線形領域で動作する駆動電圧がゲートに印加される第３のＭＯＳトランジスタＭＢ３と、を含む。 （もっと読む）

【課題】補償回路とプリドライバを組み込んでおり、プロセス変動に対して補償されるスルーレートを有する出力バッファを提供する。
【解決手段】補償回路３７０は、演算増幅器２５０と、増幅器の出力に結合されたゲートを有する第２のＮＦＥＴ２４０、第３のＮＦＥＴ３７１、及び実行抵抗３８１から構成される。出力バッファ３００は、ＩＣチップのコア１５０がプリドライバ３１０に制御信号をアサートする。これに応答して、プリドライバ３１０は、第１のＮＦＥＴ３２０にバッファリングされた制御信号をアサートし、第１のＮＦＥＴ３２０をオンにし、ＶＳＳレベルの出力信号をパット２３０にアサートする。 （もっと読む）

【課題】薄膜トランジスタで回路構成した場合であっても安定した動作をする差動増幅器やセンスアンプ等を提供する。
【解決手段】差動増幅回路（10）とイコライズ回路（20）とを有する差動増幅器において、差動増幅回路(10)は差動出力を発生する第一及び第二出力端(Vout1,Vout2)を有し、イコライズ回路（20）は、第一及び第二出力端相互間に接続された、ＮＭＯＳ ＴＦＴ（TN3）及びＰＭＯＳ ＴＦＴ（TP3）の直列回路（20）によって構成される。 （もっと読む）

【課題】入力電圧と出力電圧がオペアンプを用いたボルテージフォロワのように同じ電圧であるようなボルテージフォロワ回路を提供すること。
【解決手段】ＭＯＳトランジスタ１のドレイン１Ｄは正の電源端子１１に接続され、ゲート１Ｇは入力端子６に接続され、ソース１ＳはＭＯＳトランジスタ２のドレイン２Ｄと接続される。ゲート２Ｇはバイアス端子８に接続される。ＭＯＳトランジスタ４のソース４ＳとＭＯＳトランジスタ５のドレイン５Ｄは、端子１３に接続され、ソース５Ｓは負の電源端子１２に接続され、ＭＯＳトランジスタ５のゲート５Ｇはバイアス端子１０に接続される。ＭＯＳトランジスタ４のゲート４Ｇとドレイン４Ｄは共通接続され、ＭＯＳトランジスタ３のドレイン３Ｄは出力端子７に接続される。ＭＯＳトランジスタ３のゲート３Ｇはバイアス端子９に接続され、ソース３Ｓは正の電源端子１１に接続される。 （もっと読む）

【課題】Ｑファクタの低下を伴わずに出力整合回路としてのトランスフォーマ(変圧器)の一次側の入力インピーダンスを低減する。
【解決手段】ＲＦ電力増幅器は、トランジスタ3A 、3Bと出力整合回路としてのトランスフォーマ１A、１Ｂ、2を具備する。トランスフォーマは、磁気的に結合した一次コイル１A、１Ｂと二次コイル2を有する。トランジスタ3A 、3Bの入力端子に入力信号＋Input、−Inputが供給され、一次コイル１A、１Ｂにトランジスタ3A、3Bの出力端子が接続され、二次コイル2から出力信号Outputが生成される。一次コイルはトランジスタの出力端子の間に並列に接続され二次コイル2と磁気的に結合した第１コイル１Aと第２コイル１Ｂを含む。一次コイルの並列接続によって、一次コイルの入力インピーダンスが低減される。 （もっと読む）

【課題】 限られたリソース、特に、メモリリソースが制限されているＦＰＧＡアプリケーションのような様々なコンピューティング環境において、低コスト、低電力、小型化、効率的配置によく適合した実装であり、最小二乗推定処理を新規に実装した高性能ＲＦ電力増幅器に関連した極めて非線形な歪みをモデル化するデジタル・前置補償システムを提供する。
【解決手段】 信号振幅に基づいて選択された係数のサブセットから線形補間によって係数の少なくとも１つの参照テーブルを含む、前置補償設備を介して信号を処理することによって、無線周波増幅器に入力するための信号の歪み調整を行う。 （もっと読む）

【課題】デジタル電力増幅器を用いて電力増幅する際、平滑フィルタの次数を低くすることができると共に高精度な駆動信号を得ることが可能な電力増幅装置を提供する。
【解決手段】複数の変調信号ＰＷＭ１、ＰＷＭ２の１つをレベルシフトし、それらの変調信号ＰＷＭ１、ＰＷＭ２を該当するブートストラップ回路３２付きのデジタル電力増幅器２７ａ、２７ｂの夫々で電力増幅し、電力増幅された電力増幅変調信号ＡＰＷＭ１、ＡＰＷＭ２を平滑化して駆動信号ＣＯＭを出力するにあたり、電力増幅変調信号ＡＰＷＭの到達電位のステップ間の電位差が小さくなり、変調信号の周波数成分を除去するための平滑フィルタ２９の次数を低くすることができると共に、レベルシフト回路３３やデジタル電力増幅器２７ａ、２７ｂで生じる信号伝播遅延時間Δｔ１、Δｔ２の差を遅延回路３４ａ、３４ｂで調整して駆動信号ＣＯＭを高精度化することができる。 （もっと読む）

【課題】配線抵抗の影響が小さく、ノイズの混入の影響が小さく、簡便に配線でき、ＬＳＩに好適なバイアス電流供給回路を提供する。
【解決手段】ドレインが電流源に接続され、ゲートが所定の電圧に接続される第１のＮチャネルトランジスタと、ドレインが共通電位に接続され、ソースが前記第１のＮチャネルトランジスタのソースに接続され、ゲートが共通電位に接続される第１のＰチャネルトランジスタと、ドレインがバイアス電流を供給し、ゲートが前記第１のＮチャネルトランジスタのゲートに接続される第２のＮチャネルトランジスタと、ドレインが前記第１のＰチャネルトランジスタのドレインに接続され、ソースが前記第２のＮチャネルトランジスタのソースに接続され、ゲートが前記第１のＰチャネルトランジスタのゲートに接続される第２のＰチャネルトランジスタとを備える。 （もっと読む）

電力増幅器（３０２）における歪みを低減するための回路を有する集積回路が開示される。集積回路は、増幅されるべき信号（ｘ（ｎ））を受信するように結合されたプレディストーション回路（３０４，４０２）と、プレディストーション回路の出力（ｚ（ｎ））および集積回路の入出力ポートに結合されたサンプル捕捉バッファ（３０６，４０６）と、サンプル捕捉バッファに結合された推定器回路（３０８，５２０，４１２，６１２）とを備え、推定器回路は、プレディストーション回路の出力、および集積回路の入出力ポートにおいて受信された電力増幅器の出力に基づいて、プレディストーション回路のためのパラメータを生成する。電力増幅器における歪みを低減する方法も開示される。
（もっと読む）

【課題】差動増幅器の出力をＰＮＰ型トランジスタのベース入力とする回路構成において、ＰＮＰ型トランジスタの電流増幅率ｈＦＥが変動した場合においても、ＰＮＰ型トランジスタの出力電流の変動を最小限の範囲に抑える。
【解決手段】差動増幅器は、差動対を形成するＮＰＮ型トランジスタＴ１、Ｔ２と、ＮＰＮ型トランジスタＴ１、Ｔ２の共通接続されたエミッタに接続された定電流源１０と、を備える。この差動増幅器の出力信号がＰＮＰ型トランジスタＴ３のベースに印加される。そして、ＮＰＮ型トランジスタＴ１、Ｔ２のエミッタと定電流源１０の間にコレクタが接続され、ＰＮＰ型トランジスタＴ３のｈＦＥの変動を補償するためのＰＮＰ型トランジスタＴ４が設けられる。 （もっと読む）

【課題】 電源変調特性及び歪補償特性の双方を好適に制御することができる増幅回路及び無線通信装置を提供する。
【解決手段】 本発明の増幅回路１２ａは、増幅器２２と、増幅器２２の入力信号に応じて増幅器２２に付与される電源変調電圧を決定する電源変調部２０と、増幅器２２の特性を示す増幅器モデル３１ａに基づいて、増幅器２２の歪補償を行うプリディストータ３０と、増幅器２２の入力信号及び出力信号に基づいて、増幅器モデル３１ａを推定する推定部３１と、誤差ｅ（ｎ）に基づいて電源変調部２０における電源変調電圧を決定するための補正パラメータＣを制御する補正器３２と、を備えている。 （もっと読む）

【課題】
【解決手段】
非線形センサからの信号を線形化するための装置が開示される。装置は、現象における線形変化に応答する指数的な曲線を有する特性を持つ信号を提供することができる非線形センサと、変換された信号を得るため非線形センサからの信号を対数的に変換するためのアナログ変換ユニットとを含む。変換ユニットは、ｐｎ接合を含み、変化ユニットは、非線形センサを流れる電流を測定し、かつ前記電流をｐｎ接合を流れる電流に変換するように配置され、ｐｎ接合を流れる電流は、非線形センサを流れる電流と線形な関係を有し、変換された信号はｐｎ接合の電圧である。この方法で、ＮＴＣサーミスタの抵抗値のような非線形性センサからの特性は、低コストで、低コストのＡＤコンバータにより、高い分解能で、幅広い温度範囲でディジタル化され、大きな温度範囲で正確な温度測定を可能にする。 （もっと読む）

【課題】温度変化や製造プロセスのばらつきに起因する出力の変動を抑制する。
【解決手段】温度が上昇するとバイアス電圧生成回路28からNMOSトランジスタ26のゲートに供給されるバイアス電圧Ｖ_ＧＳが低下することで参照電流Ｉrefが低下し、温度上昇に伴う電圧Ｖcの低下幅が小さくなり、温度が低下するとバイアス電圧Ｖ_ＧＳが上昇することで参照電流Ｉrefが増大し、温度低下に伴う電圧Ｖcの増加幅が小さくなる。、製造プロセスのばらつきによりトランジスタの閾値電圧Ｖtが設計値より低下した場合は、バイアス電圧Ｖ_ＧＳも低下することで参照電流Ｉrefが低下し、閾値電圧Ｖtの低下に伴う電圧Ｖcの低下幅が小さくなり、製造プロセスのばらつきによりトランジスタの閾値電圧Ｖtが設計値より上昇している場合は、バイアス電圧Ｖ_ＧＳも上昇することで参照電流Ｉrefが増大し、閾値電圧Ｖtの上昇に伴う電圧Ｖcの増加幅が小さくなる。 （もっと読む）

【課題】定電圧発生回路に対して供給される電源電圧に変動があった場合でも、所定の差分を有する電圧を精度よく発生させる定電圧発生回路、および、その定電圧発生回路を備えたＡ／Ｄ変換回路を提供する。
【解決手段】第１入力端子１１、第２入力端子１２、第１出力端子２１、第２出力端子２２および入力コモン端子１３を備えた全差動型ＯＰアンプ５０と、電源ＶＤＤとグランドとの間に直列接続された抵抗Ｒ２、抵抗Ｒ３および定電流源１０と、電源ＶＤＤとグランドとの間に直列接続された抵抗Ｒ１，Ｒ１とを備える。抵抗Ｒ２の両端子は、第１入力端子１１および第２入力端子１２にそれぞれ接続され、抵抗Ｒ１，Ｒ１の接続点は、入力コモン端子１３に接続されている。 （もっと読む）

【解決手段】 レプリカ回路を使用して、アンプをバイアスするための技術が開示される。一実施形態では、プッシュプル・アンプ回路と実質的に同じトポロジーおよびサイズを有するレプリカ回路は、主プッシュプル・アンプ回路に結合されている。レプリカ回路中のトランジスタはフィード・バックを使用してバイアスされて所定のＤＣ出力電圧レベルを生成し得、また、そのようなバイアス・レベルは、主プッシュプル・アンプ回路中の対応するトランジスタに印加され得る。別の実施形態では、電流バイアス・モジュール中のトランジスタが使用されて主プッシュプル・アンプ回路およびレプリカ回路中の対応するトランジスタをバイアスし得る。アンプを構成してより低い電力レベルにおけるより高い分解能およびより高い電力レベルにおけるより粗い分解能で非均一的ステップ・サイズを持たせてより低い電力レベルで電源消費を削減するためのさらなる技術が開示される。 （もっと読む）

【課題】オフセット電圧調整機能を有する低消費電力のバッファ回路を提供する。
【解決手段】キャパシタ（５０）の一端に入力信号端子（１）が接続され、他端にメインバッファ回路（２０）が接続される。外部参照電圧端子（６５，６０）は各々差動増幅回路（４５，４０）の非反転入力端子に接続され、差動増幅回路（４５，４０）の出力は各々ＤＣバイアス用抵抗（１０，１５）に接続される。各々のＤＣバイアス用抵抗（１０，１５）はキャパシタ（５０）とメインバッファ回路（２０）の間に共に接続される。差動増幅回路（４５，４０）の出力はレプリカバッファ回路（３５，３０）に各々接続され、各々のレプリカバッファ回路（３５，３０）の出力は、差動増幅回路（４５，４０）の反転入力端子に各々接続される。 （もっと読む）

【課題】 ＣＭＬバッファの伝搬遅延時間は負荷抵抗の抵抗値に比例する。そのため、半導体の製造プロセスのばらつきにより負荷抵抗の抵抗値がばらつくと、伝搬遅延時間もばらついてしまい、動作速度を向上させることが困難であったという課題を解決する。
【解決手段】 第１の可変抵抗と基準抵抗の電圧降下が同じになるようにこの第１の可変抵抗と基準抵抗に流れる電流を制御して、第１の可変抵抗の抵抗値を基準抵抗の抵抗値と同じになるようにし、ＣＭＬバッファの負荷抵抗として可変抵抗を用い、この可変抵抗の抵抗値を前記第１の可変抵抗を制御する信号で制御するようにした。ＣＭＬバッファ内の可変抵抗の抵抗値が基準抵抗の抵抗値と同じになるので、伝搬遅延時間のばらつきを小さくすることができる。 （もっと読む）

【課題】１対の入力トランジスタと１対の電圧制御抵抗と共通のバイアス電流源とを有する差動遅延セルが、複数個接続されたリング発振器の発振を安定化させる。
【解決手段】電圧制御抵抗のレプリカを含むレプリカ枝と、固定抵抗を含む抵抗枝とからなるバイアス回路を設ける。バイアス回路は、遅延セルの電圧振幅とバイアス電流との比と、前記固定抵抗の値との関係を利用して、前記比がが一定になるように遅延セルにバイアス電圧を供給する。 （もっと読む）