【課題】 温度変動や製造ばらつきに伴う利得変動を抑制する。
【解決手段】 電力増幅器は、信号を増幅する複数の増幅部が多段接続された増幅回路と、各増幅部にバイアス電圧を供給するバイアス供給回路とを有し、バイアス供給回路は、増幅部のトランスコンダクタンスを安定させるための第１モードでバイアス電圧を制御する第１バイアス回路と、増幅部のバイアス電流を安定させるための第２モードでバイアス電圧を制御する第２バイアス回路とを有し、複数の増幅部の少なくとも１つの増幅部のバイアス電圧は、第１モードで制御可能であり、複数の増幅部の残りの少なくとも１つの増幅部のバイアス電圧は、第２モードで制御可能である。 （もっと読む）

【課題】従来の定電流生成回路は、定電流の温度変動に対する変動率を十分に抑制できない問題があった。
【解決手段】本発明の定電流生成回路は、温度に対して電圧値が変動する第１の変動電圧Ｖｆを生成する温度変動電圧生成部１０と、温度に対して第１の変動電圧Ｖｆよりも変動量が小さな基準電圧Ｖｃｏｎｓｔと、第１の変動電圧Ｖｆとに基づき第２の変動電圧Ｖｒｅｆｃを生成する変動傾き調整部１２と、温度に対して抵抗値が変動する電流設定抵抗Ｒｉを含み、第２の変動電圧Ｖｒｅｆｃと電流設定抵抗Ｒｉとに基づき出力電流を生成する電流生成部１３と、を有し、変動傾き調整部１２は、第２の変動電圧Ｖｒｅｆｃの温度に対する変動率を、温度に対する電流設定抵抗Ｒｉの抵抗値の変動率との差が予め設定された第１の規定範囲内になるように設定する。 （もっと読む）

【課題】オフセット調整差動増幅回路において、オフセット調整値を温度に対して安定して維持することを提供する。
【解決手段】オフセット調整差動増幅回路は、差動対を構成する第１、第２のＭＯＳトランジスタＭ１、Ｍ２と、第１のＭＯＳトランジスタＭ１のソースに一端が接続される第１の抵抗Ｒ１と、第２のＭＯＳトランジスタＭ２のソースに一端が接続され、第１の抵抗Ｒ１の他端に他端が接続される第２の抵抗Ｒ２と、第１、第２の抵抗Ｒ１、Ｒ２の接続点と第１の電源端子との間に接続され、差動対の動作電流を供給する電流源Ｍ６と、第１のＭＯＳトランジスタＭ１のソースにソースが接続され、第２の電源端子にドレインが接続され、ゲートにオフセット調整電圧ＶＴが与えられ、第１の抵抗Ｒ１の両端に生じる電圧を調節するオフセット調整電流Ｉ７をオフセット調整電圧ＶＴに応じて制御する第３のＭＯＳトランジスタＭ７と、を有する。 （もっと読む）

【課題】 出力アンプのオフセット電圧を適切に低減して表示品質の悪化を防止することができる液晶駆動用のソースドライバのオフセット低減出力回路を提供する。
【解決手段】 基準電圧がオペアンプの非反転入力端に印加されたオペアンプと、少なくとも通常出力動作時にオペアンプの反転入力端に接続される第１の接続点に各々の一端が接続された第１の入力コンデンサ及び第１の出力コンデンサと、リセット動作時に第１の入力コンデンサ及び第１の出力コンデンサ各々の両端を短絡してその両端に基準電圧を印加し、リセット動作後の通常出力動作時に第１の入力コンデンサの他端に階調電圧を印加しかつ第１の出力コンデンサの他端をオペアンプの出力端に接続する第１のスイッチ素子回路と、を備え、第１のスイッチ素子回路は、第１の接続点とオペアンプの出力端との間に接続され、リセット動作時にオンとなり、通常出力動作時にオフとなる直列接続の第１及び第２のスイッチ素子を有し、通常出力動作時には第１及び第２のスイッチ素子の直列接続点に基準電圧を印加する。 （もっと読む）

【課題】面積及び消費電力を低減し、高精度に単相差動変換をすることができる電圧出力回路を提供する。
【解決手段】電圧出力回路は、第１の電圧Ｖ_ｏｐが入力される一端、及び第２の電圧Ｖ_ｏｍを出力する他端を備える抵抗素子Ｒ_１と、抵抗素子Ｒ_１の他端に接続される反転入力端子、及び第３の電圧Ｖ_ｒｅｆが入力される非反転入力端子を備える第１の増幅器１２１と、第１の増幅器１２１からの出力が入力される一端、及び抵抗素子Ｒ_１の他端が接続される他端を備えるコンデンサＣ_１と、を備え、第１の増幅器１２１の出力、または抵抗素子Ｒ_１の他端に接続される第２の増幅器１２２の出力は、第１の電圧Ｖ_ｏｐの積分値である第４の電圧Ｖ_ｄｃｏｃであり、コンデンサＣ_１、及び第１の増幅器１２１で構成されるミラー容量と、抵抗素子Ｒ_１とによって、ローパスフィルタが構成される。 （もっと読む）

【課題】デジタルパルス幅変調におけるパルスのデューティの補正範囲を広げることができ、歪率を改善することができるデジタルアンプを提供すること。
【解決手段】デジタルアンプ２００は、デジタル変調ブロック２１０のデジタルパルス幅のデジタル値を電圧値に変換する電圧値変換ブロック２２０と、マスタークロックにより三角波を発生し、かつ、前記発生した三角波を、前記デジタルパルス幅変調の変調幅の値に応じた信号を基に変調する積分回路ブロック２３０とを備える。デジタルアンプ２００は、駆動回路２５０により電力増幅された信号を低域濾波し、アナログオーディオ電圧を出力する低域濾波器２６５（低域濾波器<３>）と、低域濾波器２８０（低域濾波器<１>）の電圧と低域濾波器２６５（低域濾波器<３>）の差の電圧を演算して増幅する誤差増幅器２９０とを備える。上記各部は、全体としてアナログ局部帰還を持つ回路構成となっている。 （もっと読む）

【課題】高周波信号を受信するためのモノリシックマイクロ波集積回路で、過入力により保護回路が損傷しても、高周波特性を悪化させずに、回路を保護できるようにする。
【解決手段】過入力保護回路１１は、複数段のアンチパラレルダイオード２１ａ及び２１ｂと、各段のＦＥＴ２２ａ及び２２ｂとを有する。アンチパラレルダイオード２１ａ及び２１ｂは、過入力保護素子として動作する。ＦＥＴ２２ａ及び２２ｂは、各段のアンチパラレルダイオード２１ａ及び２１ｂを、高周波伝送ライン１３と接地間に接続又は切り離すスイッチング素子として動作する。アンチパラレルダイオード２１ａが損傷すると、ＦＥＴ２２ａが高インピーダンス、ＦＥＴ２２ｂが低インピーダンスの状態となり、初段のアンチパラレルダイオード２１ａに代わり、次段のアンチパラレルダイオード２１ｂが過入力保護素子として機能する。 （もっと読む）

【課題】電力損失を最小限にすることが可能な複数の電源を含む電子装置を提供する。
【解決手段】パワーアンプ４０は、入力電圧Ｖｉに基づいた出力電圧の電力を被試験体ＤＵＴに供給する。検出回路４３は、パワーアンプ４０の動作電源であるスイッチング電源２２から、パワーアンプ４０に電流が流れたことを検出する。選択回路５１は、電流が流れない場合には、スイッチング電源２２の電圧値を所定値に設定し、電流が流れた場合には、スイッチング電源２２の電圧値を入力電圧Ｖｉより予め定められた値αだけ大きい値に設定する。 （もっと読む）

【課題】電流コラプスを適切に改善するとともに、光照射による消費電力を抑制する。
【解決手段】包絡線抽出部１は、増幅部２で増幅される信号の包絡線を抽出する。増幅部２は、可変電源部３から供給される電力によって、入力される信号を増幅する。可変電源部３は、包絡線抽出部１から出力される包絡線に応じて、増幅部２に供給する電力を可変する。照射部４は、増幅部２に光を照射する。制御部５は、包絡線抽出部１から出力される包絡線の傾きに応じて、照射部４の出力する光を制御する。 （もっと読む）

【課題】電源電圧の変動に対する出力電流の変動が小さいカレントミラー回路を提供すること。
【解決手段】カレントミラー回路5は，トランジスタM12の第2のドレイン電流を第2の比率で複製した第2の複製電流を生成する第2の複製電流生成回路J2と，基準電流と第2の複製電流が流入する接続ノード接続ノードQ1とグランドとの間に設けられ，トランジスタM11の第1のドレイン電流を第1の比率で複製した第1の複製電流を生成する第1の複製電流生成回路J1とを有し，出力トランジスタM10のゲートとトランジスタM11，M12のゲートと接続ノードQ1とが接続されている。 （もっと読む）

【課題】入力信号の交流成分の歪み等の影響をなるべく受けることなく、本来のデューティー比（目標デューティー比）で出力信号を出力することのできるバッファ回路を提供する。
【解決手段】バッファ回路１０は、デューティー比検出部１６と直流成分生成部１７とから構成される負帰還回路部によって、入力信号増幅部１５の入出力間で出力信号ＳＯのデューティー比に応じた直流成分の信号を帰還させている。つまり、バッファ回路１０は、出力信号ＳＯのデューティー比に応じて、入力信号ＳＩ´の直流成分をさらに小さくしたり、大きくしたりする。これにより、バッファ回路１０は、出力信号ＳＯのデューティー比を目的デューティー比に変更した上で、その出力信号ＳＯを出力することができる。 （もっと読む）

【課題】プロセス変動があった場合でも広い出力電圧範囲が得られるカレントミラー回路を提供する。
【解決手段】この低電圧カスコードカレントミラー回路は、ＮチャネルＭＯＳトランジスタＱ１〜Ｑ５と抵抗素子１を備える。トランジスタＱ３のオーバードライブ電圧Ｖｏｖ＿Ｑ３は、トランジスタＱ４，Ｑ５のオーバードライブ電圧Ｖｏｖ＿Ｑ４，Ｖｏｖ＿Ｑ５の和に等しい。定電流Ｉｃと抵抗素子１の抵抗値Ｒ１との積は、トランジスタＱ５の飽和マージンＶｄｓｍ＿Ｑ５となる。したがって、プロセス変動があった場合でも、トランジスタＱ５の飽和マージンＶｄｓｍ＿Ｑ５は変化しない。 （もっと読む）

【課題】帰還抵抗の寄生容量による悪影響をなくして、半導体基板上で実用化が可能な、出力ノイズの小さいチャージアンプを提供する。
【課題の解決手段】チャージアンプ１は、非反転入力端子を増幅基準電圧６に接続し、反転入力端子に水晶振動子を有する振動型角速度センサ７から５０ＫＨｚの周波数信号を入力するとともに、その出力端子は並列接続された帰還抵抗４，５及び帰還容量３を介して反転入力端子に接続したものであって、帰還抵抗４，５の反転入力端子側ほぼ半分に対応する寄生容量８の基板電極を反転入力端子に接続して、出力ノイズを低減したものである。 （もっと読む）

【課題】従来技術に比較して構成が簡単であって、消費電力を軽減できるオーディオミキシング装置及び方法、並びに当該オーディオミキシング装置を備えた電子機器を提供する。
【解決手段】オーディオミキシング装置は、複数のディジタルオーディオ信号からそれぞれ変換された複数のＰＤＭ信号を加算するアナログ加算器と、上記アナログ加算器から出力されるディジタルオーディオ信号をアナログオーディオ信号にＤＡ変換して出力するＤＡ変換器とを備えた。 （もっと読む）

【課題】 起動後に出力カップリングコンデンサの切り替えや外付けのスピーカなどへの接続を行う場合において、切り替え時や接続時に発生するポップ音を低減することが可能なポップ音低減回路を提供すること。
【解決手段】 オペアンプ２と、オペアンプ２の出力端子に並列に接続された４つの出力カップリングコンデンサ１９、２０、２１、２２と、これらの出力カップリングコンデンサの出力側に接続された切り替え器４１と、切り替え器４１に接続され、切り替え器４１により４つの出力カップリングコンデンサ１９、２０、２１、２２のうちの一つに接続されるように配置されたスピーカ３とを備え、４つの出力カップリングコンデンサ１９、２０、２１、２２のそれぞれの出力側とグランド間に抵抗素子３７、３８、３９、４０を備えている。 （もっと読む）

【課題】アナログスイッチとアナログスイッチ及びアナログスイッチと電荷信号を放電させるリセット回路とを備えることでオペアンプの入力端には流れこまないようにした、漏れ電流が信号に影響を与えないようにしたチャージアンプを提供する。
【解決手段】オペアンプ２の出力端子６とオペアンプ−入力端３に接続された積分コンデンサ７に、直列に接続したアナログスイッチＳ１とアナログスイッチＳ２を並列に接続し、更に前記アナログスイッチＳ１と前記アナログスイッチＳ２の接続点から接地点との間にアナログスイッチＳ３を接続し、前記積分コンデンサに充電した電荷信号を前記スイッチＳ１及びＳ２とで放電させるリセット回路とを備えたことを特徴とする圧電型センサの電荷信号を電圧信号に変換するチャージアンプにより提供される。 （もっと読む）

【課題】従来のチョッパ式増幅装置は、チョッパクロックに同期したチョッパノイズを除去するために、チョッパノイズが重畳しない期間の電圧を保持しておき、保持しておいた電圧を出力するために、入力電圧と出力電圧の位相がずれてしまう。
【解決手段】出力側スイッチ回路１８で復調した電圧を、チョッパクロックの反転前の値をチョッパクロックの反転後まで保持するサンプルホールド回路２０，２２で保持する。チョッパノイズの影響をサンプルホールド回路２０，２２で除去できる。前段チャージアンプと後段チャージアンプで増幅回路を構成することが好ましく、保持時間を短くすることができる。帰還抵抗を大きくすることで出力電圧の変動率を低減できる。５％以下の変動率とする抵抗値を用いることが好ましい。 （もっと読む）

【課題】特別な部品を付加したり、正負の電源を用いることなく、精度良く温度補償を行うことができる電力検出装置を提供する。
【解決手段】電力検出回路５１ａと電力検出回路５１ｂは、入力信号を除いて回路構成が同じである。すなわち、ＦＥＴ２ａ、２ｂ、ＦＥＴ３ａ、３ｂ、ＦＥＴ４、キャパシタ５、ＦＥＴ１２ａ、１２ｂ、ＦＥＴ１３ａ、１３ｂ、ＦＥＴ１４、キャパシタ１５で構成されている。電力検出回路５１ａと電力検出回路５１ｂとは回路特性が同じであるため、電力検出回路５１ａの検波出力と電力検出回路５１ｂのリファレンスとの差を引算回路にて求めると、温度変化による信号の変動成分が精度良くキャンセルできる。 （もっと読む）

【課題】位相補償回路を内蔵する誤差増幅回路と比較して、回路規模及び回路の消費電流を大きくすることなく、位相補償容量を外付けにすることができる誤差増幅回路及び当該誤差増幅回路を用いたスイッチングレギュレータを提供する。
【解決手段】所定の基準電圧Ｖｒｅｆ１と入力電圧Ｖｆｂ１との誤差を増幅して出力する誤差増幅器１２と、誤差増幅器１２にバイアス電流Ｉｂｉａｓ１を供給する電流生成回路１１とを含む集積回路１０を備えた誤差増幅回路１０ａにおいて、集積回路１０は、電流生成回路１１に接続されたバイアス電流制御端子Ｔ１と、位相補償抵抗１４を介して誤差増幅器１２の出力端子Ｔ１１に接続された位相補償端子Ｔ２とを備え、誤差増幅回路１０ａは、位相補償端子Ｔ２に接続された位相補償容量３０を集積回路１０の外部に備える。 （もっと読む）

【課題】低消費電力を実現する低コストの送信電力制御回路を提供する。
【解決手段】入力された入力信号を減衰させる利得調整手段（ＰＩＮダイオード６）と、前記利得調整手段の出力信号を増幅する増幅手段（増幅器７）とからなる送信電力制御回路において、前記増幅手段のドレインバイアス供給端子（ドレインバイアス供給端子４）へ供給するドレイン電流に応じて前記利得調整手段の減衰量を制御することを特徴とする。 （もっと読む）