【課題】互いに異なるフォトダイオードを用いる必要がある複数種の光ディスクに対応するフォトダイオード用集積回路であって、回路規模を削減したフォトダイオード用集積回路を提供する。
【解決手段】本発明によるフォトダイオード用集積回路は、レーザービームを受光する複数のフォトダイオードＡ及びａと、各フォトダイオードＡ及びａの出力信号を増幅する増幅回路１と、各フォトダイオードＡ及びａと増幅回路１との接続を切り替えるスイッチ４１と、を備えることを特徴とする。これにより、互いに異なるフォトダイオードＡ及びａを用いる必要がある複数種の光ディスクに対応するフォトダイオード用集積回路であって、回路規模を削減したフォトダイオード用集積回路を提供することが可能になる。 （もっと読む）

【課題】高周波電力増幅器における渦電流損失を、回路占有面積を増大させることなく低減する。
【解決手段】２つのゲインブロック（３ａａ，３ａｂ−３ｄａ，３ｄｂ）が各々に接続される１次インダクティブパス（２ａ−２ｄ，４ａ−４ｄ）および１次インダクティブパスと磁気結合する２次インダクティブパスに屈曲部（５）を設け、この屈曲部が中心を向くように配置する。２次インダクティブパス（４ａ−４ｄ）を、順次配線（１１ａ−１１ｃ）により相互接続し、未接続の２次インダクティブパス端部を出力端（１５ａ、１５ｂ）として利用する。 （もっと読む）

チューナブルインピーダンス回路は、コンデンサＣ１、Ｃ２、インダクタＬ１及び、インダクタＬ１と磁気的に結合するインダクタＬ２を備える。可変な位相と振幅を持つ、制御回路１３からの制御電流Ｉ_{ｃｏｎｔｒｏｌ}は、インダクタＬ２に流れる。インダクタＬ１のインピーダンスは、制御電流Ｉ_{ｃｏｎｔｒｏｌ}の位相と振幅を変化させることによって、変化される。出力インピーダンスは、インピーダンス回路１２ａの有効インダクタンスと有効クオリティファクタを、ＲＦ ＰＡ１１の出力電流ＩＲＦに対する制御電流Ｉ_{ｃｏｎｔｒｏｌ}の位相と振幅によって、最適に設定することによって、最適なレベルに設定される。 （もっと読む）

【課題】多数のフリップフロップにクロックを供給するＣＭＬなどの定電流源に印加するための参照電圧を安定して生成する参照電圧生成回路を提供する。
【解決手段】定電流発生回路１５により定電流ＩＲＥＦが各クロックドライバ１２毎に発生して各配線１３を介して分配され、定電流ＩＲＥＦが同各クロックドライバ１２の内部の電流／電圧変換回路で参照電圧に変換されて当該クロックドライバ１２の定電流源に分配されて印加され、同定電流源に所定の定電流が流れて各クロックドライバ１２が動作する。これにより、ＬＳＩ１１内に各クロックドライバ１２が分散配置されていても、参照電圧に対する周辺からのノイズの影響が抑制されると共に、始めから参照電圧を分配する場合に必要だった強固なシールドも不要となり、ＬＳＩ１１の面積を大きくする必要がない。また、参照電圧のばらつきも低減される。 （もっと読む）

【課題】並列帰還型差動増幅回路部の帯域劣化を防止しつつ、小型化が可能な光受信装置を提供する。
【解決手段】光受信装置１は、光信号を受信する受光素子部であるフォトダイオード２と、フォトダイオード２の出力を一入力（ＩＮ１）とする並列帰還型差動増幅回路部３の差動アンプ部３ａと、差動アンプ部３ａの他入力（ＩＮ２）に設けられ、フォトダイオード２に近似したインピーダンスを有する分布定数回路部４とを備えた。分布定数回路部４は、初段部４ａと、この初段部４ａに１以上カスケード接続された多段部４ｂとを備えている。そして、初段部４ａは、コンデンサＣ１を備え、このコンデンサＣ１の一方が入力ＩＮ２に接続されると共に、他方が接地されている。また、多段部４ｂは、抵抗Ｒ４とコンデンサＣ１とを備え、初段部４ａに抵抗Ｒ３を介してコンデンサＣ１の一方が接続されると共に、他方が接地されている。 （もっと読む）

【課題】主電力増幅器と補助電力増幅器を切り替える際における出力電力の立ち上がり遅延を改善する。
【解決手段】主電力増幅器１０と、主電力増幅器１０よりもアイドル電流が小さい補助電力増幅器２０とを切り替えて動作させる。主電力増幅器１０及び補助電力増幅器２０は同一ＧａＡｓチップ上に形成されており、それぞれ、ＲＦ信号を増幅する前段増幅素子１２，２２と、前段増幅素子１２，２２の出力信号を増幅する後段増幅素子１４，２４と、前段増幅素子１２，２２を駆動する前段バイアス回路１６，２６と、後段増幅素子１４，２４を駆動する後段バイアス回路１７，２７とを有する。主電力増幅器の後段増幅素子１４と補助電力増幅器の後段増幅素子２４との間隔は１００μｍ以下である。主電力増幅器の後段増幅素子１４と補助電力増幅器の後段バイアス回路２７との間隔は２００μｍ以上である。 （もっと読む）

【課題】複数のローノイズアンプを近接して搭載してもアイソレーションの劣化が無い小型化・高集積化された高周波回路部品が提供できる。
【解決手段】前記誘電体基板に形成された、アンテナ端子を２つ以上、第１通信システム用の送信端子を１つ以上、及び前記第１通信システム用の受信端子を２つ以上有する高周波回路部品であって、前記第１通信システム用の第１受信端子と前記第１アンテナ端子との間の受信経路には第１ローノイズアンプが設けられ、前記第１通信システム用の第２受信端子と前記第２アンテナ端子との間の受信経路には第２ローノイズアンプが設けられ、前記第１、第２ローノイズアンプは平面視が矩形であり、それぞれ、その一辺側に入力端子を、前記一辺側に対向する他辺側に出力端子を備え、前記第１、第２ローノイズアンプは前記一辺側同士または前記他辺側同士が対向するように前記誘電体基板に実装されたことを特徴とする。 （もっと読む）

パッケージングされたＲＦトランジスタデバイスは複数のＲＦトランジスタセルを含んでいるＲＦトランジスタダイを含む。複数のＲＦトランジスタセルのそれぞれは制御端子と出力端子を含む。ＲＦトランジスタデバイスはさらにＲＦ入力リード線、およびＲＦ入力リード線とＲＦトランジスタダイとの間に接続されている入力整合ネットワークを含む。入力整合ネットワークはそれぞれの入力端子を有する複数のコンデンサを含む。コンデンサの入力端子はＲＦトランジスタセルのそれぞれの制御端子に接続されている。
（もっと読む）

【課題】高出力電力増幅ＩＣのチャネル温度を低下させ、信頼性を向上した高周波半導体回路を得ることを目的とする。
【解決手段】パッケージ２５のベースに搭載されたＧａＮ−ＨＥＭＴ−ＩＣ１０、ＧａＮ−ＨＥＭＴ−ＩＣ１０のゲートが接続されるインピーダンス整合用キャパシタ１５、ＧａＮ−ＨＥＭＴ−ＩＣ１０のドレインが接続されるインピーダンス整合用薄膜キャパシタｏｎ ｎ形−ＳｉＣ３０、インピーダンス整合用キャパシタ１５とパッケージ２５に形成されたメタライズ１２ａを接続するワイヤ１６ａ及びインピーダンス整合用薄膜キャパシタｏｎ ｎ形−ＳｉＣ３０とメタライズ１２ｂを接続する幅広のリボンワイヤ５５を備える。 （もっと読む）

【課題】装置の小型化、伝送損失の低減及び高効率化を図ることが可能な増幅器を提供する。
【解決手段】常に信号の増幅動作を行うキャリア増幅器２１と、高電力出力時のみに動作するピーク増幅器２２と、キャリア増幅器２１とピーク増幅器２２の出力を合成して出力する合成器２３と、入力信号をキャリア増幅器２１側とピーク増幅器２２側に分配する分配器２４とを含んで構成される。キャリア増幅器２１およびピーク増幅器２２は１個のパッケージ１（１パッケージトランジスタ）に内蔵される。分配器２４と合成器２３とは、パッケージ１の外部に配置されている。 （もっと読む）

【課題】低消費電力化を実現できる受信回路や、回路の小規模化や低消費電力化や安定した増幅動作を実現できる増幅回路を提供すること。
【解決手段】受信回路は、受信信号が入力され、アッテネーションを行うアッテネータ４０と、アッテネーション後の信号のＤＣレベルシフトを行うＤＣレベルシフタ５０と、バンドパスフィルタの周波数特性を有し、ＤＣレベルシフト後の信号を増幅する増幅部６０と、増幅部６０の出力信号に基づいて、アッテネータ４０の減衰量を制御する制御回路７０を含む。制御回路７０は、増幅部６０の出力信号の振幅に応じてアッテネータ４０のフィルタ特性を変化させることで、受信信号の振幅が変化した場合にも増幅部６０の出力信号の振幅が一定になるようにアッテネータ４０の減衰量を制御する。 （もっと読む）

【課題】内蔵のアナログ回路に流れる直流バイアス電流の温度依存性を低減すること。
【解決手段】半導体チップＩＣ ｃｈｉｐにアナログ回路ＤＡ＿Ｓｔ、ＯＰ＿Ｓｔ、バイアス回路Ｂｉａｓ＿Ｃｋｔ、チップ温度検出ユニット１、制御ユニット２、チップ温度変更ユニット３を内蔵する。バイアス回路はバイアス電流Ｉｒｅｆの値を決定するバイアス素子Ｑｎ４を含む。チップ温度検出ユニット１、制御ユニット２、チップ温度変更ユニット３はチップ温度の低下に応答して半導体チップを加熱する。それにより、チップ温度の変動によるバイアス回路Ｂｉａｓ＿Ｃｋｔに流れるバイアス電流Ｉｒｅｆおよびアナログ回路ＤＡ＿Ｓｔ、ＯＰ＿Ｓｔの直流バイアス電流の変動が補償される。アナログ回路の消費電流、増幅率、高周波特性、過渡特性の温度依存性を低減することができる。 （もっと読む）

【課題】高周波、広帯域において高い特性を維持しつつ、パッケージを小型化することができる半導体装置及び増幅器を提供する。
【解決手段】半導体装置20は、内部に半導体チップ22が設けられるとともに、その外郭21ａの主面に入力端子31及び出力端子32を有するパッケージ21と、トランジスタチップ22の入力側を入力端子31に接続する導電性の第１の接続体41と、トランジスタチップ22の出力側を出力端子32に接続する導電性の第２の接続体42と、パッケージ21の外郭２１ａ上に配され、一端が入力端子31に接続され、他端は入力部を有し、入力インピーダンスを調整する入力整合部品５1と、パッケージ21の外郭２１ａ上に配され、一端が出力端子32に接続され、他端は出力部を有し、出力インピーダンスを調整する出力整合部品５2と、を備えたことを特徴とする。 （もっと読む）

【課題】挿入損失及び消費電力を抑えることができ、さらに、大型化を防止することができる電力増幅器を提供する。
【解決手段】電力増幅器１において、入力信号を複数の信号に分けて出力する電力分配器２と、電力分配器２に個別に接続され、電力分配器２から出力された複数の信号の各々の位相をそれぞれ変えて、位相を変えた複数の信号をそれぞれ出力する複数の移相器３と、複数の移相器３に個別に接続された単位増幅器４と、複数の単位増幅器４に接続された電力合成器５と、複数の移相器３に接続された電位供給器６とを備え、複数の移相器３は、電力分配器２から出力された信号が流れる信号線と、その信号線に対して信号線が伸びる方向に並べられた静電容量型の複数のマイクロマシンスイッチとをそれぞれ具備しており、電位供給器６は、複数の移相器３に対して複数のマイクロマシンスイッチに与える電位をそれぞれ供給する。 （もっと読む）

【課題】ほぼ同一の電気的特性を有する複数の増幅器から成る集積増幅器回路を提供する。
【解決手段】少なくとも２つの増幅器部分領域から成る増幅器を有し、該増幅器部分領域は対称性原点を中心として配置されており、各増幅器部分領域はトランジスタ領域として配置された複数のトランジスタを有する、集積増幅器回路において、異なる増幅器部分領域のトランジスタが同じトランジスタ領域内に配置されている。
【効果】各増幅器部分領域の付加的な空間的分離が達成され、特性勾配が平均される。したがって増幅器部分領域ひいては増幅器の全体での均一な特性が得られる。 （もっと読む）

【課題】アナログ信号選択回路において、アナログスイッチの寄生容量や寄生抵抗を介して信号経路に漏れ込む雑音を低減するとともに、増幅器の雑音に対するノイズゲインを小さくすること。
【解決手段】複数のアナログ信号のそれぞれを入力信号として選択するか否かを切り換える第１のスイッチ手段２４、アナログ信号の基準電圧を入力信号として選択するか否かを切り換える第２のスイッチ手段２５、および第１のスイッチ手段２４の出力信号と第２のスイッチ手段２５の出力信号を差動加算する差動入力増幅器２７を備える。第１のスイッチ手段２４の各信号経路の増幅度と第２のスイッチ手段２５の各信号経路の増幅度が概ね同じである。また、第１のスイッチ手段２４の導通状態となるスイッチの数と第２のスイッチ手段２５の導通状態となるスイッチの数が同じである。 （もっと読む）

【課題】ＤＡＴ技術を利用した電力増幅器において、能動素子として高耐圧トランジスタを用いた場合に、その特性を十分に活用することができる技術を提供する。
【解決手段】３個のほぼ等価なプッシュプル増幅器を具備している。プッシュプル増幅器における１対のトランジスタ３Ａ〜３Ｆのドレインは、金属配線１Ａ〜１Ｈから成る電流経路により相互に接続され、電流経路の中間点が正電源Ｖｄｄに接続されている。金属配線１Ａ〜１Ｈのうちトランジスタのドレインからその正電源Ｖｄｄに至る部分が１本の１次コイルを構成する。１次コイルが、それらと近接して配置された金属配線２から成る２次コイルと磁気的に結合することにより、１次コイルからの出力を合成し２次コイルの出力端子から出力する。１本の１次コイルに相当する金属配線の長さに対する、２次コイル全体に相当する金属配線の長さの比が、およそ３である。 （もっと読む）

【課題】配線のための面積増加なしに各トランジスタの入力信号の強度及び位相を均一にできる並列接続トランジスタを提供する。
【解決手段】並列接続トランジスタ５０は、信号入力端子６０に接続される伝送線路７０、７２と、伝送線路７０及び７２に沿って一列に配列されたトランジスタ８４−１〜８４−８及び８８−１〜８８−８と、伝送線路７０、７２に沿って一列に配列され、伝送線路７０、７２に一端が接続され、トランジスタ８４−１〜８４−８及び８８−１〜８８−８の対応する１つのベース端子に他端が接続された複数の容量素子８２−１〜８２−８及び８６−１〜８６−８とを含み、容量素子８２−１〜８２−８及び８６−１〜８６−８の容量値は、信号入力端子６０からの伝送線路の線路長が大きいほど、小さくなっている。 （もっと読む）

【課題】増幅素子（ＦＥＴ）の出力容量が無視できない高周波でも高効率のＦ級増幅回路。
【解決手段】入力信号基本角周波数ωo及び高調波成分を含む信号を出力するＦＥＴ１０と、ＦＥＴの出力端子Ｎ_OFと接地端子を接続する第１のリアクタンス二端子回路１２と、ＦＥＴの出力端子Ｎ_OF側に配置される基本波整合回路１６と、基本波整合回路の入力端子とＦＥＴの出力端子間に接続される第２のリアクタンス二端子回路１４と、基本波整合回路の出力端子と接地端子を接続する負荷２２とを備え、ＦＥＴの出力インピーダンスを出力抵抗Ｒoと出力容量Ｃoからなる並列回路とし、第１のリアクタンス二端子回路１２は、直流成分に対して開放、偶数高調波成分に対して短絡、奇数高調波成分に対してＦＥＴの出力容量Ｃoと並列共振し、第２のリアクタンス二端子回路は直流成分に対して短絡、奇数高調波数成分に対して開放となる。 （もっと読む）

【課題】分布型環状増幅器の出力波形歪を低減する。
【解決手段】環状に配置されるプッシュプル増幅段（ＰＡＳ０−ＰＡＳ３）において、一次側スラブ型トランスとして確保された領域（１ａ，１ｂ）と交差しないように二次側トランスから出力を取出す。 （もっと読む）