【課題】プロセス変動があった場合でも広い出力電圧範囲が得られるカレントミラー回路を提供する。
【解決手段】この低電圧カスコードカレントミラー回路は、ＮチャネルＭＯＳトランジスタＱ１〜Ｑ５と抵抗素子１を備える。トランジスタＱ３のオーバードライブ電圧Ｖｏｖ＿Ｑ３は、トランジスタＱ４，Ｑ５のオーバードライブ電圧Ｖｏｖ＿Ｑ４，Ｖｏｖ＿Ｑ５の和に等しい。定電流Ｉｃと抵抗素子１の抵抗値Ｒ１との積は、トランジスタＱ５の飽和マージンＶｄｓｍ＿Ｑ５となる。したがって、プロセス変動があった場合でも、トランジスタＱ５の飽和マージンＶｄｓｍ＿Ｑ５は変化しない。 （もっと読む）

【課題】段間の整合状態を観測して整合回路の調整を行うことのできる高周波半導体モジュールを提供する。
【解決手段】複数の半導体増幅素子７、８を直列に接続して増幅を行う多段型の高周波半導体モジュールであって、パッケージ３内に配置される回路基板４、５，６に、半導体増幅素子７、８間の段間における高周波信号をモニタするためのモニタ回路を具備する。 （もっと読む）

【課題】良好な雑音性能を有しかつ大きい干渉信号に対処できる増幅器を提供する。
【解決手段】集積フィルタを備えた増幅器３２０ｂ（例えば,ＬＮＡ）は利得ステージ３３０、フィルタ・ステージ３４０およびバッファ・ステージ３５０を含んでいてもよい。利得ステージは、入力信号に対して信号増幅を提供する。フィルタ・ステージは、入力信号に対してフィルタリングを提供する。バッファ・ステージは、フィルタ・ステージからのフィルタされた信号をバッファする。増幅器は、第２のフィルタ・ステージ３６０及び第２のバッファ・ステージ３７０をさらに含んでいてもよい。 （もっと読む）

【課題】小型化を図ることができる整合回路を提供する。
【解決手段】半導体装置１のインピーダンス整合を取るための整合回路であって、半導体装置１上に設けられた第１のボンディングパッド１Ａ及び第２のボンディングパッド１Ｂと、半導体装置１の外部に設けられた外部電極１と、第１のボンディングパッド１Ａと外部電極２とを接続する第１のワイヤ４Ａと、第２のボンディングパッド１Ｂと外部電極２とを接続する第２のワイヤ４Ｂとによって形成されるインダクタを少なくとも１つ備える整合回路。 （もっと読む）

【課題】差分周波数Δｆが数百ＭＨｚにおいても高周波半導体チップのドレイン端面の電圧が平滑化された半導体装置を提供する。
【解決手段】高周波半導体チップと、高周波半導体チップの入力側に配置された入力整合回路と、高周波半導体チップの出力側に配置された出力整合回路と、入力整合回路に接続された高周波入力端子と、出力整合回路に接続された高周波出力端子と、高周波半導体チップに接続される平滑化キャパシタ用端子とを備え、高周波半導体チップと、入力整合回路と、出力整合回路とが１つのパッケージに収納された半導体装置。 （もっと読む）

【課題】差分周波数Δｆが数百ＭＨｚにおいても電力増幅器用バイアス回路のリップル電圧ΔＶが抑制されてバイアス回路電圧が平滑化され、マイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な電力増幅器用バイアス回路を提供する。
【解決手段】電力増幅器の出力側整合伝送線路のバイアス回路接続点に接続された第１ボンディングワイヤと、第１ボンディングワイヤの終端に接続された第２ボンディングワイヤと、第１ボンディングワイヤの終端に接続されたオープンスタブ伝送線路と、第２ボンディングワイヤの終端に接続されたバイパスリザバーキャパシタとを備える電力増幅器用バイアス回路。 （もっと読む）

【課題】受信雑音性能の低下をともなうことなく簡易な構成により受信用トランジスタを過入力による破壊から防ぐことのできるバイアス回路を得る。
【解決手段】過入力保護回路を有さない受信用増幅器に用いられるバイアス回路であって、受信用増幅器を構成する受信用トランジスタ２のゲート端子に接続されたゲートバイアス回路８と、受信用トランジスタ２のドレイン端子に接続されたドレインバイアス回路９とを備える。ゲートバイアス回路８は、過入力時における受信用トランジスタ２のゲート電流Ｉｇまたはゲート電圧Ｖｇの変化を検知して変化信号を生成する変化検知手段を有する。ドレインバイアス回路９は、過入力時の変化信号に応答して、受信用トランジスタ２に対するドレイン電圧Ｖｄを低減させる。 （もっと読む）

【課題】バンドギャップ型基準電圧発生回路において、高温における寄生ダイオードのリーク電流の影響を制御して、基準電圧の温度特性の向上を図る。
【解決手段】ＮＰＮ型ＢＩＰトランジスタＱ_１の寄生ダイオードＤ_１とは別に、ｉ個（ｉは１以上の自然数）の温度特性制御ダイオードＤ_３１〜Ｄ_３ｉをＮＰＮ型ＢＩＰトランジスタＱ_１のコレクタに接続する。温度特性制御ダイオードＤ_３１〜Ｄ_３ｉは、Ｐチャネル型ＭＯＳトランジスタＭ_１，Ｍ_２からなるカレントミラー回路を介して、寄生ダイオードＤ_２１〜Ｄ_２Ｋのリーク電流の増加による基準電圧Ｖrefへの影響をキャンセルするように作用する。 （もっと読む）

【課題】最小ループと２セルループのオッドモード発振を共に抑制する高周波回路を提供する。
【解決手段】半導体基板上に並列に配列された複数のトランジスタと、第１の絶縁基板上に配置され、複数のトランジスタのゲート端子電極にそれぞれ接続された複数の入力整合回路と、第１の絶縁基板上に配置され、入力整合回路に隣接して配置された入力側第４発振抑制抵抗と、入力側第４発振抑制抵抗に直列接続された入力側第１キャパシタと、隣接する入力整合回路間を繋ぐ伝送線路上の点と入力側第１キャパシタ間に接続された入力側第１インダクタとを有する入力側発振抑制回路とを備え、入力側第１インダクタのインダクタンス値をＬ１、入力側第１キャパシタのキャパシタンス値をＣ１とすると、１／{２π（Ｌ１×Ｃ１）^1/2}で表される入力側第１インダクタと入力側第１キャパシタの共振周波数が、２セルループの発振周波数fosc2に等しい高周波回路。 （もっと読む）

【課題】複数のトランジスタを均一に動作させ、低消費電力及び良好な歪特性を実現する。
【解決手段】高周波信号を増幅する電力増幅器１００であって、上部電極１２０ａ及び下部電極１２０ｂを有し、高周波信号が入力される整合容量１２０と、整合容量１２０の下部電極１２０ｂから出力される高周波信号を増幅する複数のトランジスタ１１０が所定の方向に並んで配置されているトランジスタ列とを備え、トランジスタ列に隣り合う領域において、トランジスタ列の両端から略等しい距離には、接地されたビアホール１７０が形成され、下部電極１２０ｂは、ビアホール１７０を挟んで高周波信号が均等に分配されるように配置されたマイクロストリップ線路であり、複数のトランジスタ１１０のベース端子に接続される。 （もっと読む）

【課題】電流検出精度が低下することを抑制することができる半導体装置を提供する。
【解決手段】メインＴｒ２のゲート電極およびセンスＴｒのゲート電極をゲート電圧を印加する共通のゲート端子と接続する。そして、センスＴｒ３にはゲート端子からそのままゲート電位が印加されると共に、メインＴｒ２にはセンスＴｒ３に印加されるゲート電位が第１、第２抵抗３１、３２によって抵抗分割された電位が印加され、メインＴｒ２のゲート−ソース間電圧と、センスＴｒ３のゲート−ソース間電圧とが等しくなるようにする。 （もっと読む）

【課題】寄生振動、すなわちパラメータ発振を低減したトランジスタ増幅器を提供する。
【解決手段】複数のトランジスタセル１５”を有するトランジスタデバイス１２”は複数のフィルタ１８”が設けられる。フィルタのそれぞれ１つは、入力ノード２０”と、複数のトランジスタセルの制御電極１７のうちの対応する１つとの間に結合されている。半導体によって、複数のトランジスタセルの共通活性領域が提供される。フィルタのそれぞれ１つは、導電層と、導電層上に配置された誘電層と、誘電層の上に配置された抵抗層と、抵抗層の第１の部分に電気的に接触するように配置され入力ノードを提供する導電電極と、抵抗層の第１の部分から離れた抵抗層の第２の部分と電気的に接触するコネクタであって、誘電体を通り第１の導体と電気的に接触するコネクタとを含む。 （もっと読む）

【課題】チップ面積やコストを増加させることなく、リーク電流を抑制することができる電力増幅器を得る。
【解決手段】バイアス回路Ｂ１，Ｂ２は、リファレンス電圧発生回路ＶＧから供給されたリファレンス電圧に基づいてバイアス電圧を生成し、増幅トランジスタＡ１，Ａ２にバイアス電圧を供給する。インバータＩＮＶは、イネーブル電圧を昇圧して出力する。リファレンス電圧発生回路ＶＧは、インバータＩＮＶの出力電圧に応じてＯＮ又はＯＦＦする。インバータＩＮＶは、イネーブル端子Ｖｅｎと、電源端子Ｖｃｂと、トランジスタＴｒｉ１と、ＦＥＴ抵抗Ｆｄｉ２とを有する。トランジスタＴｒｉ１のベースはイネーブル端子Ｖｅｎに接続され、コレクタは電源端子Ｖｃｂに接続され、エミッタは接地されている。ＦＥＴ抵抗Ｆｄｉ２はトランジスタＴｒｉ１のコレクタと電源端子Ｖｃｂとの間に接続され、ＦＥＴ抵抗Ｆｄｉ２のゲート電極はオープンである。 （もっと読む）

【課題】耐湿性を向上させることができるドハティ増幅器を提供することを目的とする。
【解決手段】本発明のドハティ増幅器は、入力信号を２つの信号に分配する分配器と、２つの信号のうち一方が入力し、第１チップに形成される第１ＦＥＴ１１からなるキャリアアンプ１０と、２つの信号のうち他方が入力し、第１チップと異なる第２チップ２００に形成される第２ＦＥＴ１３からなるピークアンプ１２と、第２チップ２００に形成され、第２ＦＥＴ１３を加熱する第３ＦＥＴ３２と、キャリアアンプ１０の出力インピーダンスを変換し、キャリアアンプ１０の出力信号と合成する合成器２０と、を有することを特徴とする。 （もっと読む）

【課題】発振対策を容易に講ずることができる高周波半導体増幅装置を提供すること。
【解決手段】パッケージ１４内部に、半導体増幅素子１１、入力整合回路基板１７の表面上に形成された入力整合回路パターン１５、および出力整合回路基板２４の表面上に形成された出力整合回路パターン２３を、パッケージ１４内部に有する高周波半導体装置であって、出力整合回路基板２４の表面上には、出力整合回路基板２４の表面上に、出力整合回路パターン２３に接続するように形成された出力信号ライン２５に対して、容易に電気的に接続・切断可能な減衰器２９が形成されている。 （もっと読む）

【課題】入力の整合回路での損失の低減、並びに、回路の簡略化及び小型化が可能な電力増幅器を提供する。
【解決手段】電力増幅器１００であって、第１金属配線である環状１次コイル１２１と、複数の第２金属配線である複数の直線２次コイル１２２とを有し、入力インピーダンスの整合をとるとともに、入力信号を複数の分配信号に分配する入力側トランスフォーマ１２０と、複数の分配信号の１つを増幅する１対のトランジスタ１１１をそれぞれが備える複数のプッシュプル増幅器１１０と、第３金属配線である環状２次コイル１３１と、複数の第４金属配線である複数の直線１次コイル１３２とを有し、増幅された複数の分配信号を合成するとともに、出力インピーダンスの整合をとる出力側トランスフォーマ１３０とを備え、１対のトランジスタ１１１の２つの入力端子は、第２金属配線を介して互いに接続され、２つの出力端子は、第４金属配線を介して互いに接続される。 （もっと読む）

【課題】高温通電時にはバイアスジャンプを回避し、実運用時には外部電源を製品によらず共通化し、かつ端子数を削減する。
【解決手段】半導体装置２４と、入力整合回路１７と、出力整合回路１８と、運用時用ゲートバイアス回路７０と、運用時用ゲートバイアス回路７０に接続された運用時用ゲートバイアス端子４１ａと、入力整合回路１７に接続された高周波入力端子兼高温動作時用ゲートバイアス端子２１ａと、出力整合回路１８に接続されたドレインバイアス回路８０と、ドレインバイアス回路８０に接続されたドレインバイアス端子４１ｂと、出力整合回路１８に接続された高周波出力端子２１ｂとを備え、１つのパッケージに収納された高周波モジュール１およびその動作方法。 （もっと読む）

【課題】複数の入力ポートと少なくとも１つの出力ポートとを備え、高い変圧器結合効率及び高い電力合成効率を達成するオンチップ変圧器電力合成器を提供する。
【解決手段】変圧器電力合成器は、複数の一次巻線導体と複数の二次巻線導体とを含む。一次巻線導体は、入力ポートにそれぞれ電気的に接続される。加えて、各一次巻線導体は対応する入力ポートのプラス端子とマイナス端子との間に電気的に接続されている。二次巻線導体は、一次巻線導体にそれぞれ磁気的に結合される。二次巻線導体は、出力ポートのプラス端子とマイナス端子との間に直列接続及び並列接続を含むトポロジー構造を持つように構成される。 （もっと読む）

【課題】高い入力電力耐性と、低い雑音指数の両者を達成する低雑音増幅器を提供すること。
【解決手段】低雑音増幅器は、第一のIII族窒化物系トランジスタと、第一のIII族窒化物系トランジスタに結合された第二のIII族窒化物系トランジスタとを含んでいる。第一のIII族窒化物系トランジスタは、入力信号に対する第一増幅段を提供するように構成され、第二のIII族窒化物系トランジスタは、入力信号に対する第二増幅段を提供するように構成される。 （もっと読む）

【課題】高出力と専有面積の縮小とを両立させた電力増幅装置を提供する。
【解決手段】基板上に形成された電力増幅装置３００であって、全体で環状の一次インダクタ１，２と、グランドパターン４〜８と、トランジスタ対（Ｑ１ｐ，Ｑ１ｎ）および（Ｑ２ｐ，Ｑ２ｎ）と、二次インダクタ３とを備える。グランドパターン４〜８は、基板に垂直な方向から見て、環状の一次インダクタ１，２の内側の領域の一部から外側の領域に及ぶように設けられ、外側の領域の複数箇所で接地される。各一次インダクタ１，２の両端には、対応のトランジスタ対を構成する第１および第２のトランジスタの第１の主電極がそれぞれ接続される。第１および第２のトランジスタの各第２の主電極は、一次インダクタの内側の領域でグランドパターンに接続されるとともに、上記の接地された複数箇所のいずれとも電気的に導通する。 （もっと読む）