【課題】 短時間で確実にデポ膜を除去することができる半導体装置の製造方法を提供する。
【解決手段】 錘部と、錘部を開口部を挟んで囲むように配置された外枠支持部と、錘部と支持部とを連結する梁部とを備える半導体装置の製造方法であって、支持基板をエッチングして錘部と支持部とを形成する基板加工工程と、基板加工工程のエッチングで生じたデポ膜に接する錘部及び支持部各々の開口部側の側壁を変質させる変質工程と、変質工程後、側壁の変質箇所をデポ膜と共に錘部及び支持部各々から除去するデポ膜除去工程と、を備える。 （もっと読む）

【課題】パッケージへ伝達された熱や応力に対して安定した動作が可能な半導体装置を提供する。
【解決手段】半導体加速度センサ装置１は、内部にキャビティ２１ｃを有するパッケージ２１と、所定の素子を有する半導体チップ１０と、上面の所定領域３２ａに半導体チップが固着されたスペーサ３２と、スペーサ３２の下面における所定領域３２ａ下以外の領域とキャビティ内のパッケージの底面２１ａとを接着する接着部３３とを備え、半導体チップに形成された第１電極パッド１６と、パッケージに形成され、少なくとも一部がキャビティ内部で露出された配線パターン２３と、パッケージの底面に形成され、配線パターンと電気的に接続された第２電極パッド２２と、第１電極パッドと、露出された配線パターンとを接続する金属ワイヤ２６とをさらに有する。 （もっと読む）

【課題】可動部および固定部が基板上の層の積層体によって形成されたアクティブ構造を備え、であって、可動部および固定部は対向する表面を備え、これらの表面は、システムの適用に応じて、たとえば停止部、検出または作動電極を形成し得るＭＥＭＳまたはＮＥＭＳシステムの簡略化された製造プロセスを提供する。
【解決手段】基板ならびに基板上に配列された少なくとも２つの層の積層体と、積層体内に形成された可動部および積層体内に形成された基板に対する固定部と、固定部と可動部との間に形成された対向する表面とを備える微小機械構造を製造し、たとえば、積層体に実質的に垂直な方向への可動部の変位を制限する停止手段を形成するプロセスであって、基板と、積層体の材料に対して選択的にエッチングされるのに適した材料からなる積層体との間に少なくとも１つの犠牲層を使用するプロセス。 （もっと読む）

【課題】引き出し電極の抵抗値が小さく、引き出し電極の周りで寄生容量が形成され難い半導体装置およびその製造方法を提供する。
【解決手段】シリコンからなるベース基板Ｂ４であって、絶縁分離された複数個のベース半導体領域Ｂｓが上面の表層部の所定領域Ｒ１に形成されてなるベース基板Ｂ４と、シリコンからなるキャップ基板Ｃ４であって、ベース基板Ｂ４の所定領域Ｒ１において、下面がベース基板Ｂ４の上面に貼り合わされるキャップ基板Ｃ４とを有してなる半導体装置１００において、下面が所定のベース半導体領域Ｂｓに接続し、キャップ基板Ｃ４を貫通するようにして、上面がキャップ基板Ｃ４の上面まで伸びる、金属４０で構成された引き出し電極Ｄｅ１が、当該引き出し電極Ｄｅ１の周りにおいて、キャップ基板Ｃ４との間に溝３５を有するように形成されてなる半導体装置１００とする。 （もっと読む）

【課題】ピエゾ抵抗素子の形成位置の精度を高め、加速度センサの歩留まりを向上させる。
【解決手段】単結晶シリコンからなる基板の表層に不純物を導入することによってピエゾ抵抗部を形成し、非原型領域のうち、可撓部Ｆの原型領域の第三端および第四端に隣接し前記第三端と第四端とからそれぞれ一定距離の幅を有する側壁形成領域において、前記基板の表面に、前記基板に対するエッチング選択性を有する側壁１４ａを形成し、可撓部Ｆの原型領域および錘部Ｍの原型領域および枠部Ｓの原型領域を保護する保護部と、側壁１４ａとをマスクに用いて前記基板を異方性エッチングすることにより、枠部Ｓと錘部Ｍと可撓部Ｆとを形成するとともに、前記ピエゾ抵抗部からピエゾ抵抗素子Ｐ１、Ｐ２、Ｐ３、Ｐ４を形成する。 （もっと読む）

【課題】製造および動作信頼性の改善と共に必要とされる性能特性をもたらす、シングルチップ上に製造された１つまたは複数のセンサを提供すること。
【解決手段】センサ製造方法が開示され、一実施形態では、ダブルシリコンオンインシュレータのウェーハを備えるエッチング済み半導体基板ウェーハ（１３０）を、エッチング済みデバイスウェーハ（１４２）に接着して懸垂構造体を作製し、同構造体の撓みが、埋め込まれた圧電抵抗センサ素子（１５０）によって検知される。一実施形態では、センサは加速度を測定する。他の実施形態では、センサは圧力を測定する。 （もっと読む）

【課題】角速度を検出することが可能な回転センサを提供する。
【解決手段】回転センサ３００は、センサ素子２０１〜２０８を含む。センサ素子２０１〜２０８は、カンチレバーＣＬ１〜ＣＬ８をそれぞれ含む。センサ素子２０１〜２０４は、基板１０１の表面の中央部近傍に配置される。センサ素子２０１〜２０４の外側にセンサ素子２０５〜２０８がそれぞれ配置される。センサ素子２０５のカンチレバーＣＬ５はセンサ素子２０１のカンチレバーＣＬ１と同じ方向を向き、センサ素子２０６のカンチレバーＣＬ６はセンサ素子２０２のカンチレバーＣＬ２と同じ方向を向き、センサ素子２０７のカンチレバーＣＬ７はセンサ素子２０３のカンチレバーＣＬ３と同じ方向を向き、センサ素子２０８のカンチレバーＣＬ８はセンサ素子２０４のカンチレバーＣＬ４と同じ方向を向く。 （もっと読む）

【課題】慣性センサと半導体電子回路とを有する半導体装置において、慣性センサの感度を向上させる。
【解決手段】第１半導体層、第１絶縁体層及び基板層の順に積層された支持部と、第１半導体層、第１絶縁体層及び基板層の順に積層された可動錘部と、第１半導体層を有し支持部によって可動錘部を支えるための梁部と、梁部に位置する第１半導体層に形成された歪み検出素子と、支持部に位置する第１半導体層及び可動錘部に位置する第１半導体層の少なくともいずれか一方に形成された半導体素子と、を具備する。このように、支持部及び可動錘部が第１半導体層、第１絶縁体層及び基板層を共通に含むので、可動錘部の質量を大きくし、感度の優れた慣性センサを形成することができる。 （もっと読む）

【課題】センサをパッケージ化する際、樹脂封止を用いず、制御ＩＣをセンサと共にパッケージ化する場合、その制御ＩＣの仕様などの変更に合わせた接続関係の変更を容易にし、高い信頼性を維持するセンサデバイス及びその製造方法を提供する。
【手段】本発明のセンサデバイスは、有機材料を含み、配線を有する基板と、基板上に配置されて、配線と電気的に接続されたセンサと、基板上に配置されて、且つセンサを覆う有機材料を含むパッケージキャップと、を具備し、パッケージキャップの内側は中空であることを特徴とする。 （もっと読む）

【課題】使用時の電流ばらつきを抑えながら空乏層の接触を防止する素子構造を提供する。
【解決手段】ＳＯＩ基板の表面（Ｎ型層）にＰ型ドーパントをイオン注入することで、ピエゾ抵抗を形成する。その後、裏面側の支持用基板層のピエゾ抵抗の対向位置をエッチングし、裏面側から全面にＮ型ドーパントをイオン注入し、Ｎ＋層を形成する。表面側のＮ型層基板は、支持用基板層がエッチングされた箇所だけＮ＋層となる。Ｎ＋層が裏面側の空乏層の広がりを抑止するため、基板の比抵抗を高くしてもピエゾ抵抗の空乏層と接触することがない。例えば、基板の比抵抗を１Ω・ｃｍ以上とすれば、ドーパント濃度は１×１０¹⁶個/cm3以下となり、ピエゾ抵抗のドーパント濃度（例えば１×１０¹⁸個/cm3）に対して少なくなり、基板の比抵抗のばらつき（１Ω・ｃｍ〜１０Ω・ｃｍ程度）が、ピエゾ抵抗の抵抗値のばらつきに与える影響は非常に小さくなる。 （もっと読む）