【解決手段】ＣＭＯＳデバイスに関連する本発明の様々な実施形態は、（１）選択的に蒸着されたシリコン材料が、第１の領域における傾斜シリコンゲルマニウム基板材料の格子面間隔より小さい、シリコン材料の格子面間隔によって引き起こされる引っ張り歪を経験するべく、傾斜シリコンゲルマニウム基板の第１の領域上に選択的に蒸着されたシリコン材料のＮＭＯＳチャンネル、および（２）選択的に蒸着されたシリコンゲルマニウム材料が、第２の領域における傾斜シリコンゲルマニウム基板の格子面間隔よりも大きい、選択的に蒸着されたシリコンゲルマニウム材料の格子面間隔によって引き起こされる圧縮歪を経験すべく、基板の第２の領域上に選択的に蒸着されたシリコンゲルマニウム材料のＰＭＯＳチャンネルを有する。

（もっと読む）

下地ＳｉＧｅ層１上に歪みＳｉ層２をエピタキシャル成長させ、ゲート絶縁膜３ａとゲート電極４ａを形成した後、ゲート電極４ａをマスクにして、下地ＳｉＧｅ層１及び歪みＳｉ層２に不純物をイオン注入し（図２（ａ））、活性化のための熱処理を行ってソース・ドレイン領域６を形成する（図２（ｂ）、（ｃ））。このとき、歪みＳｉ層２の膜厚は、最終的なＭＩＳＦＥＴのソース・ドレイン領域６の不純物濃度が最大となる深さをＴ_ｐ（＝Ｒ_ｐ）としたとき、２Ｔ_ｐ以下にする。 （もっと読む）

非極性ａ面ＧａＮ／（Ａ１、Ｂ、Ｉｎ、Ｇａ）Ｎ多重量子井戸（ＭＱＷ）を製造する方法。ａ面ＭＱＷは、有機金属化学気相成長法（ＭＯＣＶＤ）によって適切なＧａＮ／サファイアテンプレート層上に成長し、井戸幅は２０Å〜７０Åの範囲である。ａ面ＭＱＷからの室温光ルミネセンス（ＰＬ）放射エネルギーは、自己無頓着ポアソン−シュレディンガー（ＳＣＰＳ）計算を使用してモデリングされた正方井戸傾向を伴った。最適ＰＬ放射強度は、ａ面ＭＱＷについて５２Åの量子井戸幅で得られる。
（もっと読む）

基板（１）上に歪みＳｉ層を形成する方法が、Ｓｉ表面上のエピタキシャルＳｉＧｅ層（４）の形成と、エピタキシャルＳｉＧｅ層（４）の上部にＳｉ層のエピタキシャル成長による歪みＳｉ層の形成とを含み、Ｓｉ層はエピタキシャル成長によって歪み状態にされ、基板（１）が、支持層（１）と、埋込み二酸化シリコン層（ＢＯＸ）と、単結晶Ｓｉ表面層（３）とを有するシリコン・オン・インシュレータ基板であり、その方法は、更に、Ｓｉ表面層（３）をアモルファスＳｉ層（３Ｂ）に、且つ、エピタキシャルＳｉＧｅ層（４）の一部分をアモルファスＳｉＧｅ層（５）に変換するためのＳｉ表面層（３）とエピタキシャルＳｉＧｅ層（４）のイオン注入であって、エピタキシャルＳｉＧｅ層（４）の更なる部分が残存単結晶ＳｉＧｅ層（６）であるイオン注入を含み、アモルファスＳｉ層（３Ｂ）と、アモルファスＳｉＧｅ層と、残存単結晶ＳｉＧｅ層（６）とが、埋込み二酸化ケイ素層（ＢＯＸ）に隣接しているアモルファスＳｉ層（３Ｂ）と共に埋込み二酸化ケイ素層（ＢＯＸ）上の積層（３Ｂ、５、６）を形成する。
（もっと読む）

【課題】 異なる配向の半導体が共通のＢＯＸ層上に配置された、プレーナ型ハイブリッド配向半導体基板構造体を形成するための、より簡単で優れた方法を提供すること。
【解決手段】 異なる結晶配向の半導体層を有するプレーナ型基板を製造するための、スタック状テンプレート層の局部的なアモルファス化及び再結晶化を用いる方法が提供される。本発明の方法を用いて構築されるハイブリッド配向半導体基板構造体、及び、デバイスの性能を高めるために異なる表面配向上に配置された少なくとも２つの半導体デバイスを含む種々のＣＭＯＳ回路と一体化されたこうした構造体が提供される。 （もっと読む）

【課題】 量子井戸混合（ＱＷＩ）方法に関し、光半導体デバイス生成時にエネルギーバンドギャップを変更して、ＱＷＩ処理を空間的に制御し、複数のバンドギャップをウエハ上と、デバイスと、基板表面に生成する。
【解決手段】 半導体基板表面の第１領域を、ＱＷＩ開始材料を利用してパターニングし、基板に第１の熱処理サイクルを行い、第１領域に第１のバンドギャップを生成し、基板の表面の、第１領域と異なる第２領域を、ＱＷＩ開始材料を利用してパターニングし、基板に第２の熱処理サイクルを行い、第２領域に第２のバンドギャップを生成し、累積バンドギャップを前記第１領域に生成し、累積バンドギャップでは前記第１および第２熱処理サイクルの結果が累積されている。
さらなる工程で累積バンドギャップを追加する。 （もっと読む）

本発明は、特異な熱特性を有する材料を備えた多層ウェハを処理する方法に関し、この方法は、二次欠陥を生じ得る高温熱処理ステップを含み、この方法は、高温熱処理ステップの前にウェハ表面準備ステップを含むことを特徴とする。 （もっと読む）

【課題】より費用効果が高くより簡略な、大きな引張り応力および圧縮応力をそれぞれｎＦＥＴおよびｐＦＥＴのチャネル中で生成する方法を提供すること。半導体構造および製造方法を提供すること。
【解決手段】この製造方法は、基板中に浅いトレンチ分離（ＳＴＩ）（２５）を形成するステップと、基板上に第１の材料（３０）および第２の材料（４０）を設けるステップとを含む。第１の材料（３０）および第２の材料（４０）は、熱アニール・プロセスによって基板中に混合され、それぞれｎＦＥＴ領域の第１のアイランド（５０）、およびｐＦＥＴ領域の第２のアイランド（５５）を形成する。第１のアイランド（５０）および第２のアイランド（５５）の上に、材料層を形成する。ＳＴＩは、緩和して、第１のアイランド（５０）および第２のアイランド（５５）の緩和を促進する。第１の材料（３０）は、堆積または成長させたＧｅ材料とすることができ、第２の材料（４０）は、堆積または成長させたＳｉ：ＣまたはＣとすることができる。第１のアイランド（５０）および第２のアイランド（５５）の少なくとも一方の上に、歪みＳｉ層を形成する。 （もっと読む）

被加工物の薄膜における配向又は結晶成長の変換を実行するためのガス放電レーザ結晶化装置であって、パルスドーズ制御に対してパルスを用いて光パワー及び高繰り返しレートでレーザ出力光パルスビームを生成するＸｅＦレーザシステムを構成する主発信パワー増幅器ＭＯＰＡ又はパワー発信器パワー増幅器と、レーザ出力光パルスビームから伸長され
た細いパルス化作用ビームを発生させる光学系とを、有するガス放電レーザ結晶化装置について開示している。その装置において、レーザシステムはＰＯＰＡレーザシステムとして構成され、第１レーザＰＯユニットから第２レーザＰＡユニットに第１出力レーザ光パルスビームを方向付けるように動作されるリレー光学系と、第１レーザ出力光パルスビームの拡大として第２レーザ出力光パルスビームを発生するように、パルス又は−３ｎｓｅｃ内で第１及び第２レーザユニットにおいてガス放電の発生のタイミングを合わせるタイミング及び制御モジュールとを更に有することが可能である。そのシステムは、発信器レーザユニットにおいて発散制御部を有することが可能である。発散性御部は不安定発振制御部を有することが可能である。そのシステムは、レーザと被加工物との中間にビームポインティング制御機構及びビーム位置制御機構を更に有することが可能である。ビームパラメータ計測法は、ビームポインティング制御機構に対するアクティブフィードバック制御部とビーム位置制御機構に対するアクティブフィードバック制御部とを与えることが可能である。
（もっと読む）

【課題】絶縁体上歪み半導体（ＳＳＯＩ）基板を作製する方法が提供される。
【解決手段】この方法で、歪み半導体は、あらかじめ形成された絶縁体上半導体基板の絶縁体層の上に直接配置された５０ｎｍ未満の厚さを有する薄い半導体層である。本発明のＳＳＯＩ基板を形成する際に、ウエハボンディングは使用されない。 （もっと読む）