【課題】レーザを照射して不純物を活性化させる半導体装置の製造方法において、半導体基板の裏面に凹凸が形成されることを抑制することができる半導体装置の製造方法を提供する。
【解決手段】半導体基板３ａを用意し、半導体基板３ａの裏面から活性化層１２、１３を構成するための不純物をイオン注入するイオン注入工程を行う。その後、半導体基板３ａの裏面から、第１レーザ１８ａと、第１レーザ１８ａよりエネルギーが低くされていると共に波長が長くされており、第１レーザ１８ａの照射スポットと少なくとも一部が重なる照射スポットとされた第２レーザ１８ｂとを同時に照射しながら走査し、第１レーザ１８ａによって不純物を活性化させて活性化層１２、１３を形成する活性化工程を行う。 （もっと読む）

【課題】エネルギー線照射システムにおいて、ワークに効率的にエネルギー線を照射できるようにしながらも、飛躍的なコンパクト化を可能とする。
【解決手段】エネルギー線ＩＢを所定の照射領域Ｐに向かって射出するエネルギー線射出機構と、前記エネルギー線ＩＢが照射される対象物である第１ワークＷ１を、前記照射領域Ｐを含む第１周回軌道Ｏ１に沿って周回させる第１周回機構１と、前記エネルギー線が照射される対象物である第２ワークＷ２を、前記照射領域Ｐ１を含む第２周回軌道Ｏ２に沿って周回させる第２周回機構２とを具備し、各周回軌道によって形成される仮想の周回面と垂直な方向から視たときに、前記第１周回軌道Ｏ１で囲まれる領域と前記第２周回軌道Ｏ２で囲まれる領域との少なくとも一部が重なるように構成した。 （もっと読む）

【課題】エピタキシャル層に残存する転位の数を少なくする。
【解決手段】第２エピタキシャル層２００は、第１エピタキシャル層１００上にエピタキシャル成長している。第１エピタキシャル層１００は、エピタキシャル成長層１１０及び欠陥層１２０を有している。欠陥層１２０は、エピタキシャル成長層１１０の上、かつ、第１エピタキシャル層１００の表層に位置している。欠陥層１２０の欠陥密度は、５×１０^１７ｃｍ^−２以上である。欠陥層１２０を突き抜けた欠陥は、第２エピタキシャル層２００の内部でループを形成している。 （もっと読む）

【課題】正確なドーズ量制御を実現できるイオン注入方法を提供する。
【解決手段】ウエハ１７へのイオン注入中に、イオンビーム電流を計測するとともに、真空ビームライン室２０または真空処理室３０内で動作する構造体の位置の変化に応じて変化する真空コンダクタンスの変化を求め、さらに上記真空ビームライン室または真空処理室内に設置された真空計２１で計測される１個所ないし複数個所の真空度の変化を検知し、上記求めた真空コンダクタンスと１個所ないし複数個所の真空度とを用いてイオンビーム電流量を補正し、ウエハに注入するドーズ量を制御する。 （もっと読む）

【課題】シリサイドの横方向への異常成長を防止しつつ、シリサイド形成を行うことができる熱処理方法を提供する。
【解決手段】半導体ウェハーＷのソース・ドレイン領域にシリコンなどのイオンを注入し、そのイオン注入領域１５０を非晶質化する。非晶質化されたイオン注入領域１５０にニッケル膜１５８を成膜する。ニッケル膜１５８が成膜された半導体ウェハーＷにフラッシュランプから第１照射を行ってその表面温度を予備加熱温度Ｔ１から目標温度Ｔ２にまで１ミリ秒以上２０ミリ秒以下にて昇温する。続いて、フラッシュランプから第２照射を行って半導体ウェハーＷの表面温度を目標温度Ｔ２から±２５℃以内の範囲内に１ミリ秒以上１００ミリ秒以下維持する。これにより、ニッケルシリサイドが縦方向に優先的に成長する。 （もっと読む）

【課題】改良されたプラズマ均一性制御のための電気的な、ガス流の、及び熱的な対称性を向上させたプラズマ処理装置を提供する。
【解決手段】処理領域１０２を囲む蓋アセンブリ１１０及びチャンバ本体アセンブリ１４０と、チャンバ本体アセンブリ１４０内に配置された基板支持アセンブリ１６０と、チャンバ本体アセンブリ１４０によって排気領域１０４を画定する排気アセンブリ１９０であって、チャンバ本体アセンブリ１４０は処理領域１０２を排気領域１０４と流体接続する基板支持アセンブリ１６０の中心軸ＣＡの周りに対称的に配置された複数のアクセスチューブ１８０を含む。 （もっと読む）

【課題】 本発明は、ＳＯＩ層の膜厚の面内均一性の良好なＳＯＩウェーハを製造する方法を提供することを目的とする。
【解決手段】 イオン注入層が形成されたボンドウェーハのイオン注入された側の表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、前記ボンドウェーハの一部を前記イオン注入層で剥離して、貼り合わせＳＯＩウェーハを作製し、その後、平坦化処理を行う貼り合わせＳＯＩウェーハの製造方法であって、
前記剥離後の貼り合わせＳＯＩウェーハに対し、前記ＳＯＩ層表面の周辺部の自然酸化膜が除去され、中央部の自然酸化膜が残存するように、水素ガスを含む雰囲気でＲＴＡ処理を行い、前記中央部に自然酸化膜が残存した貼り合わせＳＯＩウェーハに対し、前記ＳＯＩ層の面内膜厚レンジが１．５ｎｍ以下となるように前記平坦化処理を行うことを特徴とする貼り合わせＳＯＩウェーハの製造方法。 （もっと読む）

【課題】電子移動度を低下させることなく、電子密度を高くできる高電子移動度トランジスタを提供する。
【解決手段】Ｓi基板１００上に形成されたバッファ層１０と、バッファ層１０上に形成されたＧaＮ層１１と、ＧaＮ層１１上に形成されたＡlＧaＮ層１２と、ＡlＧaＮ層１２内に形成されると共に、互いに間隔をあけて形成されたソース電極１３とドレイン電極１４と、ＡlＧaＮ層１２上かつソース電極１３とドレイン電極１４との間に形成されたゲート電極１５と、ソース電極１３とドレイン電極１４およびゲート電極１５が形成されたＡlＧaＮ層１２の一部を覆うように形成された絶縁膜１６とを備える。上記絶縁膜１６中にＣsの原子が２×１０^１３ｃｍ^−２以上存在する。 （もっと読む）

【課題】バブル欠陥が少ない埋込み酸化物層を有する厚さ２５ｎｍ以下シリコンオンインシュレーター構造体を提供すること。
【解決手段】（ａ）シリコン層を含むドナー基板及び支持基板を提供するステップであり、両基板の一方のみが酸化物層で覆われているもの、（ｂ）ドナー基板においてシリコン層の境界となる弱帯を形成するステップ、（ｃ）酸化物層をプラズマ活性化するステップ、（ｄ）ドナー基板を支持基板に接合するステップであり、酸化物層が接合界面に配置され、接合が部分真空中で実行されるもの、（ｅ）接合強化アニールを３５０℃以下の温度で行うステップであり、アニールはドナー基板を弱帯に沿って劈開させるもの、（ｆ）シリコンオンインシュレーター構造体に対し、９００℃超の温度で欠陥を修復する熱処理を加えるステップであり、（ｅ）から（ｆ）への温度遷移が１０℃／ｓ超の勾配率であるものを含むシリコンオンインシュレーター構造体の製造方法。 （もっと読む）

【課題】注入した導電性不純物により形成される結晶欠陥の密度を低減し、歩留まり率が向上するような半導体装置の製造方法を提供する。
【解決手段】本発明の実施形態にかかる半導体装置の製造方法は、半導体基板を加熱することにより、半導体基板の基板温度を２００から５００℃の間の所望の温度に維持すると同時に、半導体基板に導電性不純物をイオン注入法もしくはプラズマドーピング法を用いてドーピングし、ドーピングした導電性不純物を活性化させるための活性化処理を行う。 （もっと読む）