【課題】微細な構造であっても高い電気特性を有するトランジスタを提供する。
【解決手段】チャネル長方向の一方の側面においてソース電極層と接し、チャネル長方向の他方の側面においてドレイン電極層と接する酸化物半導体層を含むトランジスタとすることでソース電極層とドレイン電極層の間の電界を緩和して、短チャネル効果を抑制する。また、ゲート電極層のチャネル長方向の側面に導電性を有する側壁層を設けることで、当該導電性を有する側壁層がゲート絶縁層を介してソース電極層又はドレイン電極層と重畳し、実質的にＬｏｖ領域を有するトランジスタとする。 （もっと読む）

【課題】電気的特性が良好な半導体装置の製造方法を提供する。
【解決手段】実施形態に係る半導体装置の製造方法は、シリコン基板の上面に、第１方向に延びる複数の凹部を形成する工程と、前記凹部が形成された前記シリコン基板を、弗素又は弗化物を含むガス中でプラズマ処理する工程と、前記プラズマ処理する工程の後で、前記シリコン基板を、水素を含むガス中で熱処理する工程と、前記熱処理する工程の後で、前記凹部の内面上に絶縁膜を形成する工程と、前記絶縁膜上に導電膜を形成する工程と、を備える。 （もっと読む）

【課題】性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】実施形態に係る半導体装置１０は、半導体層１２、絶縁膜１７、ゲート電極２２、ドレイン電極１９およびソース電極２０、を具備する。半導体層１２は、半絶縁性半導体基板１１上に形成され、表面に、側壁が傾いたテーパ状のリセス領域１８を有する。半導体層１２は、活性層１４を含む。絶縁膜１７は、半導体層１２上に形成されたものであり、リセス領域１８を全て露出する貫通孔２１を有する。貫通孔２１は、側壁がリセス領域１８の側壁の傾き角θ１より小さい角度θ２で傾いたテーパ状である。ゲート電極２２は、リセス領域１８および貫通孔２１を埋めるように形成されたものである。ドレイン電極１９およびソース電極２０は、半導体層１２上のうち、リセス領域１８を挟む位置に形成されたものである。 （もっと読む）

【課題】耐圧を向上させることができる半導体装置を提供する。
【解決手段】半導体装置１０は、ソース領域１２ａ、複数の帯状のドレイン領域１２ｂ、チャネル領域、ソース電極１６、ドレイン電極１５、およびゲート電極１７を具備する。ソース領域１２ａは、化合物半導体層１１上に形成された平面状の領域である。複数の帯状のドレイン領域１２ｂは、化合物半導体層１１上に、互いに電気的に分離されるように形成される。チャネル領域は、ソース領域１２ａの一辺に接し、かつソース領域１２ａと複数のドレイン領域１２ｂとの間に、互いに電気的に分離されるように形成される。ソース電極１６は、ソース領域１２ａ上の少なくとも一部に形成される。ドレイン電極１５は、複数のドレイン領域１２ｂに電気的に接続されるように形成される。ゲート電極１７は、複数のチャネル領域に電気的に接続されるように形成される。 （もっと読む）

【課題】大型化に適した薄膜トランジスタ、薄膜トランジスタアレイ基板、フレキシブル表示素子、フレキシブル表示装置及び薄膜トランジスタアレイ基板の製造方法を提供する。
【解決手段】フレキシブルな樹脂基板６０に形成された薄膜トランジスタ２００であって、周面の一部又は全部が導電性材料２０により覆われたワイヤー１０と、前記導電性材料を覆う絶縁膜３０と、該絶縁膜を介して前記導電性材料上に形成された薄膜半導体４０と、が一体的に構成されたゲート・チャネル一体形成部５０を有し、該ゲート・チャネル一体形成部が前記樹脂基板の表面上又は内部の所定位置に設けられ、前記薄膜半導体の両側に第１及び第２の電極７０、８０が接続されて形成されたことを特徴とする。 （もっと読む）

【課題】ヘテロ構造電界効果トランジスタに関して、電流崩壊、ゲートリークおよび高温信頼性などの課題を解消する。
【解決手段】高電子移動度トランジスタ（ＨＥＭＴ）、金属−絶縁半導体電界効果トランジスタ（ＭＩＳＦＥＴ）あるいはこれらの組み合わせなどの集積回路（ＩＣ）デバイスの装置、方法およびシステムであって、該ＩＣデバイスは、基板１０２上で形成されたバッファ層１０４と、アルミニウム（Ａｌ）と窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つを含み、バッファ層１０４上に形成されたバリア層１０６と、窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つとを含み、バリア層１０６上に形成されたキャップ１０８層と、キャップ層１０８に直接連結され、その層上に形成されたゲート１１８と、を含む。 （もっと読む）

【課題】耐圧バラツキを抑制し、歩留りを向上させることが可能となる横型素子を有する半導体装置を提供する。
【解決手段】横型ＦＷＤなどの横型素子に備えられるＳＲＦＰ２１について、の不純物濃度を１×１０¹⁸ｃｍ^-3以上となるようにする。このように、横型ＦＷＤ７などに備えられるＳＲＦＰ２１について、の不純物濃度を１×１０¹⁸ｃｍ^-3以上とすることにより、耐圧バラツキを抑制することが可能となり、的確に目標とする耐圧を得ることができる製品とすることが可能になる。したがって、製品の歩留りを向上させることが可能となる。 （もっと読む）

【課題】２層構造の走査線を、絶縁膜を介して映像信号線が乗り越える際の、映像信号線の断線を防止する。
【解決手段】映像信号線が絶縁膜を介して走査線を乗り越える構成となっている。走査線１０はＡｌＣｕ合金を下層１１とし、ＭｏＣｒ合金を上層１２とする２層構造である。上層/下層の膜厚比を、０．４以上、１．０以下とすることによって、走査線１０の断面において、電池作用によって上層１２のエッチング速度が遅くなって、上層１２の庇部が形成されることを防止する。これによって、走査線１０に生じた庇部に起因して、映像信号線が走査線１０との交差部において断線することを防止する。 （もっと読む）

【課題】本発明は、半導体ウエハの検査において、半導体ウエハの裏面電極の端子としての機能を維持しつつ、半導体ウエハに過度の力がかかることを防止できる半導体ウエハ、半導体ウエハ検査装置、及び半導体ウエハの検査方法を提供することを目的とする。
【解決手段】本発明に係る半導体ウエハは、ダイシングラインを隔てて複数のチップが並ぶ半導体ウエハの表面側に形成された表面電極と、該半導体ウエハの裏面側に、該ダイシングラインを隔てて形成された複数の裏面電極と、該半導体ウエハの裏面側に、該ダイシングラインを跨いで該複数の裏面電極を電気的に接続する接続パターンと、を備える。該複数の裏面電極のうちの少なくともひとつは、該半導体ウエハのバイアホールを介して該表面電極と電気的に接続される。 （もっと読む）

【課題】低コンタクト抵抗を実現し得る半導体基板上の半導体層と電極配線層とのオーミック電極構造を提供する。
【解決手段】半導体基板１０６と、半導体基板１０６上に形成された第１のバリア層１０７と、第１のバリア層１０７上に形成された厚さ１ｎｍ以上４０ｎｍ以下のチャネル層１０８と、チャネル層１０８の上に形成された第２のバリア層１０２と、少なくとも第２のバリア層１０２及びチャネル層１０８を厚さ方向に貫通する第１の電極領域１０９と、少なくとも第２のバリア層１０２及びチャネル層１０８を厚さ方向に貫通する第２の電極領域１０９とを備える半導体装置であって、少なくとも第１の電極領域１０９は、チャネル層１０８と接触する側の面が凹凸形状で構成されている。 （もっと読む）