【課題】動作速度の速いルックアップテーブル回路およびフィールドプログラマブルゲートアレイを提供する。
【解決手段】ルックアップテーブル回路１は、入力信号に基づいて複数の抵抗変化型素子の中から一つの抵抗変化型素子を選択する抵抗変化回路２と、抵抗変化回路２の最大抵抗値と最小抵抗値との間の抵抗値を有する参照回路４と、抵抗変化回路２の他端にソースが接続された第１のｎチャネルＭＯＳＦＥＴ６と、参照回路の他端にソースが接続された第２のｎチャネルＭＯＳＦＥＴ８と、第１のｎチャネルＭＯＳＦＥＴ６のドレインを通して抵抗変化回路２に電流を供給する第１の電流供給回路１０と、第２のｎチャネルＭＯＳＦＥＴ８のドレインを通して参照回路４に電流を供給する第２の電流供給回路１２と、第１のｎチャネルＭＯＳＦＥＴ６のドレイン電位と第２のｎチャネルＭＯＳＦＥＴ８のドレイン電位を比較する比較器１４と、を備える。 （もっと読む）

【課題】スピントランジスタを用いた論理演算を可能とする集積回路を提供する。
【解決手段】実施形態の集積回路１は、磁化方向が互いに同じ方向となるＶ_ｌｏｗノード２２と出力ノード２３を有する第１のスピントランジスタ２と、磁化方向が互いに相反する方向となるＶ_ｈｉｇｈノード３２と出力ノード３３を有する第２のスピントランジスタ３と、を直列に接続した回路を含む。 （もっと読む）

【課題】急峻なオン・オフ動作を実現する３端子型スイッチ（電気化学トランジスタ）を提供する。
【解決手段】絶縁体を介してソース電極とドレイン電極を並置し、その上部にＴａ_２Ｏ_５などのイオン伝導体を配置する。イオン伝導体の反対側の面には銅イオンなどの金属イオンを供給可能なゲート電極を配置する。ゲート電極に電圧を印加することにより、ゲート電極から出た金属イオンがソース、ドレイン両電極及びその間の絶縁体上に可逆的に金属として析出することにより、ソース電極とドレイン電極間の導通・非導通を制御する。 （もっと読む）

【課題】金属粒子を使用した微小サイズの半導体スイッチ素子を提供する。
【解決手段】半導体スイッチ素子は、所定の深さの孔１０５が設けられた第１絶縁膜１０１と、前記第１絶縁膜上に前記孔を挟んで互いに対向して設けられた第１配線１０３ａ及び第２配線１０３ｂと、前記孔内に前記第１配線及び前記第２配線との間に間隔を空けて配置された金属粒子１０６と、前記第１配線及び前記第２配線上に設けられた第２絶縁膜１０４と、前記金属粒子の上方に設けられた第３配線２０１と、を備える。 （もっと読む）

【課題】スピントランジスタを用いた論理演算を可能とする集積回路を提供する。
【解決手段】実施形態の集積回路１は、第１のチャネル長Ｌ_１を有する第１のスピントランジスタ２と、第１のチャネル長Ｌ_１とは異なる第２のチャネル長Ｌ_２を有する第２のスピントランジスタ３と、を直列に接続した回路を含む。 （もっと読む）

【課題】強磁性体をＣＮＴに十分に内包させる。
【解決手段】炭素の供給源である液体又は気体のアルコール５中で基板７の表面に配置された陰極の電極１１により前記基板７との間に強磁性体の金属板１５を挟み、前記金属板１５が備える尖端部１９を前記陰極に対し間隔を置いて前記基板上に配置された陽極に指向させ、前記電極９，１１間で前記基板７を介して通電すると共に前記金属板１５の尖端部１９に可視光又は紫外光を照射し、棒状の磁性体金属２５を内包したＣＮＴ２７を析出させることを特徴とする。 （もっと読む）

【課題】これまでのＭＯＳＦＥＴと同等の集積性を維持しながら、ＭＯＳＦＥＴに比べて優れたスイッチング特性をもつ、すなわち、室温においてＳ値が６０ｍＶ／桁より小さな値をもつ半導体素子を提供する。
【解決手段】ＭＯＳＦＥＴと、トンネル接合を有するトンネルバイポーラトランジスタを組み合わせることにより、低電圧であっても、ゲート電位変化に対してドレイン電流が急峻な変化（Ｓ値が６０ｍＶ／桁よりも小さい）を示す半導体素子を構成する。 （もっと読む）

【課題】 三端子型磁気抵抗効果素子に関し、一次元線状巨大磁気抵抗素子の特性や磁壁の移動を外部から制御する。
【解決手段】 第１の強磁性体層と、前記第１の強磁性体層より保磁力の大きな第２の強磁性体層と、前記第１の強磁性体層と前記第２の強磁性体層との間に設けられた膜厚が単調に変化する非磁性体と、前記第１の強磁性体層上にゲート絶縁膜を介して設けられたゲート電極とを設ける。 （もっと読む）

【課題】間接遷移型の半導体を用いた場合でも、単一の電子の転送により単一の光子が生成できるようにする。
【解決手段】ｐ型領域１０２とｎ型領域１０３とに挾まれた領域の半導体層１０１に導入された第１不純物原子１０６および第２不純物原子１０７からなる不純物原子対を備える。ここで、不純物原子対は、ｐ型領域１０２とｎ型領域１０３とが対向して配置されている方向（第１方向）で、ｐ型領域１０２とｎ型領域１０３とに挾まれた領域（チャネル領域）に配置される。また、第１不純物原子１０６および第２不純物原子１０７は、上記チャネル領域のゲート電極１０５の側の界面より３０ｎｍの範囲に導入されている。 （もっと読む）

【課題】ヘテロ構造ナノワイアを有するトンネル電界効果トランジスタと集積されたナノワイアを有する相補型トンネル電界効果トランジスタの製造方法を提供する。
【解決手段】犠牲材料２１の層を有するチャネル材料３４の層を含むスタック２４を形成する工程と、チャネル材料３４の層と犠牲材料２１の層から、少なくとも１つのナノワイヤ３０を形成するために、スタック２４から材料を除去する工程と、第１ドーパント型の少なくとも１つのナノワイヤ３０中の犠牲材料２１を第１ドーパント型のヘテロ接合材料４１で置き換えて、その後に、第２ドーパント型の少なくとも１つのナノワイア中の犠牲材料を、第２ドーパント材料のヘテロ接合材料５２で置き換える工程を含み、相補型ＴＦＥＴの容易な製造が可能となる。 （もっと読む）