【課題】切り替えスイッチのオンオフに伴うノイズがバイアスラインに重畳するのを防ぐ。
【解決手段】バイアス電流が流れるバイアスラインＶＬと、バイアス電流の量を制御信号ＤＤに基づいて切り替える切り替えスイッチ７０と、制御信号ＤＤが供給される制御ラインとバイアスラインＶＬとの間の寄生容量を介して制御信号ＤＤの変化時に生じるバイアスラインＶＬの電位変動を相殺する相殺回路９１〜９３とを備える。本発明によれば、切り替えスイッチ７０のオンオフに伴ってバイアスラインＶＬに生じるノイズを相殺することが可能となる。 （もっと読む）

【課題】 消費電力を抑えた受信回路を提供する。
【解決手段】 本発明では、差動信号を差動増幅させる際に、差動入力によって発生する電流を対となる差動出力により遮断することで差動信号をラッチする回路を提供する。該ラッチ回路の適用により、受信信号の差動信号電圧差が小さい場合でも伝送データを受信できる為、増幅用アンプの削減が可能となり、受信装置の消費電力の低減を図ることができる。 （もっと読む）

【課題】各動作モードにおいてレベルシフト回路を用いることなく所望の入力電圧範囲となる多入力差動増幅器を提供する。
【解決手段】差動部１は、バイアス部２と出力部３との間に設けられ、第一入力部１０と第二入力部２０とを有する。第一入力部１０は、ソースがバイアス部２と接続され、ドレインが出力部３と接続された１個のｎ型ＭＯＳＦＥＴ（Ｍ１１）からなる。第二入力部２０は、直列接続される２個のｎ型ＭＯＳＦＥＴ（Ｍ２１）、（Ｍ２２）と、直列接続される２個のｎ型ＭＯＳＦＥＴ（Ｍ２３）、（Ｍ２４）とが２列に並列接続される。また、入力端ＩＮａはＭ１１のゲートに接続され、入力端ＩＮｘはＭ２２とＭ２３のゲートに接続され、入力端ＩＮｙはＭ２１とＭ２４のゲートに接続される。バイアス部２は１つの定電流源２１を有し、出力部３は２つのｐ型ＭＯＳＦＥＴ（Ｑ１、Ｑ２）で構成のカレントミラー回路を有する。 （もっと読む）

【課題】入力信号の変化に応じて直流電源の非接地電圧と接地電圧の間で反転する電圧を出力する回路であり、非接地端子に接続されている電源線に生じる電圧変動を抑制する。
【解決手段】電流制限素子１４とスイッチング回路１６が直列に接続されており、電流制限素子とスイッチング回路の中間点２２の電圧を出力する。スイッチング回路の導通時にスイッチング回路を流れる電流が電流制限素子によって制限される。直流電源の非接地端子に接続されている電源線１２に生じる電圧変動が抑制され、電源線１２に接続されているアナログ回路等の動作が安定する。 （もっと読む）

【課題】本発明の実施形態は、高周波スイッチ回路の高周波特性の良否を簡便に判定することができる半導体装置およびその検査方法を提供する。
【解決手段】実施形態に係る半導体装置は、複数の高周波端子と、共通高周波端子と、の間の信号経路を、前記高周波端子と前記共通高周波端子との間に直列に設けられた複数のＦＥＴにより切り替える高周波スイッチ回路を有する半導体装置であって、前記共通高周波端子に接続された複数のＦＥＴを含む半導体スイッチと、前記半導体スイッチを介して前記共通高周波端子に接続された発振回路と、前記発振回路の出力を入力とする検波回路と、前記検波回路の出力端子と、を備える。 （もっと読む）

【課題】本実施例におけるセレクタ回路は、所定ノードに対する充電と放電により入力信号の選択動作を行う前段の選択回路において余計な消費電流が生じるのを防止し、回路の消費電力を低減することを目的とする。
【解決手段】本実施例におけるセレクタ回路は、第１選択制御信号に基づいて複数の入力信号のうちの１つを選択して第１出力信号を出力する複数の第１選択回路と、第２選択制御信号に基づいて複数の第１出力信号のうちの１つを選択して出力する第２選択回路を含み、第１選択回路の各々が、第１期間に第１ノードと第１電源を電気的に接続して第１ノードを充電する充電回路と、第１ノードと第２電源の間に設けられ、第１期間の後に続く第２期間に第１選択制御信号、複数の入力信号及び第２選択制御信号に基づいて、第１ノードと第２電源を電気的に接続して、充電された第１ノードを放電させる否かを制御する放電制御回路を含むことを特徴とする。 （もっと読む）

【課題】イネーブル信号をＨＩＧＨにしてから急速にスイッチングトランジスタをオンし、かつ突入電流を防止することが可能なスイッチングトランジスタの制御回路を提供すること。
【解決手段】イネーブル信号によりトランジスタＭ２はオフする。トランジスタＭ８はオフし、ノードＣ_Tの電位はグラウンドと等電位になり、反転器の出力ＡＣＴはＨＩＧＨとなり、トランジスタＭ９はオンする。イネーブル信号の反転信号によりトランジスタＭ５はオフし、トランジスタＭ３、Ｍ４、Ｍ６のゲート電位はＭ４とＩ_BIASで決まる電位Ｖ_BIASと等電位となってトランジスタＭ３、Ｍ４、Ｍ６はオンとなり、並列接続されたトランジスタＭ３、Ｍ６の能力に応じたＩ_GD（大）が流れる。トランジスタＭ１、Ｍ７は、電流Ｉ_GD（大）によって急速にゲート容量へ電荷が蓄えられて急速にオンになり、電流Ｉ_OUT、Ｉ_DETが流れる。 （もっと読む）

【課題】スイッチ素子の製造バラツキを排除し、より均一で確実な溶断が行える半導体装置のトリミング方法、及びトリミング制御回路を提供すること。
【解決手段】電位が異なる第１電源（電源端子ｃ）と第２電源（接地端子ｄ）との間にて直列接続された第１スイッチ素子Ｓ１〜Ｓ３およびフューズＦ１〜Ｆ３を内蔵した半導体装置１０１における第１スイッチ素子Ｓ１〜Ｓ３をオン制御することでフューズＦ１〜Ｆ３に電圧を印加してフューズＦ１〜Ｆ３を溶断する半導体装置１０１のトリミング方法であって、第１スイッチ素子Ｓ１〜Ｓ３をターンオン制御することにより、第１電源（電源端子ｃ）からフューズＦ１〜Ｆ３を溶断させない第１電圧値を所定時間印加するステップと、第１電圧値の印加が完了した後、第１電源（電源端子ｃ）からフューズＦ１〜Ｆ３を溶断させる第２電圧値を印加するように切り替えるステップと、を含む。 （もっと読む）

【課題】電源検知回路において、ＢＴ劣化によって比較回路のミスマッチが増大することに起因する電源検知信号の精度の劣化を抑制する。
【解決手段】検知用比較回路１０４は、入力切替信号生成回路１１２によって、その出力の活性状態と非活性状態との切替時付近では、入力信号１０２と基準電圧１０３とを入力して、その両者の比較を行う。一方、前記切替時付近以外では、比較回路非使用時入力電圧１１０が検知用比較回路１０４に入力されて、その差動入力が同電位に固定される。従って、ＢＴ劣化による電源検知精度の経年劣化が有効に抑制される。 （もっと読む）

【課題】小型化、低電圧・低電力化ならびに高速化が可能なセンスアンプを提供する。
【解決手段】増幅作用をする交差結合された第１のＭＯＳトランジスタと第２のＭＯＳトランジスタのそれぞれのソースに直列に第３のＭＯＳトランジスタと第４のＭＯＳトランジスタを接続し、第３及び第４のＭＯＳトランジスタの電流供給能力を第３及び第４のＭＯＳトランジスタの制御電極に与える制御電圧で制御する。データ保持期間において、制御電圧により第３及び第４のＭＯＳトランジスタに、データ保持に必要な最小限のサブスレッショルド電流を流し、ビット線電位を保持する。 （もっと読む）