めっき方法

【課題】素体表面にめっき阻止用被覆処理を施すことなく、めっき伸びを回避し得るめっき方法を提供すること。
【解決手段】Ｚｎを含有するセラミック材料から構成された素体２と、素体２の表面に互いに間隔を隔てて配置された複数のめっき下地膜４１とを含むセラミック電子部品１を用意する。そして、Ｚｎイオン濃度を０ｐｐｍ以上１００ｐｐｍ以下に管理しためっき液５３でセラミック電子部品１に電気めっきを行い、めっき下地膜４１の表面にめっき膜４３を析出させる。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ状セラミック電子部品の端子電極を形成するためのめっき方法に関する。
【背景技術】
【０００２】
チップ状セラミック電子部品として、従来より種々のタイプのものが知られているが、そのうちの一つに、Ｚｎを含有するセラミック材料から構成された素体の表面に、互いに間隔を隔てて、複数の端子電極を設けたタイプのものが知られている。例えば、酸化亜鉛系チップバリスタや、亜鉛含有フェライトをコアとして用いたチップインダクタ等がその代表例である。
【０００３】
この種のチップ状セラミック電子部品において、端子電極を形成するには、予め形成されためっき下地膜の上にめっき膜を形成するプロセスをとる。めっき膜を形成するための方法として、予め、めっき下地膜を形成したセラミック電子部品を、めっき液に浸漬（ジャブ漬け）し、めっき下地膜の表面にめっき膜を析出させる方法が知られている。
【０００４】
しかし、この方法によると、めっき下地膜の表面のみならず、素体の表面にもめっき膜が析出する「めっき伸び」の現象が発生し、端子電極間の絶縁耐圧が低下し、最悪の場合には端子電極間短絡を招いてしまうことがあった。特に最近は、この種のセラミック電子部品の小型化に伴い、端子電極の配置間隔も狭められる傾向にあり、めっき伸びによる端子電極間の絶縁耐圧の低下、端子電極間の短絡が、極めて生じやすくなっている。
【０００５】
めっき伸びを防止するための手法として、めっき下地膜のまわりの素体表面を例えば電気絶縁層で被覆することにより、素体表面へのめっき付着を阻止する技術が知られている（特許文献１参照）が、このようなめっき阻止用被覆処理は手間がかかり、生産効率の悪化及び生産コストの上昇を招く。
【特許文献１】特開平５−２５１２１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、素体表面にめっき阻止用被覆処理を施すことなく、めっき伸びを回避し得るめっき方法を提供することである。
【課題を解決するための手段】
【０００７】
上述した課題を解決するため、本発明に係るめっき方法では、Ｚｎを含有するセラミック材料から構成された素体と、前記素体の表面に互いに間隔を隔てて配置された複数の端子電極用めっき下地膜とを含むセラミック電子部品を用意し、次に、Ｚｎイオン濃度を０ｐｐｍ以上１００ｐｐｍ以下に管理しためっき液中で、前記セラミック電子部品に対する電気めっき処理を行い、前記めっき下地膜上にめっき膜を形成する。
【０００８】
発明者等は、素体表面でのめっき伸びについて、その原因を究明すべく、鋭意研究した結果、めっき液中のＺｎイオン濃度が大きな要因となっていることを見い出した。即ち、Ｚｎを含有するセラミック材料から構成された素体の場合、ＺｎがＺｎイオンとしてめっき液中に溶け出す可能性があり、めっき液のＺｎイオン濃度を管理する必要がある。
【０００９】
発明者等の実験によれば、Ｚｎイオン濃度が１００ｐｐｍを超えると、めっき伸びが顕著であるが、Ｚｎイオン濃度を１００ｐｐｍ以下の範囲に保つと、めっき伸びを抑え得ることが確認された。従って、Ｚｎイオン濃度を１００ｐｐｍ以下の範囲に保つことにより、素体表面に、めっき阻止用被覆処理を施すことなく、めっき伸びを抑え、めっき伸びによる端子電極間の耐電圧低下及び端子電極間の短絡を回避できることになる。
【発明の効果】
【００１０】
以上述べたように、本発明によれば、素体表面にめっき阻止用被覆処理を施すことなく、めっき伸びによる端子電極間の短絡を回避し得るめっき方法を提供することである。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明に係るめっき方法の一実施形態に用いられるセラミック電子部品を示す断面図、図２は、図１に示したセラミック電子部品の平面図である。図示のセラミック電子部品１は、めっき処理を施す前のチップバリスタであるが、他のセラミック電子部品、例えば、チップインダクタであってもよい。このセラミック電子部品１は、素体２と、内部導体膜３と、端子電極用めっき下地膜４１とを含む。
【００１２】
素体２は、長さ方向Ｘ、幅方向Ｙ及び厚さ方向Ｚで定義される略直方体形状である。素体２を構成するセラミック材料については、チップバリスタの場合、酸化亜鉛系のセラミック材料を挙げることができ、チップインダクタの場合、ＮｉＺｎ系またはＮｉＣｕＺｎ系のセラミック材料を挙げることができる。
【００１３】
内部導体膜３は、素体２の内部に埋設されている。詳しくは、内部導体膜３は、素体２の内部において厚さ方向Ｚに間隔を隔てて配置されており、長さ方向Ｘの一端が素体２の長さ方向Ｘの端面２３または２４に導出されている。
【００１４】
端子電極用めっき下地膜（以下、めっき下地膜と称する）４１は、図２に示すように、素体２の表面に形成されている。図示の実施例では、素体２の長さ方向Ｘの一端面２３に、２つのめっき下地膜４１が幅方向Ｙの間隔を隔てて形成され、同様に素体２の長さ方向Ｘの他端面２４に、２つのめっき下地膜４１が幅方向Ｙの間隔を隔てて形成されている。図示では、めっき下地膜４１が何らかの膜を介さず直接、素体２の表面に形成された構造となっているが（図１参照）、このような構造に限定されることはない。例えば、端子電極と、素体の表面との間に何らかの膜が介在した構造でもよい。
【００１５】
更に、めっき下地膜４１は、素体２の長さ方向Ｘの端面２３または２４において内部導体膜３に接続されている（図１参照）。めっき下地膜４１は、例えばＡｇを主成分として構成され、素体２に導電性ペーストを塗布して焼き付けることにより形成することができる。
【００１６】
図１、図２に図示したセラミック電子部品１は、めっき下地膜４１にめっき膜を付着させるべく、めっき処理に付される。めっき処理工程を図３に示す。ここでは、電気めっき処理の一つの態様としてバレルめっきが採用されている。詳しく説明すると、セラミック電子部品１を通電用メディア７７とともにバレル容器７９に入れ、バレル容器７９ごとめっき液５３に浸漬する。そして、バレル容器７９を回転させながら、セラミック電子部品１に通電を行う。めっき液５３は、Ｎｉめっき膜を析出させるためのＮｉめっき液であり、Ｎｉイオン（Ｎｉ⁺）を含んでいる。電極板７３は、Ｎｉから構成されており、直流電源７１に接続されている。
【００１７】
図４は、図３に示された工程においてセラミック電子部品の状態を示す図である。図３及び図４に示すように、電極板７３をアノード、セラミック電子部品１のめっき下地膜４１をカソードとし、電極板７３とめっき下地膜４１との間に、直流電源７１による直流電圧を印加する。これにより、めっき下地膜４１の表面にＮｉめっき膜４３を析出させることができる。
【００１８】
上述しためっき処理工程において、何らの考慮もされなければ、めっき下地膜４１の表面のみならず素体２の表面にもめっき膜が析出する「めっき伸び」の現象が発生し、完成品したセラミック電子部品において、隣り合う端子電極間の絶縁耐圧が低下し、最悪の場合には端子電極間短絡を招いてしまうことがあったことは前述したとおりである。
【００１９】
そこで、本発明では、Ｚｎイオン濃度を０ｐｐｍ以上１００ｐｐｍ以下に管理しためっき液５３でセラミック電子部品１にめっきを行う。発明者等の実験によれば、Ｚｎイオン濃度を１００ｐｐｍ以下に保つことにより、素体２の表面に、めっき阻止用被覆処理を施すことなく、めっき伸びを抑え、めっき伸びによる隣り合うめっき下地膜４１−４１間の耐電圧低下及び短絡を回避できることがわかった。Ｚｎイオン濃度が１００ｐｐｍを超えると、めっき伸びが次第に顕著になる。その理由は、必ずしも明確ではないが、次のように推測される。
【００２０】
即ち、Ｚｎは酸にもアルカリにも弱い。このため、めっき処理の際、Ｚｎを含有するセラミック材料から構成された素体２がめっき液に触れると、素体２が少なからず溶解し、ＺｎがＺｎイオンとしてめっき液中に溶け出す可能性がある。めっき液５３中のＺｎイオンは、めっき処理量、めっき処理回数が増加するに伴って増加し、めっき液５３中のＺｎイオン濃度が上昇する。その結果、素体２の表面に付着するＺｎイオンが増加し、付着したＺｎイオンをベースにして、めっき下地膜４１から連続して延びるように、めっき皮膜が形成され、いわゆる「めっき伸び」が発生するというものである。
【００２１】
本発明では、Ｚｎイオン濃度を０ｐｐｍ以上１００ｐｐｍ以下に管理しためっき液５３でセラミック電子部品１にめっきを行うから、めっき液５３中のＺｎイオン濃度を、上述した範囲に制限できる。このため、めっき伸びを抑えることができる。
【００２２】
めっき液５３のＺｎイオン濃度をかかる範囲内に管理するための手法としては、めっき液５３のＺｎイオン濃度を計測し、計測値に応じてめっき液５３を新たなものに交換する手法のほか、めっき液５３を一定量だけかけ流しする手法などを採用することができる。
【００２３】
最終製品としての端子電極のめっき膜の層数は、めっき膜の担うべき役割に応じて異なる。チップ状のセラミック電子部品においては、回路基板上の導体パターンに対して、端子電極がはんだ付けされるので、図３及び図４に示しためっき工程の後、Ｎｉめっき膜４１の上に、はんだ付け性の良好なめっき膜、例えばＳｎめっき膜を形成する。
【００２４】
Ｓｎめっき膜の形成にあたっては、図５に示すように、セラミック電子部品１を、Ｓｎめっき液５５に浸漬することにより、再度電気めっきを行う。図５において、図３に現れた構成部分と同一性ある構成部分には、同一の参照符号を付し、重複説明を省略する。Ｓｎめっき液５５は、Ｓｎイオン（Ｓｎ⁺）を含んでいる。電極板７５は、Ｓｎから構成される。
【００２５】
図６は、図５に示された工程においてセラミック電子部品の状態を示す図である。図５及び図６に示すように、電極板７５をアノード、セラミック電子部品１のＮｉめっき膜４３をカソードとし、電極板７５とＮｉめっき膜４３との間に、直流電源７１による直流電圧を印加する。これにより、本来のめっき下地膜４１のみならず、Ｎｉめっき膜４３をもめっき下地膜として、その表面にＳｎめっき膜４５を析出させることができる。
【００２６】
図５及び図６に示しためっき工程においても、Ｚｎイオン濃度を０ｐｐｍ以上１００ｐｐｍ以下に管理しためっき液５５でセラミック電子部品１にめっきを行う。めっき液５５のＺｎイオン濃度をかかる数値範囲に管理することによる効果、及び、めっき液５５のＺｎイオン濃度を管理するための手法については、図３及び図４に示しためっき工程で述べたのと同様であり、重複説明を省略する。
【００２７】
図７は、上述しためっき方法により得られたセラミック電子部品を示す断面図、図８は、図７に示したセラミック電子部品の平面図である。図示のセラミック電子部品は、素体２と、内部導体膜３と、複数の端子電極４とを有する。端子電極４のそれぞれは、めっき下地膜４１と、Ｎｉめっき膜４３と、Ｓｎめっき膜４５とを含んでいる。図示において、先の図面に現れた構成部分と同一性ある構成部分には、同一の参照符号を付し、重複説明をできるだけ省略する。
【００２８】
めっき下地膜４１、Ｎｉめっき膜４３及びＳｎめっき膜４５は、この順序で素体２の面上に積層された構造となっている。Ｎｉめっき膜４３は、膜中のＺｎ濃度が１ｗｔ％以下となっている。Ｎｉめっき膜４３のこのような組成は、図３に示したＮｉめっき工程で、Ｎｉめっき液５３のＺｎイオン濃度を０ｐｐｍ以上１００ｐｐｍ以下に管理することにより、得ることができる。
【００２９】
同様に、Ｓｎめっき膜４５も、膜中のＺｎ濃度が１ｗｔ％以下となっている。Ｓｎめっき膜４５のこのような組成は、図４に示したＳｎめっき工程で、Ｓｎめっき液５５のＺｎイオン濃度を０ｐｐｍ以上１００ｐｐｍ以下に管理することにより、得ることができる。
【００３０】
次に、めっき液のＺｎイオン濃度と、めっき伸びとの関係について、実験データを挙げて説明する。
【００３１】
＜実験１＞
まず、Ｎｉめっきに関する実験データについて説明する。この実験では、図１及び図２に示したセラミック電子部品を用い、図３及び図４のＮｉめっき工程でＮｉめっき液のＺｎイオン濃度を様々な値に設定し、Ｎｉめっき膜を形成した。Ｎｉめっき液のＺｎイオン濃度を０ｐｐｍ、１０ｐｐｍ、５０ｐｐｍ、１００ｐｐｍ及び３００ｐｐｍとしたものを、それぞれ、サンプル１〜５とする。更に、各サンプル１〜５についてＮｉめっき膜の外観を確認し、めっき伸び量を調べた。
【００３２】
図９は、Ｎｉめっき液のＺｎイオン濃度とめっき伸び量との関係を示すグラフである。図９において、横軸にＮｉめっき液のＺｎイオン濃度（ｐｐｍ）をとり、縦軸にめっき伸び量（ｍｍ）をとってある。
【００３３】
図９に示すように、Ｎｉめっき液のＺｎイオン濃度が０ｐｐｍ以上１００ｐｐｍ以下のとき（サンプル１〜４）、Ｎｉめっき膜のめっき伸び量は０．０４ｍｍ未満に抑えられた。
【００３４】
これに対し、Ｎｉめっき液のＺｎイオン濃度が１００ｐｐｍを超えると（サンプル５）、Ｎｉめっき膜のめっき伸び量は急激に増大し、０．０４ｍｍ以上になった。
【００３５】
従って、Ｎｉめっき液のＺｎイオン濃度を０ｐｐｍ以上１００ｐｐｍ以下とすることにより、Ｎｉめっき膜のめっき伸びを抑制することができることがわかる。
【００３６】
更に、Ｎｉめっき膜について定量分析を行い、Ｎｉめっき膜中のＺｎ濃度を求めたところ、Ｎｉめっき液のＺｎイオン濃度が１００ｐｐｍのとき（サンプル４）、Ｎｉめっき膜中のＺｎ濃度は１ｗｔ％以下となった。これに対し、Ｎｉめっき液のＺｎイオン濃度が３００ｐｐｍのとき（サンプル５）、Ｎｉめっき膜中のＺｎ濃度は１０ｗｔ％以上となった。
【００３７】
＜実験２＞
次に、Ｓｎめっきに関する実験データについて説明する。この実験では、図１及び図２に示したセラミック電子部品を用い、図３及び図４のＮｉめっき工程を行った後、図５及び図６のＳｎめっき工程でＳｎめっき液のＺｎイオン濃度を様々な値に設定し、Ｓｎめっき膜を形成した。Ｓｎめっき液のＺｎイオン濃度を０ｐｐｍ、１００ｐｐｍ、２００ｐｐｍ及び３００ｐｐｍとしたものを、それぞれ、サンプル６〜９とする。なお、各サンプルのデータ数Ｎは３００とした。更に、各サンプル６〜９についてＳｎめっき膜の外観を確認し、めっき伸び不良率を調べた。
【００３８】
図１０は、Ｓｎめっき液のＺｎイオン濃度とめっき伸び不良率との関係を示すグラフである。図１０において、横軸にＳｎめっき液のＺｎイオン濃度（ｐｐｍ）をとり、縦軸にめっき伸び不良率（％）をとってある。
【００３９】
図１０に示すように、Ｓｎめっき液のＺｎイオン濃度が０ｐｐｍ以上１００ｐｐｍ以下のとき（サンプル６及び７）、Ｓｎめっき膜のめっき伸び量は低い値になり、めっき伸び不良率は１０％以下に抑えられた。
【００４０】
これに対し、Ｓｎめっき液のＺｎイオン濃度が１００ｐｐｍを超えると（サンプル８及び９）、Ｓｎめっき膜のめっき伸び量は急激に増大し、めっき伸び不良率は２０％以上になった。
【００４１】
従って、Ｓｎめっき液のＺｎイオン濃度を０ｐｐｍ以上１００ｐｐｍ以下とすることにより、Ｓｎめっき膜のめっき伸びを抑制することができることがわかる。
【００４２】
また、ここでは、Ｎｉめっきに関する実験結果と、Ｓｎめっきに関する実験結果とについて説明を行ったが、他のめっき種についても、同様な実験結果が得られる。
【図面の簡単な説明】
【００４３】
【図１】本発明に係るめっき方法の一実施形態に用いられるセラミック電子部品を示す断面図である。
【図２】図１に示したセラミック電子部品の平面図である。
【図３】本発明に係るめっき方法の一実施形態に含まれる工程を示す図である。
【図４】図３に示された工程においてセラミック電子部品の状態を示す図である。
【図５】図３及び図４に示した工程の後の工程を示す図である。
【図６】図５に示された工程においてセラミック電子部品の状態を示す図である。
【図７】図１乃至図６に示しためっき方法により得られたセラミック電子部品を示す断面図である。
【図８】図７に示したセラミック電子部品の平面図である。
【図９】Ｎｉめっき液のＺｎイオン濃度とめっき伸び量との関係を示すグラフである。
【図１０】Ｓｎめっき液のＺｎイオン濃度とめっき伸び不良率との関係を示すグラフである。
【符号の説明】
【００４４】
１セラミック電子部品
２素体
４３Ｎｉめっき膜
４５Ｓｎめっき膜

【特許請求の範囲】
【請求項１】
Ｚｎを含有するセラミック材料から構成された素体と、前記素体の表面に互いに間隔を隔てて配置された複数の端子電極用めっき下地膜とを含むセラミック電子部品を用意し、
Ｚｎイオン濃度を０ｐｐｍ以上１００ｐｐｍ以下に管理しためっき液中で前記セラミック電子部品に対する電気めっき処理を行い、前記めっき下地膜上にめっき膜を形成する、
めっき方法。
【請求項２】
請求項１に記載されためっき方法であって、
前記めっき液は、Ｎｉめっき液またはＳｎめっき液である
めっき方法。
【請求項３】
素体と、複数の端子電極とを含むセラミック電子部品であって、
前記素体は、Ｚｎを含有するセラミック材料から構成されており、
前記端子電極は、前記素体の表面に互いに間隔を隔てて配置され、表面にめっき膜を有しており、
前記めっき膜は、請求項１または２に記載されためっき方法により形成されたものである、
セラミック電子部品。
【請求項４】
請求項３に記載されたセラミック電子部品であって、
前記めっき膜中のＺｎ濃度は１ｗｔ％以下である、
セラミック電子部品。

【図１】