アクティブマトリクス基板の検査方法、検査装置および製造方法
【課題】 高速かつ高精度にアクティブマトリクス基板を検査する方法等を提供する。
【解決手段】上述した課題は、選択的に動作可能な複数の画素をマトリクス状に配置したアクティブマトリクス基板の検査方法であって、所定の検査画素に電子線を照射するステップと、前記電子線により前記検査画素に供給された電荷量を測定するステップと、前記電荷量に基づいて前記検査画素の欠陥の有無を判定するステップと、を有することを特徴とするアクティブマトリクス基板の検査方法等により解決することができる。
【解決手段】上述した課題は、選択的に動作可能な複数の画素をマトリクス状に配置したアクティブマトリクス基板の検査方法であって、所定の検査画素に電子線を照射するステップと、前記電子線により前記検査画素に供給された電荷量を測定するステップと、前記電荷量に基づいて前記検査画素の欠陥の有無を判定するステップと、を有することを特徴とするアクティブマトリクス基板の検査方法等により解決することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板の検査方法および検査装置に関し、特に電子線照射により電荷供給を行う検査方法に関する。
【背景技術】
【０００２】
アクティブマトリクス基板は、液晶パネルディスプレイやＥＬパネルディスプレイなどのフラットパネルディスプレイ（ＦＰＤ）を構成する部品のひとつである。アクティブマトリクス基板は、液晶素子やＥＬ素子などの機能素子の状態を画素毎に制御し、画素の発光レベルを制御する機能を有する。
【０００３】
図２に代表的なアクティブマトリクス基板２００の構成を示す。アクティブマトリクス基板２００は、複数のゲート線２０１、２０２と、ゲート線と交差する複数のデータ線２０３、２０４と、ゲート線とデータ線の各交差点近傍に設けられアレイ状に配置された複数の画素２１０、２２０、２３０、２４０と、ラスタ線２０５と、ラスタゲート線２０７と、ゲート電極がラスタゲート線２０７に、ドレイン電極がラスタ線２０５に、ソース電極が各データ線２０３、２０４にそれぞれ接続されたトランジスタ２５１、２５２と、アレイ２００の基準電位となる共通線２０６とを備えている。
【０００４】
なお、図２では、紙面の都合上、２行２列の計４個の画素しか記載していないが、実際のアクティブマトリクス基板基板はさらに多数の画素が配列し、列数、行数に応じたデータ線とゲート線が配設されている。また、図２では、ラスタゲート線２０７に電圧を与えてトランジスタ２５１、２５２が導通状態となり、ラスタ線２０５と全てのデータ線２０３、２０４が導通状態となる構成となっているが、ラスタ線とデータ線の一部のみ導通状態とするラスタゲート線を複数設けて、ラスタ線とデータ線の接続パターンを変えられる構成をもつ基板もある。
【０００５】
アクティブマトリクス基板２００内の各画素は、同一の内部構造を有している。画素２１０を例にとって説明を行うと、画素２１０は、ゲート電極がゲート線２０１に、ドレイン電極がデータ線２０３に接続されたトランジスタ２１１と、一端がトランジスタ２１１のソース電極に、他端が共通線２０６に接続された保持容量２１２と、トランジスタ２１１のソース電極に接続された酸化インジウムスズ電極（ＩＴＯ電極）２１３とを備えている。
【０００６】
アクティブマトリクス基板２００は、外部回路から制御対象となる画素のゲート線とデータ線に電圧を与えて各画素の動作制御を行う。例えば、画素２１０を動作状態にする場合には、ゲート線２０１にトランジスタ２１１が導通状態となる電圧（オン電圧）を与える。すると、トランジスタ２１１が導通状態となるため、データ線２０３に与えられている電圧により保持容量２１２が充電される。充電後、ゲート線２０１にトランジスタ２１１が非導通状態となる電圧（オフ電圧）を与えて画素２１０を非動作状態とし、データ線２０３と保持容量２１２を非導通状態にする。こうして、保持容量２１２と並列に接続されたＩＴＯ電極２１３を、所望の電位に設定する。
【０００７】
ところで、アクティブマトリクス基板２００は、半導体集積回路などに比べて集積度は低いものの基板面積が著しく広いため、基板全面にわたって均一な特性をもつ画素を作成することは難しい。このため、アクティブマトリクス基板２００の製造工程の最終段階で、基板内の画素が所定の特性を有しているか否かの検査を行うことが多い。
【０００８】
このような検査の代表的な検査方法として、特許文献１に示すような画素に電子線を照射して、画素から放出される二次電子の状態を測定することによって画素の良否を判定する方法や、特許文献２に示すような、データ線から基板上の各画素の保持容量に電荷を供給し、一定時間保持してから、再びデータ線に放出し、放出された電荷量を測定することによって、画素内のトランジスタ（２１１、２２１等）の動作や、リークの有無を測定する電気的な方法がある。
【０００９】
【特許文献１】特開２０００−３１４２号公報
【特許文献２】特開２００３−４３９８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
二次電子を測定する方法は、基板上を電子線で高速に走査することができるため、基板内の全画素を短時間で検査することができる。しかし、二次電子の量は照射する電子（一次電子）の量に比べて小さく得られる信号が小さくなる。また、図３に示すように、正常な画素であっても、観測される二次電子のエネルギー量にはバラツキがあるため、検査の精度には限界があった。このため、欠陥の有無判定とあわせて、欠陥原因の推定や、検査と同時に保持容量の容量値などの絶対的な物理量の測定を行うことは非常に困難であった。
【００１１】
他方、電気的な検査方法は、測定精度の高い検査を行うことが期待できる反面、保持容量への充電・放電といった検査プロセスにおいて、画素内のトランジスタ（２１１、２２１など）のゲート駆動（導通／非導通状態の切り替え）を複数回数行うことが必要となり、このゲート駆動に相当の時間（５０マイクロ秒程度）が必要となるため、基板全体の検査に長時間必要となるという問題があった。この対策として、特許文献２のように、複数の画素をまとめて検査することによって基板全体の測定時間を短縮する方法があるが、欠陥が発見された場合に、検査対象の複数の画素のうち、いずれの画素に欠陥があるのか判定することができないという問題があった。
【課題を解決するための手段】
【００１２】
上述した課題は、選択的に動作可能な複数の画素をマトリクス状に配置したアクティブマトリクス基板の検査方法であって、所定の検査画素に電子線を照射するステップと、前記電子線により前記検査画素に供給された電荷量を測定するステップと、前記電荷量に基づいて前記検査画素の欠陥の有無を判定するステップと、を有することを特徴とするアクティブマトリクス基板の検査方法などにより解決することができる。
【００１３】
すなわち、照射する電子線の照射方向、照射電荷量を制御することにより、所定の検査画素に、必要な電荷量を、高速に与えることができる。そして、与えられた電荷量の測定は、電気的な方法で測定を行うため、高精度な検査が可能となる。
【発明の効果】
【００１４】
本発明により、高速かつ高精度にアクティブマトリクス基板を検査する方法等を提供することができる。
【発明を実施するための最良の形態】
【００１５】
＜第１の実施態様＞
図１に本発明に係る検査方法を利用した検査装置３００をアクティブマトリクス基板２００に接続した図を示す。検査装置３００は、電子線源１００と、電荷量測定装置３０３と、制御装置１１０を備えている。電子線源１００は、電子線１２０を発生する電子銃１０１と、電子線１２０の照射方向を制御する偏向コイル１０２から構成される。制御装置１１０は、検査装置３００全体の動作を制御し、電子線源１００と電荷量測定装置３０３を含む検査装置３００全体とアクティブマトリクス基板２００を同期して制御する機能を有する。
【００１６】
なお、電子線源１００から照射された電子線１０２が基板２０２に到達するまでの間に、空間中の他の分子による干渉を抑えるため、電子線源１００とアクティブマトリクス基板２００は、内部を低圧に維持したチェンバー内に配置されている。
【００１７】
アクティブマトリクス基板２００は、画素（２１０、２２０、２３０等）がマトリクス状に配置されている。アクティブマトリクス基板２００の詳細な内部構成は、前述した図２の構成と同様である。電子銃１０１で発生した電子線１２０は、偏向コイル１０２が発生する磁界により偏向され、検査対象となる画素（検査画素）のＩＴＯ電極に照射される。図１では、検査画素２１０のＩＴＯ電極２１３に電子線が照射されている様子を示している。
【００１８】
図４は、図１の検査装置３００とアクティブマトリクス基板２００の電気的な接続を示した図である。アクティブマトリクス基板２００のラスタ線２０５は、電荷量測定装置３０３に接続されている。データ線２０１、２０２とラスタゲート線２０７は、制御装置１１０に接続されている。共通線２０６は接地されている。
【００１９】
次に、本発明に係る検査方法の第１の実施態様（検査１）を、図５のフローチャートを参照しながら詳細に述べる。第１の実施態様の主な検査対象は、画素内のスイッチ素子（２１１、２２１等）の動作検査である。
【００２０】
なお、本明細書では、ゲート線が配設された方向を「行」、データ線が配設された方向を「列」とよぶ。例えば、図４において、第１行の画素とは、画素２１０と画素２２０である。また、第２列の画素とは、画素２２０と画素２４０である。また、基板２００内のトランジスタ（２１１、２２１、２５１、２５２等）のドレイン・ソース間が導通状態となるゲート電圧を「オン電圧」と、非導通状態となるゲート電圧を「オフ電圧」とよぶ。本実施態様では、オン電圧を１１Ｖ、オフ電圧を−１Ｖに設定しているが、極性と電圧値はトランジスタの特性により適宜設定することになる。さらに、画素内のスイッチ素子（２１１、２２１等）が導通状態となっている画素の状態を「動作状態」と、スイッチ素子（２１１、２２１等）が非導通状態となっている画素の状態を「非動作状態」とよぶ。
【００２１】
はじめに、ラスタゲート線２０７にオン電圧を与える（ステップ５０）。これにより、トランジスタ２５１、２５２が導通状態となり、ラスタ線２０５と各データ線２０３、２０４が導通状態となる。次に、検査対象となる行（検査行）のゲート線にオン電圧を与える（ステップ５１）。本実施態様では、１行目から最終行までを１行ごとに順次検査を行うため、まず第１行の画素２１０、２２０に接続されたゲート線２０１にオン電圧を与える。すると、第１行の各画素２１０、２２０が動作状態、すなわちスイッチ素子２１１、２２１が全て導通状態となる。これにより、電荷量測定装置３０３と第１行の各画素のＩＴＯ電極２１３、２２３が導通状態となる。
【００２２】
この状態で、電荷量測定装置３０３を初期化する（ステップ５２）。次に、電子線源１００により第１行を走査する。本実施例では、電子線源１００によりＩＴＯ電極２１３、２２３に照射する電子線の電流値を１ｎＡに設定している。電荷量測定装置３０３と第１行の各画素のＩＴＯ電極２１３、２２３は導通状態にあるから、電子線源１００から照射された電荷は、電荷量測定装置３０３に流入する。流入した電荷量を電荷量測定装置３０３で測定する（ステップ５３）。ＩＴＯ電極２１３、２２３には、時間当たり一定の電荷量（１ｎＣ／ｓ）が供給されているから、スイッチ素子２１１、２２１に欠陥がなければ、電荷量測定装置３０３に流入する総電荷量は測定時間とともに一定の割合で増加する。
【００２３】
ところが、もし第１行の画素のスイッチ素子にオン抵抗不良や配線の短絡などの欠陥があると、欠陥がある画素を走査したときだけ、測定電荷量の増加量が少なくなる。制御装置１１０は、この変化が現れた画素を欠陥画素と判定する（ステップ５４）。判定後、全ての検査対象の行の検査が終了したか判定する（ステップ５５）。本実施態様では、基板２００内の全ての行の検査を行うが、現段階では、第１行の検査しか終了していないため、ステップ５１に戻って、第２行の画素２３０、２４０に対して同様の検査を行う。こうして１行ごとに順次検査を行い、最終行の検査が終了すると、検査工程を終了する。
【００２４】
本実施態様では、電子線源１００により検査画素を１画素ずつ走査して、照射と同時に検査を行っていることから、特許文献２のように行単位で検査を行っているにもかかわらず、欠陥画素の特定が可能である。また、画素を電子線源１００により画素に電荷を与え、さらに電荷量測定時にあたっても画素内のスイッチ素子のゲート駆動が不要となることから、検査プロセスにおけるゲート駆動の回数を大幅に削減することができる。このため、アクティブマトリクス基板２００全体を短時間で検査することができる。さらに、電子線源１００から照射される電荷量は精密に制御され、画素に供給された電荷量は電荷量測定装置３０３により正確に測定することが可能であるから、精度の高い測定が可能となる。
【００２５】
なお、上述した実施態様では、アクティブマトリクス基板２００の全ての画素を検査しているが、製造工程の信頼性が高い場合には、特定の行のみの検査を行って欠陥判定を行うサンプル検査を採用することにより、さらに検査時間の短縮が可能となる。
【００２６】
＜第２の実施態様＞
次に、本発明に係る検査方法の第２の実施態様（検査２）を、図６のフローチャートを参照しながら詳細に述べる。検査装置３００の構成やアクティブマトリクス基板２００との接続は図４と同じで、検査手順のみが異なる。第２の実施態様では、画素内のスイッチ素子（２１１、２２１等）の動作とともに、保持容量（２１２、２２２等）の保持特性の検査を行う。
【００２７】
まず、ラスタゲート線２０７にオン電圧を与えて、ラスタ線２０５と各データ線２０３、２０４を接続する（ステップ６０）。次に、全てのゲート線にオフ電圧を与えて、データ線と保持容量を非導通状態にする（ステップ６１）。この状態で、電子線源１００で検査を行う列（検査列）を走査する。本実施例では、第１列から最終列まで列ごとに順次検査を行うため、まず第１列に属する画素２１０、２３０を走査する。このとき、電子線源１００により画素２１０、２３０のＩＴＯ電極２１３、２３３に供給される電流値は１ｎＡで、１画素あたりの照射時間が１０マイクロ秒となるように走査を行う。つまり、各保持容量に蓄積される電荷量は１０ｆＣ（＝１ｎＡ×１０マイクロ秒）となる。
【００２８】
この状態で、所定時間放置する。もし、保持容量２１２、２３２に絶縁不良があったり、近接した配線と短絡しているなどの欠陥があると、リーク電流により保持容量２１２、２３２に蓄積された電荷量が減少する。本実施態様では、１０マイクロ秒間放置しているが、放置時間は基板２００の特性により適宜設定可能である。放置している間に、電荷量測定装置３０３を初期化する（ステップ６３）。
【００２９】
次に、第１列の画素の保持容量に保持された電荷量を、第1行の画素２１０から最終行の画素まで１画素ずつ順に測定を行う。まず、検査を行う画素（検査画素）の属するゲート線にオン電圧を与える（ステップ６４）。本実施態様では、第1行の画素２１０から検査を行うため、ゲート線２０１にオン電圧を与える。すると、画素２１０が動作状態となり、保持容量２１２とデータ線２０３が導通状態となる。ステップ６０によりデータ線２０３とラスタ線２０５は既に導通状態にあることから、保持容量２１２と電荷量測定装置３０３が導通状態となる。保持容量２１２から放出された電荷は、電荷量測定装置３０３に流入し、電荷量が測定される（ステップ６５）。
【００３０】
制御装置１１０は、測定された電荷量が所定の範囲内にあるか否かの判定を行う（ステップ６６）。すなわち、スイッチ素子２１１のオフ抵抗不良や配線短絡などの欠陥によりリーク電流が流れて保持容量２１２に蓄積されている電荷量が減少している場合や、スイッチ素子２１１のオン抵抗が高すぎて、ステップ６５で保持容量２１２に蓄積されている電荷が十分に放出されない場合には、測定される電荷量が小さくなるため、画素２１０に欠陥があると判定する。
【００３１】
なお、ステップ６５で電荷量測定と合わせて、ラスタ線２０５の電位Ｖｒを測定することによって、保持容量２１２の静電容量Ｃを測定することができる。すなわち、ステップ６２で電子線源１００から保持容量２１２に与えられた電荷量Ｑは１０ｆＣであるから、トランジスタ２１１、２５１が導通状態のときのドレイン・ソース間電圧をＶｄｓとすると、Ｃ＝Ｑ／（Ｖｒ−２Ｖｄｓ）となる。Ｖｒ＞＞Ｖｄｓの場合には、Ｃ＝Ｑ／Ｖｒとして算出することができる。
【００３２】
欠陥判定終了後、検査列の所定の画素の検査が終了したか判定する（ステップ６７）。本実施態様では、検査列の全ての画素の検査を行うが、現段階では、第１行の画素２１０しか終了していないから、ステップ６３に戻って、第１列第２行の画素２３０の検査を実行する。同様に第１列の画素を最終行の画素まで順次検査を行う。
【００３３】
第１列の全ての画素の検査が終了後、検査対象となる全ての列の検査が終了したか判定を行う（ステップ６８）。本実施態様では、アクティブマトリクス基板２００上の全ての列の検査を行うが、この段階では、第１列の画素２１０、２３０の検査しか終了していないため、ステップ６１に戻って、第２列の画素２２０、２４０の検査を行う。同様にして基板２００内の画素を最終行まで順に検査を行って、検査工程を終了する。
【００３４】
本実施態様では、電子線源１００を走査することにより画素に電荷を与えるため、保持容量の充電時におけるゲート駆動が不要となり、従来の電気的な検査方法に比べて短時間でアクティブマトリクス基板２００全体の検査を行うことができる。また、電子線源１００から照射される電荷量は精密に制御され、画素に供給された電荷量は電荷量測定装置３０３により正確に測定することが可能であるから、精度の高い測定が可能となる。
【００３５】
なお、上述した実施態様では、アクティブマトリクス基板２００の全ての画素を検査しているが、製造工程の信頼性が高い場合には、特定の列や、特定の列内の特定の画素のみの検査を行って欠陥判定を行うサンプル検査を採用することにより、さらに検査時間の短縮が可能となる。
【００３６】
＜第３の実施態様＞
本発明に係るさらに別の実施態様（検査３）を、図７および図８を参照しながら詳細に述べる。本実施態様の検査方法は、２つの工程から構成される。すなわち、行ごとに電気的な方法で保持容量の充電・放電を行って欠陥がある行を判定する第１の検査工程（ステップ８０〜８６）と、欠陥がある行の再検査を行って欠陥がある画素を特定する第２の検査工程（ステップ８８）から構成される。このうち、第１の検査工程は通常の環境下で実行可能だが、第２の検査工程は、電子線に影響を与える分子の少ない環境下、例えば内部の気圧を減圧したチェンバー内で実行しなければならない。
【００３７】
本実施態様で利用する検査装置３１０は、検査装置３００と同じ電子線源１００を備えているが、電子線源１００以外の構成は検査装置３００と若干異なる。この相違点について、図７を参照しながら、詳細に説明する。
【００３８】
本実施態様に係る検査装置３１０は、図１の検査装置に、スイッチ素子３１０と電源３０２とが付加された構造となっている。すなわち、検査装置３１０は、電子線源１００（図示せず）と、共通端子と２つの出力端子とを有するスイッチ素子３０１と、スイッチ素子３０１の一方の出力端子に接続された電源３０２と、他方の出力端子に接続された電荷量測定装置３０３と、制御装置１１１とを備えている。制御装置１１１は、電子線源１００、スイッチ素子３０１、電源３０２、電荷量測定装置３０３を含む検査装置３１０全体とアクティブマトリクス基板２００を制御する機能を有する。
【００３９】
アクティブマトリクス基板２００のラスタ線２０５はスイッチ素子３０１の共通端子に、各ゲート線２０１、２０２とラスタゲート線２０７は制御装置１１１にそれぞれ接続され、共通線２０６は接地されている。また、データ線２０３、２０４は開放されている。
【００４０】
次に、検査装置３１０の動作の説明を行う。第１の検査工程では、まず、スイッチ素子３０１を電源３０２に接続し、電源３０２の出力電圧を保持容量を充電する電圧（充電電圧）を設定する（ステップ８０）。これにより、ラスタ線２０５に充電電圧が与えられる。本実施態様では充電電圧を５Ｖとしたが、充電電圧は、基板２００を実使用するときに印加する電圧にあわせて適宜設定可能である。また、ラスタゲート線２０７にオン電圧を与えて、トランジスタ２５１、２５２を導通状態にする。これにより、全てのデータ線２０３、２０４に充電電圧が与えられる。
【００４１】
次に、検査を行う画素マトリクスの行（検査行）のゲート線にオン電圧を与える（ステップ８１）。本実施態様では、本実施例では、第１行から最終行まで行ごとに順次検査を行うため、まず第１行の画素２１０、２２０に接続されているゲート線２０１にオン電圧を与える。すると画素２１０、２２０が動作状態、すなわち画素２１０、２２０内のスイッチ素子２１１、２２１が導通状態となる。これにより、保持容量２１２、２２２が充電電圧に電荷が蓄積され、充電電圧に充電される。
【００４２】
保持容量２１２、２２２の充電後、ゲート線２０１にいったんオフ電圧を与え（ステップ８２）、所定時間放置する（ステップ８３）。もし、保持容量２１２、２２２に絶縁不良があったり、近接した配線と短絡しているなどの欠陥があると、リーク電流により保持容量２１２、２２２に蓄積された電荷量が減少する。本実施態様では、１０マイクロ秒間放置しているが、放置時間は基板２００の特性により適宜設定可能である。放置している間に、スイッチ素子３０１を電荷量測定装置３０３側に切り替えて、電荷量測定装置３０３を初期化する。
【００４３】
再び、第１行のゲート線２０１にオン電圧を与える（ステップ８４）。すると、第１行の各画素２１０、２２０の保持容量２１２、２２２に蓄積された電荷が、データ線２０３、２０４とラスタ線２０５を通って電荷量測定装置３０３に流れ込む。このとき、電荷量測定装置３０３で測定される電荷は、第１行の画素２１０、２２０の保持容量２１２、２２２から放出された電荷の総量となる。
【００４４】
測定終了後、ゲート線２０１にオフ電圧を与える。また、制御装置１１０は、測定された電荷量が所定の範囲内にあるか否かを判定する（ステップ８５）。すなわち、第１行のいずれかの画素のスイッチ素子のオフ抵抗不良や配線短絡などの欠陥によりリーク電流が流れて保持容量に蓄積されている電荷量が減少している場合や、スイッチ素子のオン抵抗が高すぎて、保持容量の充放電が十分に行われない場合には、計測される電荷量の総量が小さくなるため、第１行の画素２１０、２２０に欠陥がある画素（欠陥画素）が含まれる欠陥行であると判定することができる。ただし、この段階では、第１行のいずれの画素に欠陥があるかを特定することはできない。
【００４５】
判定後、全ての行の検査が終了しているか判定する（ステップ８６）。この段階では、第１行の検査しか終了していないため、ステップ８１に戻って、第２行の画素２３０、２４０に対して同様の検査を行う。こうして１行ごとに順次検査を行い、最終行の検査が終了すると、第１の検査工程が終了する。
【００４６】
次に、第１の検査工程で欠陥画素がある行（欠陥行）が発見されたか否かを判定する（ステップ８７）。もし、アクティブマトリクス基板２００内の全ての画素が正常であれば、欠陥行は存在しないため検査を終了する。もし、欠陥行が存在する場合には、欠陥行のみ第２の検査工程を行う。
【００４７】
第２の検査工程（ステップ８８）は、第２の実施態様で示した検査２と同様の工程で構成される。ただし、第２の実施態様では、ステップ６３〜６７で検査列に属する全ての行の画素の検査を行っているが、本実施態様では、第１の検査工程で欠陥行と判定された行の画素のみが検査対象となる。すなわち、ステップ６７の「所定の画素」が、欠陥行に属する画素となる。これにより、欠陥行から欠陥画素を特定することができる。
【００４８】
本実施態様では、まず通常環境下で第１の検査工程を行い、欠陥が発見されたアクティブマトリクス基板２００のみを第２の検査工程で検査を行うため、第２の実施態様で説明した効果に加えて、第２の検査工程の実行に必要な低圧環境を作り出す設備が小規模なもので済むという利点がある。
【００４９】
なお、上述した実施態様では、第２の検査工程として、検査２のみを実行しているが、スイッチ素子（２１１、２２１等）の動作検査が主な欠陥原因と考えられるアクティブマトリクス基板の検査の場合は、検査２に代えて検査１を実行してもよい。この場合は、第１の検査工程で発見された欠陥行のみに検査１を実行することになる。
【００５０】
また、検査１はスイッチ素子（２１１、２２１等）のみの欠陥検査であるのに対し、検査２はスイッチ素子（２１１、２２１等）と保持容量（２１２、２２２等）の双方の欠陥が発見できることを利用して、第２の検査工程で両方の検査を順次実行することにより、欠陥画素の特定とあわせて、欠陥原因の推定も可能となる。すなわち、検査１と検査２でともに欠陥判定される場合には、欠陥画素のスイッチ素子や配線の短絡に欠陥原因があると推定される。また、検査１では欠陥が発見できないが検査２では欠陥と判定される場合には、欠陥画素の保持容量に欠陥原因があると推定することができる。
【００５１】
以上、本発明に係る技術的思想を特定の実施例を参照しつつ詳細にわたり説明したが、本発明の属する分野における当業者には、請求項の趣旨及び範囲から離れることなく様々な変更及び改変を加えることが出来ることは明らかである。例えば、本発明に係る検査方法と、特許文献１に示した二次電子を測定する方法とを併用して検査を行うことも可能である。
【００５２】
また、上述した実施態様では、液晶パネルに利用されるアクティブマトリクス基板２００を例にとって検査方法等の説明を行っているが、本発明に係る検査方法等は、他のＦＰＤに利用されるアクティブマトリクス基板の検査にも適用できる。例えば、例えばＥＬパネルディスプレイ向けのアクティブマトリクス基板では、画素内の保持容量（２１２、２２２等）の電位によってＥＬ素子の電流量を制御するため、各画素の保持容量（２１２、２２２等）と並列に電圧電流変換回路（例えば、トランジスタ）が付加されている構造となっているが、電子線源から検査画素に電荷を照射して、その電荷量を電荷量測定装置で測定して欠陥判定を行うという、本発明の方法をそのまま利用することができる。したがって、本発明に係る技術的思想は、液晶パネルに利用されるアクティブマトリクス基板の検査方法のみならず、広くＦＰＤ向けのアクティブマトリクス基板の検査方法等を含む点に留意されたい。
【図面の簡単な説明】
【００５３】
【図１】本発明に係る検査装置の概略構成図である。
【図２】アクティブマトリクス基板の代表的な構成である。
【図３】二次電子のエネルギー量と二次電子の数の関係である。
【図４】第１および第２の実施態様の構成図である。
【図５】第１の実施態様のフローチャートである。
【図６】第２の実施態様のフローチャートである。
【図７】第３の実施態様の構成図である。
【図８】第３の実施態様のフローチャートである。
【符号の説明】
【００５４】
１００ 電子線源
１１０、１１１ 制御装置
２００ アクティブマトリクス基板
２１０、２２０、２３０、２４０ 画素
３００、３１０ 検査装置
３０３ 電荷量測定装置
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板の検査方法および検査装置に関し、特に電子線照射により電荷供給を行う検査方法に関する。
【背景技術】
【０００２】
アクティブマトリクス基板は、液晶パネルディスプレイやＥＬパネルディスプレイなどのフラットパネルディスプレイ（ＦＰＤ）を構成する部品のひとつである。アクティブマトリクス基板は、液晶素子やＥＬ素子などの機能素子の状態を画素毎に制御し、画素の発光レベルを制御する機能を有する。
【０００３】
図２に代表的なアクティブマトリクス基板２００の構成を示す。アクティブマトリクス基板２００は、複数のゲート線２０１、２０２と、ゲート線と交差する複数のデータ線２０３、２０４と、ゲート線とデータ線の各交差点近傍に設けられアレイ状に配置された複数の画素２１０、２２０、２３０、２４０と、ラスタ線２０５と、ラスタゲート線２０７と、ゲート電極がラスタゲート線２０７に、ドレイン電極がラスタ線２０５に、ソース電極が各データ線２０３、２０４にそれぞれ接続されたトランジスタ２５１、２５２と、アレイ２００の基準電位となる共通線２０６とを備えている。
【０００４】
なお、図２では、紙面の都合上、２行２列の計４個の画素しか記載していないが、実際のアクティブマトリクス基板基板はさらに多数の画素が配列し、列数、行数に応じたデータ線とゲート線が配設されている。また、図２では、ラスタゲート線２０７に電圧を与えてトランジスタ２５１、２５２が導通状態となり、ラスタ線２０５と全てのデータ線２０３、２０４が導通状態となる構成となっているが、ラスタ線とデータ線の一部のみ導通状態とするラスタゲート線を複数設けて、ラスタ線とデータ線の接続パターンを変えられる構成をもつ基板もある。
【０００５】
アクティブマトリクス基板２００内の各画素は、同一の内部構造を有している。画素２１０を例にとって説明を行うと、画素２１０は、ゲート電極がゲート線２０１に、ドレイン電極がデータ線２０３に接続されたトランジスタ２１１と、一端がトランジスタ２１１のソース電極に、他端が共通線２０６に接続された保持容量２１２と、トランジスタ２１１のソース電極に接続された酸化インジウムスズ電極（ＩＴＯ電極）２１３とを備えている。
【０００６】
アクティブマトリクス基板２００は、外部回路から制御対象となる画素のゲート線とデータ線に電圧を与えて各画素の動作制御を行う。例えば、画素２１０を動作状態にする場合には、ゲート線２０１にトランジスタ２１１が導通状態となる電圧（オン電圧）を与える。すると、トランジスタ２１１が導通状態となるため、データ線２０３に与えられている電圧により保持容量２１２が充電される。充電後、ゲート線２０１にトランジスタ２１１が非導通状態となる電圧（オフ電圧）を与えて画素２１０を非動作状態とし、データ線２０３と保持容量２１２を非導通状態にする。こうして、保持容量２１２と並列に接続されたＩＴＯ電極２１３を、所望の電位に設定する。
【０００７】
ところで、アクティブマトリクス基板２００は、半導体集積回路などに比べて集積度は低いものの基板面積が著しく広いため、基板全面にわたって均一な特性をもつ画素を作成することは難しい。このため、アクティブマトリクス基板２００の製造工程の最終段階で、基板内の画素が所定の特性を有しているか否かの検査を行うことが多い。
【０００８】
このような検査の代表的な検査方法として、特許文献１に示すような画素に電子線を照射して、画素から放出される二次電子の状態を測定することによって画素の良否を判定する方法や、特許文献２に示すような、データ線から基板上の各画素の保持容量に電荷を供給し、一定時間保持してから、再びデータ線に放出し、放出された電荷量を測定することによって、画素内のトランジスタ（２１１、２２１等）の動作や、リークの有無を測定する電気的な方法がある。
【０００９】
【特許文献１】特開２０００−３１４２号公報
【特許文献２】特開２００３−４３９８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
二次電子を測定する方法は、基板上を電子線で高速に走査することができるため、基板内の全画素を短時間で検査することができる。しかし、二次電子の量は照射する電子（一次電子）の量に比べて小さく得られる信号が小さくなる。また、図３に示すように、正常な画素であっても、観測される二次電子のエネルギー量にはバラツキがあるため、検査の精度には限界があった。このため、欠陥の有無判定とあわせて、欠陥原因の推定や、検査と同時に保持容量の容量値などの絶対的な物理量の測定を行うことは非常に困難であった。
【００１１】
他方、電気的な検査方法は、測定精度の高い検査を行うことが期待できる反面、保持容量への充電・放電といった検査プロセスにおいて、画素内のトランジスタ（２１１、２２１など）のゲート駆動（導通／非導通状態の切り替え）を複数回数行うことが必要となり、このゲート駆動に相当の時間（５０マイクロ秒程度）が必要となるため、基板全体の検査に長時間必要となるという問題があった。この対策として、特許文献２のように、複数の画素をまとめて検査することによって基板全体の測定時間を短縮する方法があるが、欠陥が発見された場合に、検査対象の複数の画素のうち、いずれの画素に欠陥があるのか判定することができないという問題があった。
【課題を解決するための手段】
【００１２】
上述した課題は、選択的に動作可能な複数の画素をマトリクス状に配置したアクティブマトリクス基板の検査方法であって、所定の検査画素に電子線を照射するステップと、前記電子線により前記検査画素に供給された電荷量を測定するステップと、前記電荷量に基づいて前記検査画素の欠陥の有無を判定するステップと、を有することを特徴とするアクティブマトリクス基板の検査方法などにより解決することができる。
【００１３】
すなわち、照射する電子線の照射方向、照射電荷量を制御することにより、所定の検査画素に、必要な電荷量を、高速に与えることができる。そして、与えられた電荷量の測定は、電気的な方法で測定を行うため、高精度な検査が可能となる。
【発明の効果】
【００１４】
本発明により、高速かつ高精度にアクティブマトリクス基板を検査する方法等を提供することができる。
【発明を実施するための最良の形態】
【００１５】
＜第１の実施態様＞
図１に本発明に係る検査方法を利用した検査装置３００をアクティブマトリクス基板２００に接続した図を示す。検査装置３００は、電子線源１００と、電荷量測定装置３０３と、制御装置１１０を備えている。電子線源１００は、電子線１２０を発生する電子銃１０１と、電子線１２０の照射方向を制御する偏向コイル１０２から構成される。制御装置１１０は、検査装置３００全体の動作を制御し、電子線源１００と電荷量測定装置３０３を含む検査装置３００全体とアクティブマトリクス基板２００を同期して制御する機能を有する。
【００１６】
なお、電子線源１００から照射された電子線１０２が基板２０２に到達するまでの間に、空間中の他の分子による干渉を抑えるため、電子線源１００とアクティブマトリクス基板２００は、内部を低圧に維持したチェンバー内に配置されている。
【００１７】
アクティブマトリクス基板２００は、画素（２１０、２２０、２３０等）がマトリクス状に配置されている。アクティブマトリクス基板２００の詳細な内部構成は、前述した図２の構成と同様である。電子銃１０１で発生した電子線１２０は、偏向コイル１０２が発生する磁界により偏向され、検査対象となる画素（検査画素）のＩＴＯ電極に照射される。図１では、検査画素２１０のＩＴＯ電極２１３に電子線が照射されている様子を示している。
【００１８】
図４は、図１の検査装置３００とアクティブマトリクス基板２００の電気的な接続を示した図である。アクティブマトリクス基板２００のラスタ線２０５は、電荷量測定装置３０３に接続されている。データ線２０１、２０２とラスタゲート線２０７は、制御装置１１０に接続されている。共通線２０６は接地されている。
【００１９】
次に、本発明に係る検査方法の第１の実施態様（検査１）を、図５のフローチャートを参照しながら詳細に述べる。第１の実施態様の主な検査対象は、画素内のスイッチ素子（２１１、２２１等）の動作検査である。
【００２０】
なお、本明細書では、ゲート線が配設された方向を「行」、データ線が配設された方向を「列」とよぶ。例えば、図４において、第１行の画素とは、画素２１０と画素２２０である。また、第２列の画素とは、画素２２０と画素２４０である。また、基板２００内のトランジスタ（２１１、２２１、２５１、２５２等）のドレイン・ソース間が導通状態となるゲート電圧を「オン電圧」と、非導通状態となるゲート電圧を「オフ電圧」とよぶ。本実施態様では、オン電圧を１１Ｖ、オフ電圧を−１Ｖに設定しているが、極性と電圧値はトランジスタの特性により適宜設定することになる。さらに、画素内のスイッチ素子（２１１、２２１等）が導通状態となっている画素の状態を「動作状態」と、スイッチ素子（２１１、２２１等）が非導通状態となっている画素の状態を「非動作状態」とよぶ。
【００２１】
はじめに、ラスタゲート線２０７にオン電圧を与える（ステップ５０）。これにより、トランジスタ２５１、２５２が導通状態となり、ラスタ線２０５と各データ線２０３、２０４が導通状態となる。次に、検査対象となる行（検査行）のゲート線にオン電圧を与える（ステップ５１）。本実施態様では、１行目から最終行までを１行ごとに順次検査を行うため、まず第１行の画素２１０、２２０に接続されたゲート線２０１にオン電圧を与える。すると、第１行の各画素２１０、２２０が動作状態、すなわちスイッチ素子２１１、２２１が全て導通状態となる。これにより、電荷量測定装置３０３と第１行の各画素のＩＴＯ電極２１３、２２３が導通状態となる。
【００２２】
この状態で、電荷量測定装置３０３を初期化する（ステップ５２）。次に、電子線源１００により第１行を走査する。本実施例では、電子線源１００によりＩＴＯ電極２１３、２２３に照射する電子線の電流値を１ｎＡに設定している。電荷量測定装置３０３と第１行の各画素のＩＴＯ電極２１３、２２３は導通状態にあるから、電子線源１００から照射された電荷は、電荷量測定装置３０３に流入する。流入した電荷量を電荷量測定装置３０３で測定する（ステップ５３）。ＩＴＯ電極２１３、２２３には、時間当たり一定の電荷量（１ｎＣ／ｓ）が供給されているから、スイッチ素子２１１、２２１に欠陥がなければ、電荷量測定装置３０３に流入する総電荷量は測定時間とともに一定の割合で増加する。
【００２３】
ところが、もし第１行の画素のスイッチ素子にオン抵抗不良や配線の短絡などの欠陥があると、欠陥がある画素を走査したときだけ、測定電荷量の増加量が少なくなる。制御装置１１０は、この変化が現れた画素を欠陥画素と判定する（ステップ５４）。判定後、全ての検査対象の行の検査が終了したか判定する（ステップ５５）。本実施態様では、基板２００内の全ての行の検査を行うが、現段階では、第１行の検査しか終了していないため、ステップ５１に戻って、第２行の画素２３０、２４０に対して同様の検査を行う。こうして１行ごとに順次検査を行い、最終行の検査が終了すると、検査工程を終了する。
【００２４】
本実施態様では、電子線源１００により検査画素を１画素ずつ走査して、照射と同時に検査を行っていることから、特許文献２のように行単位で検査を行っているにもかかわらず、欠陥画素の特定が可能である。また、画素を電子線源１００により画素に電荷を与え、さらに電荷量測定時にあたっても画素内のスイッチ素子のゲート駆動が不要となることから、検査プロセスにおけるゲート駆動の回数を大幅に削減することができる。このため、アクティブマトリクス基板２００全体を短時間で検査することができる。さらに、電子線源１００から照射される電荷量は精密に制御され、画素に供給された電荷量は電荷量測定装置３０３により正確に測定することが可能であるから、精度の高い測定が可能となる。
【００２５】
なお、上述した実施態様では、アクティブマトリクス基板２００の全ての画素を検査しているが、製造工程の信頼性が高い場合には、特定の行のみの検査を行って欠陥判定を行うサンプル検査を採用することにより、さらに検査時間の短縮が可能となる。
【００２６】
＜第２の実施態様＞
次に、本発明に係る検査方法の第２の実施態様（検査２）を、図６のフローチャートを参照しながら詳細に述べる。検査装置３００の構成やアクティブマトリクス基板２００との接続は図４と同じで、検査手順のみが異なる。第２の実施態様では、画素内のスイッチ素子（２１１、２２１等）の動作とともに、保持容量（２１２、２２２等）の保持特性の検査を行う。
【００２７】
まず、ラスタゲート線２０７にオン電圧を与えて、ラスタ線２０５と各データ線２０３、２０４を接続する（ステップ６０）。次に、全てのゲート線にオフ電圧を与えて、データ線と保持容量を非導通状態にする（ステップ６１）。この状態で、電子線源１００で検査を行う列（検査列）を走査する。本実施例では、第１列から最終列まで列ごとに順次検査を行うため、まず第１列に属する画素２１０、２３０を走査する。このとき、電子線源１００により画素２１０、２３０のＩＴＯ電極２１３、２３３に供給される電流値は１ｎＡで、１画素あたりの照射時間が１０マイクロ秒となるように走査を行う。つまり、各保持容量に蓄積される電荷量は１０ｆＣ（＝１ｎＡ×１０マイクロ秒）となる。
【００２８】
この状態で、所定時間放置する。もし、保持容量２１２、２３２に絶縁不良があったり、近接した配線と短絡しているなどの欠陥があると、リーク電流により保持容量２１２、２３２に蓄積された電荷量が減少する。本実施態様では、１０マイクロ秒間放置しているが、放置時間は基板２００の特性により適宜設定可能である。放置している間に、電荷量測定装置３０３を初期化する（ステップ６３）。
【００２９】
次に、第１列の画素の保持容量に保持された電荷量を、第1行の画素２１０から最終行の画素まで１画素ずつ順に測定を行う。まず、検査を行う画素（検査画素）の属するゲート線にオン電圧を与える（ステップ６４）。本実施態様では、第1行の画素２１０から検査を行うため、ゲート線２０１にオン電圧を与える。すると、画素２１０が動作状態となり、保持容量２１２とデータ線２０３が導通状態となる。ステップ６０によりデータ線２０３とラスタ線２０５は既に導通状態にあることから、保持容量２１２と電荷量測定装置３０３が導通状態となる。保持容量２１２から放出された電荷は、電荷量測定装置３０３に流入し、電荷量が測定される（ステップ６５）。
【００３０】
制御装置１１０は、測定された電荷量が所定の範囲内にあるか否かの判定を行う（ステップ６６）。すなわち、スイッチ素子２１１のオフ抵抗不良や配線短絡などの欠陥によりリーク電流が流れて保持容量２１２に蓄積されている電荷量が減少している場合や、スイッチ素子２１１のオン抵抗が高すぎて、ステップ６５で保持容量２１２に蓄積されている電荷が十分に放出されない場合には、測定される電荷量が小さくなるため、画素２１０に欠陥があると判定する。
【００３１】
なお、ステップ６５で電荷量測定と合わせて、ラスタ線２０５の電位Ｖｒを測定することによって、保持容量２１２の静電容量Ｃを測定することができる。すなわち、ステップ６２で電子線源１００から保持容量２１２に与えられた電荷量Ｑは１０ｆＣであるから、トランジスタ２１１、２５１が導通状態のときのドレイン・ソース間電圧をＶｄｓとすると、Ｃ＝Ｑ／（Ｖｒ−２Ｖｄｓ）となる。Ｖｒ＞＞Ｖｄｓの場合には、Ｃ＝Ｑ／Ｖｒとして算出することができる。
【００３２】
欠陥判定終了後、検査列の所定の画素の検査が終了したか判定する（ステップ６７）。本実施態様では、検査列の全ての画素の検査を行うが、現段階では、第１行の画素２１０しか終了していないから、ステップ６３に戻って、第１列第２行の画素２３０の検査を実行する。同様に第１列の画素を最終行の画素まで順次検査を行う。
【００３３】
第１列の全ての画素の検査が終了後、検査対象となる全ての列の検査が終了したか判定を行う（ステップ６８）。本実施態様では、アクティブマトリクス基板２００上の全ての列の検査を行うが、この段階では、第１列の画素２１０、２３０の検査しか終了していないため、ステップ６１に戻って、第２列の画素２２０、２４０の検査を行う。同様にして基板２００内の画素を最終行まで順に検査を行って、検査工程を終了する。
【００３４】
本実施態様では、電子線源１００を走査することにより画素に電荷を与えるため、保持容量の充電時におけるゲート駆動が不要となり、従来の電気的な検査方法に比べて短時間でアクティブマトリクス基板２００全体の検査を行うことができる。また、電子線源１００から照射される電荷量は精密に制御され、画素に供給された電荷量は電荷量測定装置３０３により正確に測定することが可能であるから、精度の高い測定が可能となる。
【００３５】
なお、上述した実施態様では、アクティブマトリクス基板２００の全ての画素を検査しているが、製造工程の信頼性が高い場合には、特定の列や、特定の列内の特定の画素のみの検査を行って欠陥判定を行うサンプル検査を採用することにより、さらに検査時間の短縮が可能となる。
【００３６】
＜第３の実施態様＞
本発明に係るさらに別の実施態様（検査３）を、図７および図８を参照しながら詳細に述べる。本実施態様の検査方法は、２つの工程から構成される。すなわち、行ごとに電気的な方法で保持容量の充電・放電を行って欠陥がある行を判定する第１の検査工程（ステップ８０〜８６）と、欠陥がある行の再検査を行って欠陥がある画素を特定する第２の検査工程（ステップ８８）から構成される。このうち、第１の検査工程は通常の環境下で実行可能だが、第２の検査工程は、電子線に影響を与える分子の少ない環境下、例えば内部の気圧を減圧したチェンバー内で実行しなければならない。
【００３７】
本実施態様で利用する検査装置３１０は、検査装置３００と同じ電子線源１００を備えているが、電子線源１００以外の構成は検査装置３００と若干異なる。この相違点について、図７を参照しながら、詳細に説明する。
【００３８】
本実施態様に係る検査装置３１０は、図１の検査装置に、スイッチ素子３１０と電源３０２とが付加された構造となっている。すなわち、検査装置３１０は、電子線源１００（図示せず）と、共通端子と２つの出力端子とを有するスイッチ素子３０１と、スイッチ素子３０１の一方の出力端子に接続された電源３０２と、他方の出力端子に接続された電荷量測定装置３０３と、制御装置１１１とを備えている。制御装置１１１は、電子線源１００、スイッチ素子３０１、電源３０２、電荷量測定装置３０３を含む検査装置３１０全体とアクティブマトリクス基板２００を制御する機能を有する。
【００３９】
アクティブマトリクス基板２００のラスタ線２０５はスイッチ素子３０１の共通端子に、各ゲート線２０１、２０２とラスタゲート線２０７は制御装置１１１にそれぞれ接続され、共通線２０６は接地されている。また、データ線２０３、２０４は開放されている。
【００４０】
次に、検査装置３１０の動作の説明を行う。第１の検査工程では、まず、スイッチ素子３０１を電源３０２に接続し、電源３０２の出力電圧を保持容量を充電する電圧（充電電圧）を設定する（ステップ８０）。これにより、ラスタ線２０５に充電電圧が与えられる。本実施態様では充電電圧を５Ｖとしたが、充電電圧は、基板２００を実使用するときに印加する電圧にあわせて適宜設定可能である。また、ラスタゲート線２０７にオン電圧を与えて、トランジスタ２５１、２５２を導通状態にする。これにより、全てのデータ線２０３、２０４に充電電圧が与えられる。
【００４１】
次に、検査を行う画素マトリクスの行（検査行）のゲート線にオン電圧を与える（ステップ８１）。本実施態様では、本実施例では、第１行から最終行まで行ごとに順次検査を行うため、まず第１行の画素２１０、２２０に接続されているゲート線２０１にオン電圧を与える。すると画素２１０、２２０が動作状態、すなわち画素２１０、２２０内のスイッチ素子２１１、２２１が導通状態となる。これにより、保持容量２１２、２２２が充電電圧に電荷が蓄積され、充電電圧に充電される。
【００４２】
保持容量２１２、２２２の充電後、ゲート線２０１にいったんオフ電圧を与え（ステップ８２）、所定時間放置する（ステップ８３）。もし、保持容量２１２、２２２に絶縁不良があったり、近接した配線と短絡しているなどの欠陥があると、リーク電流により保持容量２１２、２２２に蓄積された電荷量が減少する。本実施態様では、１０マイクロ秒間放置しているが、放置時間は基板２００の特性により適宜設定可能である。放置している間に、スイッチ素子３０１を電荷量測定装置３０３側に切り替えて、電荷量測定装置３０３を初期化する。
【００４３】
再び、第１行のゲート線２０１にオン電圧を与える（ステップ８４）。すると、第１行の各画素２１０、２２０の保持容量２１２、２２２に蓄積された電荷が、データ線２０３、２０４とラスタ線２０５を通って電荷量測定装置３０３に流れ込む。このとき、電荷量測定装置３０３で測定される電荷は、第１行の画素２１０、２２０の保持容量２１２、２２２から放出された電荷の総量となる。
【００４４】
測定終了後、ゲート線２０１にオフ電圧を与える。また、制御装置１１０は、測定された電荷量が所定の範囲内にあるか否かを判定する（ステップ８５）。すなわち、第１行のいずれかの画素のスイッチ素子のオフ抵抗不良や配線短絡などの欠陥によりリーク電流が流れて保持容量に蓄積されている電荷量が減少している場合や、スイッチ素子のオン抵抗が高すぎて、保持容量の充放電が十分に行われない場合には、計測される電荷量の総量が小さくなるため、第１行の画素２１０、２２０に欠陥がある画素（欠陥画素）が含まれる欠陥行であると判定することができる。ただし、この段階では、第１行のいずれの画素に欠陥があるかを特定することはできない。
【００４５】
判定後、全ての行の検査が終了しているか判定する（ステップ８６）。この段階では、第１行の検査しか終了していないため、ステップ８１に戻って、第２行の画素２３０、２４０に対して同様の検査を行う。こうして１行ごとに順次検査を行い、最終行の検査が終了すると、第１の検査工程が終了する。
【００４６】
次に、第１の検査工程で欠陥画素がある行（欠陥行）が発見されたか否かを判定する（ステップ８７）。もし、アクティブマトリクス基板２００内の全ての画素が正常であれば、欠陥行は存在しないため検査を終了する。もし、欠陥行が存在する場合には、欠陥行のみ第２の検査工程を行う。
【００４７】
第２の検査工程（ステップ８８）は、第２の実施態様で示した検査２と同様の工程で構成される。ただし、第２の実施態様では、ステップ６３〜６７で検査列に属する全ての行の画素の検査を行っているが、本実施態様では、第１の検査工程で欠陥行と判定された行の画素のみが検査対象となる。すなわち、ステップ６７の「所定の画素」が、欠陥行に属する画素となる。これにより、欠陥行から欠陥画素を特定することができる。
【００４８】
本実施態様では、まず通常環境下で第１の検査工程を行い、欠陥が発見されたアクティブマトリクス基板２００のみを第２の検査工程で検査を行うため、第２の実施態様で説明した効果に加えて、第２の検査工程の実行に必要な低圧環境を作り出す設備が小規模なもので済むという利点がある。
【００４９】
なお、上述した実施態様では、第２の検査工程として、検査２のみを実行しているが、スイッチ素子（２１１、２２１等）の動作検査が主な欠陥原因と考えられるアクティブマトリクス基板の検査の場合は、検査２に代えて検査１を実行してもよい。この場合は、第１の検査工程で発見された欠陥行のみに検査１を実行することになる。
【００５０】
また、検査１はスイッチ素子（２１１、２２１等）のみの欠陥検査であるのに対し、検査２はスイッチ素子（２１１、２２１等）と保持容量（２１２、２２２等）の双方の欠陥が発見できることを利用して、第２の検査工程で両方の検査を順次実行することにより、欠陥画素の特定とあわせて、欠陥原因の推定も可能となる。すなわち、検査１と検査２でともに欠陥判定される場合には、欠陥画素のスイッチ素子や配線の短絡に欠陥原因があると推定される。また、検査１では欠陥が発見できないが検査２では欠陥と判定される場合には、欠陥画素の保持容量に欠陥原因があると推定することができる。
【００５１】
以上、本発明に係る技術的思想を特定の実施例を参照しつつ詳細にわたり説明したが、本発明の属する分野における当業者には、請求項の趣旨及び範囲から離れることなく様々な変更及び改変を加えることが出来ることは明らかである。例えば、本発明に係る検査方法と、特許文献１に示した二次電子を測定する方法とを併用して検査を行うことも可能である。
【００５２】
また、上述した実施態様では、液晶パネルに利用されるアクティブマトリクス基板２００を例にとって検査方法等の説明を行っているが、本発明に係る検査方法等は、他のＦＰＤに利用されるアクティブマトリクス基板の検査にも適用できる。例えば、例えばＥＬパネルディスプレイ向けのアクティブマトリクス基板では、画素内の保持容量（２１２、２２２等）の電位によってＥＬ素子の電流量を制御するため、各画素の保持容量（２１２、２２２等）と並列に電圧電流変換回路（例えば、トランジスタ）が付加されている構造となっているが、電子線源から検査画素に電荷を照射して、その電荷量を電荷量測定装置で測定して欠陥判定を行うという、本発明の方法をそのまま利用することができる。したがって、本発明に係る技術的思想は、液晶パネルに利用されるアクティブマトリクス基板の検査方法のみならず、広くＦＰＤ向けのアクティブマトリクス基板の検査方法等を含む点に留意されたい。
【図面の簡単な説明】
【００５３】
【図１】本発明に係る検査装置の概略構成図である。
【図２】アクティブマトリクス基板の代表的な構成である。
【図３】二次電子のエネルギー量と二次電子の数の関係である。
【図４】第１および第２の実施態様の構成図である。
【図５】第１の実施態様のフローチャートである。
【図６】第２の実施態様のフローチャートである。
【図７】第３の実施態様の構成図である。
【図８】第３の実施態様のフローチャートである。
【符号の説明】
【００５４】
１００ 電子線源
１１０、１１１ 制御装置
２００ アクティブマトリクス基板
２１０、２２０、２３０、２４０ 画素
３００、３１０ 検査装置
３０３ 電荷量測定装置
【特許請求の範囲】
【請求項１】
選択的に動作可能な複数の画素をマトリクス状に配置したアクティブマトリクス基板の検査方法であって、
所定の検査画素に電子線を照射するステップと、
前記電子線により前記検査画素に供給された電荷量を測定するステップと、
前記電荷量に基づいて前記検査画素の欠陥の有無を判定するステップと、
を有することを特徴とするアクティブマトリクス基板の検査方法。
【請求項２】
前記検査画素が動作状態で、前記電子線を照射するステップと、前記電荷量を測定するステップとを同時に実行することを特徴とする、請求項１記載のアクティブマトリクス基板の検査方法。
【請求項３】
前記検査画素が非動作状態で前記電子線を照射するステップを実行した後に、前記検査画素を動作状態にして前記電荷量を測定するステップを実行することを特徴とする、請求項１記載のアクティブマトリクス基板の検査方法。
【請求項４】
前記アクティブマトリクス基板の検査方法が、さらに、
前記検査画素が動作状態で、前記電子線を照射するステップと、前記電荷量を測定するステップとを同時に実行する第１検査ステップと、
前記検査画素が非動作状態で前記電子線を照射するステップを実行した後に、前記検査画素を動作状態にして前記電荷量を測定するステップを実行する第２検査ステップと、
前記第１検査ステップの測定結果と前記第２検査ステップの測定結果とから、前記検査画素の欠陥の原因を推定するステップを有することを特徴とする請求項１記載のアクティブマトリクス基板の検査方法。
【請求項５】
複数のゲート線と、前記ゲート線と交差する複数のデータ線と、前記ゲート線と前記データ線との各交差点近傍に配置された画素と、前記複数のデータ線の一部または全てと電気的に接続可能なラスタ線とを備えたアクティブマトリクス基板の検査方法であって、
所定のゲート線が接続された複数の検査画素を動作状態にするステップと、
前記複数の検査画素が接続された各データ線と、前記ラスタ線とを電気的に接続するステップと、
前記複数の検査画素に順次電子線を照射しながら、前記ラスタ線に流れる電荷量を測定するステップと、
前記電荷量に基づいて前記検査画素の欠陥を判定するステップと、
を有することを特徴とするアクティブマトリクス基板の検査方法。
【請求項６】
複数のゲート線と、前記ゲート線と交差する複数のデータ線と、前記ゲート線と前記データ線との各交差点近傍に配置された画素と、前記複数のデータ線の一部または全てと電気的に接続可能なラスタ線とを備えたアクティブマトリクス基板の検査方法であって、
所定の非動作状態の検査画素に電子線を照射するステップと、
前記検査画素が接続されたデータ線と前記ラスタ線を電気的に接続するステップと、
前記検査画素を動作状態にして、前記ラスタ線に流れる電荷量を測定するステップと、
前記電荷量に基づいて前記検査画素の欠陥を判定するステップと、
を有することを特徴とするアクティブマトリクス基板の検査方法。
【請求項７】
複数のゲート線と、前記ゲート線と交差する複数のデータ線と、前記ゲート線と前記データ線との各交差点近傍に配置された画素と、前記複数のデータ線の一部または全てと電気的に接続可能なラスタ線とを備えたアクティブマトリクス基板の検査方法であって、
所定のゲート線が接続された複数の検査画素を動作状態にするステップと、
前記複数の検査画素が接続された各データ線と、前記ラスタ線とを電気的に接続するステップと、
前記ラスタ線に電圧を与えて前記複数の検査画素を同時に充電するステップと、
前記充電するステップを実行してから所定時間経過後に、前記複数の検査画素から放出された電荷の総量を測定するステップと、
前記電荷量に基づいて前記検査画素の欠陥の有無を判定するステップと、
前記判定するステップで、欠陥が有ると判定された場合には、請求項５記載の検査方法と請求項６記載の検査方法の一方または双方を実行するステップと、
を有することを特徴とするアクティブマトリクス基板の検査方法。
【請求項８】
選択的に動作可能な複数の画素をマトリクス状に配置したアクティブマトリクス基板の製造方法であって、前記製造方法は前記アクティブマトリクス基板を製造する工程と前記基板を検査する工程を含み、前記基板を検査する工程が、
所定の検査画素に電子線を照射するステップと、
前記電子線により前記検査画素に供給された電荷量を測定するステップと、
前記電荷量に基づいて前記検査画素の欠陥の有無を判定するステップと、
を有することを特徴とするアクティブマトリクス基板の製造方法。
【請求項９】
複数のゲート線と、前記ゲート線と交差する複数のデータ線と、前記ゲート線と前記データ線との各交差点近傍に配置された画素と、前記複数のデータ線の一部または全てと電気的に接続可能なラスタ線とを備えたアクティブマトリクス基板の検査装置であって、前記検査装置が、
所定の検査画素に電子線を照射する電子線源と、
前記検査画素に供給された電荷量を測定する電荷量測定装置と、
前記検査装置の動作を制御する制御装置とを備え、
前記制御装置が、前記ゲート線が接続された複数の検査画素を動作状態にし、かつ、前記複数の検査画素が接続された各データ線と前記ラスタ線とを電気的に接続した後に、前記電子線源により前記複数の検査画素に順次電子線を照射して、照射時に前記ラスタ線に流れる電荷量を前記電荷量測定装置により測定する機能を有することを特徴とするアクティブマトリクス基板の検査装置。
【請求項１０】
複数のゲート線と、前記ゲート線と交差する複数のデータ線と、前記ゲート線と前記データ線との各交差点近傍に配置された画素と、前記複数のデータ線の一部または全てと電気的に接続可能なラスタ線とを備えたアクティブマトリクス基板の検査装置であって、前記検査装置が、
所定の検査画素に電子線を照射する電子線源と、
前記検査画素に供給された電荷量を測定する電荷量測定装置と、
前記検査装置の動作を制御する制御装置とを備え、
前記制御装置が、検査画素を非動作状態に設定して、前記電子線源により前記検査画素に電子線を照射した後に、前記検査画素が接続されたデータ線と前記ラスタ線を電気的に接続するとともに、前記検査画素を動作状態にして、前記前記ラスタ線に流れる電荷量を前記電荷量測定装置により測定する機能を有することを特徴とするアクティブマトリクス基板の検査装置。
【請求項１】
選択的に動作可能な複数の画素をマトリクス状に配置したアクティブマトリクス基板の検査方法であって、
所定の検査画素に電子線を照射するステップと、
前記電子線により前記検査画素に供給された電荷量を測定するステップと、
前記電荷量に基づいて前記検査画素の欠陥の有無を判定するステップと、
を有することを特徴とするアクティブマトリクス基板の検査方法。
【請求項２】
前記検査画素が動作状態で、前記電子線を照射するステップと、前記電荷量を測定するステップとを同時に実行することを特徴とする、請求項１記載のアクティブマトリクス基板の検査方法。
【請求項３】
前記検査画素が非動作状態で前記電子線を照射するステップを実行した後に、前記検査画素を動作状態にして前記電荷量を測定するステップを実行することを特徴とする、請求項１記載のアクティブマトリクス基板の検査方法。
【請求項４】
前記アクティブマトリクス基板の検査方法が、さらに、
前記検査画素が動作状態で、前記電子線を照射するステップと、前記電荷量を測定するステップとを同時に実行する第１検査ステップと、
前記検査画素が非動作状態で前記電子線を照射するステップを実行した後に、前記検査画素を動作状態にして前記電荷量を測定するステップを実行する第２検査ステップと、
前記第１検査ステップの測定結果と前記第２検査ステップの測定結果とから、前記検査画素の欠陥の原因を推定するステップを有することを特徴とする請求項１記載のアクティブマトリクス基板の検査方法。
【請求項５】
複数のゲート線と、前記ゲート線と交差する複数のデータ線と、前記ゲート線と前記データ線との各交差点近傍に配置された画素と、前記複数のデータ線の一部または全てと電気的に接続可能なラスタ線とを備えたアクティブマトリクス基板の検査方法であって、
所定のゲート線が接続された複数の検査画素を動作状態にするステップと、
前記複数の検査画素が接続された各データ線と、前記ラスタ線とを電気的に接続するステップと、
前記複数の検査画素に順次電子線を照射しながら、前記ラスタ線に流れる電荷量を測定するステップと、
前記電荷量に基づいて前記検査画素の欠陥を判定するステップと、
を有することを特徴とするアクティブマトリクス基板の検査方法。
【請求項６】
複数のゲート線と、前記ゲート線と交差する複数のデータ線と、前記ゲート線と前記データ線との各交差点近傍に配置された画素と、前記複数のデータ線の一部または全てと電気的に接続可能なラスタ線とを備えたアクティブマトリクス基板の検査方法であって、
所定の非動作状態の検査画素に電子線を照射するステップと、
前記検査画素が接続されたデータ線と前記ラスタ線を電気的に接続するステップと、
前記検査画素を動作状態にして、前記ラスタ線に流れる電荷量を測定するステップと、
前記電荷量に基づいて前記検査画素の欠陥を判定するステップと、
を有することを特徴とするアクティブマトリクス基板の検査方法。
【請求項７】
複数のゲート線と、前記ゲート線と交差する複数のデータ線と、前記ゲート線と前記データ線との各交差点近傍に配置された画素と、前記複数のデータ線の一部または全てと電気的に接続可能なラスタ線とを備えたアクティブマトリクス基板の検査方法であって、
所定のゲート線が接続された複数の検査画素を動作状態にするステップと、
前記複数の検査画素が接続された各データ線と、前記ラスタ線とを電気的に接続するステップと、
前記ラスタ線に電圧を与えて前記複数の検査画素を同時に充電するステップと、
前記充電するステップを実行してから所定時間経過後に、前記複数の検査画素から放出された電荷の総量を測定するステップと、
前記電荷量に基づいて前記検査画素の欠陥の有無を判定するステップと、
前記判定するステップで、欠陥が有ると判定された場合には、請求項５記載の検査方法と請求項６記載の検査方法の一方または双方を実行するステップと、
を有することを特徴とするアクティブマトリクス基板の検査方法。
【請求項８】
選択的に動作可能な複数の画素をマトリクス状に配置したアクティブマトリクス基板の製造方法であって、前記製造方法は前記アクティブマトリクス基板を製造する工程と前記基板を検査する工程を含み、前記基板を検査する工程が、
所定の検査画素に電子線を照射するステップと、
前記電子線により前記検査画素に供給された電荷量を測定するステップと、
前記電荷量に基づいて前記検査画素の欠陥の有無を判定するステップと、
を有することを特徴とするアクティブマトリクス基板の製造方法。
【請求項９】
複数のゲート線と、前記ゲート線と交差する複数のデータ線と、前記ゲート線と前記データ線との各交差点近傍に配置された画素と、前記複数のデータ線の一部または全てと電気的に接続可能なラスタ線とを備えたアクティブマトリクス基板の検査装置であって、前記検査装置が、
所定の検査画素に電子線を照射する電子線源と、
前記検査画素に供給された電荷量を測定する電荷量測定装置と、
前記検査装置の動作を制御する制御装置とを備え、
前記制御装置が、前記ゲート線が接続された複数の検査画素を動作状態にし、かつ、前記複数の検査画素が接続された各データ線と前記ラスタ線とを電気的に接続した後に、前記電子線源により前記複数の検査画素に順次電子線を照射して、照射時に前記ラスタ線に流れる電荷量を前記電荷量測定装置により測定する機能を有することを特徴とするアクティブマトリクス基板の検査装置。
【請求項１０】
複数のゲート線と、前記ゲート線と交差する複数のデータ線と、前記ゲート線と前記データ線との各交差点近傍に配置された画素と、前記複数のデータ線の一部または全てと電気的に接続可能なラスタ線とを備えたアクティブマトリクス基板の検査装置であって、前記検査装置が、
所定の検査画素に電子線を照射する電子線源と、
前記検査画素に供給された電荷量を測定する電荷量測定装置と、
前記検査装置の動作を制御する制御装置とを備え、
前記制御装置が、検査画素を非動作状態に設定して、前記電子線源により前記検査画素に電子線を照射した後に、前記検査画素が接続されたデータ線と前記ラスタ線を電気的に接続するとともに、前記検査画素を動作状態にして、前記前記ラスタ線に流れる電荷量を前記電荷量測定装置により測定する機能を有することを特徴とするアクティブマトリクス基板の検査装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００８−１２９１００（Ｐ２００８−１２９１００Ａ）
【公開日】平成２０年６月５日（２００８．６．５）
【国際特許分類】
【出願番号】特願２００６−３１０９２４（Ｐ２００６−３１０９２４）
【出願日】平成１８年１１月１７日（２００６．１１．１７）
【出願人】（３９９１１７１２１）アジレント・テクノロジーズ・インク (710)
【氏名又は名称原語表記】ＡＧＩＬＥＮＴ ＴＥＣＨＮＯＬＯＧＩＥＳ， ＩＮＣ．
【Ｆターム（参考）】
【公開日】平成２０年６月５日（２００８．６．５）
【国際特許分類】
【出願日】平成１８年１１月１７日（２００６．１１．１７）
【出願人】（３９９１１７１２１）アジレント・テクノロジーズ・インク (710)
【氏名又は名称原語表記】ＡＧＩＬＥＮＴ ＴＥＣＨＮＯＬＯＧＩＥＳ， ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]