エレクトロルミネッセンスディスプレイパネル及びその製造方法
【課題】画素電極に段差を抑制する。
【解決手段】ＥＬディスプレイパネル１は、絶縁基板３２と、絶縁基板３２上に形成された供給線４と、画素ごとに基板上に形成されたキャパシタの他方の電極８１と、電極８１及び供給線４を被覆したゲート絶縁膜３４と、ゲート絶縁膜３４上において電極８１に対向した一方の電極８２と、電極８２を被覆した保護絶縁膜４０と、保護絶縁膜４０から突出するよう供給線４に積層された導電膜４４と、保護絶縁膜４０上に成膜された第１平坦化膜４５と、第１平坦化膜４５上に成膜された第２平坦化膜４６と、第２平坦化膜４６上において画素ごとに設けられたサブピクセル電極１２と、サブピクセル電極１２上に形成された有機化合物発光層１４と、有機化合物発光層１４上に形成された共通電極１６と、を備える。
【解決手段】ＥＬディスプレイパネル１は、絶縁基板３２と、絶縁基板３２上に形成された供給線４と、画素ごとに基板上に形成されたキャパシタの他方の電極８１と、電極８１及び供給線４を被覆したゲート絶縁膜３４と、ゲート絶縁膜３４上において電極８１に対向した一方の電極８２と、電極８２を被覆した保護絶縁膜４０と、保護絶縁膜４０から突出するよう供給線４に積層された導電膜４４と、保護絶縁膜４０上に成膜された第１平坦化膜４５と、第１平坦化膜４５上に成膜された第２平坦化膜４６と、第２平坦化膜４６上において画素ごとに設けられたサブピクセル電極１２と、サブピクセル電極１２上に形成された有機化合物発光層１４と、有機化合物発光層１４上に形成された共通電極１６と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロルミネッセンス素子を画素ごとに設けたエレクトロルミネッセンスディスプレイパネル及びその製造方法に関する。
【背景技術】
【０００２】
エレクトロルミネッセンスディスプレイパネルは大きく分けてパッシブ駆動方式のものと、アクティブマトリクス駆動方式のものに分類することができるが、アクティブマトリクス駆動方式のディスプレイパネルが高コントラスト、高精細といった点でパッシブ駆動方式のディスプレイよりも優れている。例えば特許文献１に記載された従来のアクティブマトリクス駆動方式のディスプレイパネルにおいては、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）と、階調データに応じた電圧信号がゲートに印加されて有機ＥＬ素子に電流を流す駆動トランジスタと、この駆動トランジスタのゲートに階調データに応じた電圧信号を供給するためのスイッチングを行うスイッチ用トランジスタと、スイッチ用トランジスタのオフ時に電荷を保持するキャパシタとが、サブピクセルごとに設けられている。
【０００３】
また、有機ＥＬ素子の画素電極がマトリクス状に配列され、画素電極上に有機化合物発光層が形成され、有機ＥＬ素子の共通電極が有機化合物発光層上に形成されている。
【０００４】
このようなディスプレイパネルでは、走査線が選択されるとスイッチング用トランジスタがオンになり、その時に輝度を表すレベルの電圧が信号線を介して駆動トランジスタのゲートに印加される。これにより、駆動トランジスタがオンになり、ゲート電圧のレベルに応じた大きさの駆動電流が電源から駆動トランジスタのソース−ドレインを介して有機ＥＬ素子に流れ、有機ＥＬ素子が電流の大きさに応じた輝度で発光する。走査線の選択が終了してから次にその走査線が選択されるまでの間では、スイッチ用トランジスタがオフになっても駆動トランジスタのゲート電圧のレベルがキャパシタによって保持され続け、有機ＥＬ素子が電圧に応じた駆動電流の大きさに従った輝度で発光する。
【０００５】
ディスプレイパネルを駆動するために、ディスプレイパネルの周辺に駆動回路を設け、ディスプレイパネルの表示領域内に形成された配線（例えば、走査線、信号線、供給線等）に電圧を印加することが行われている。配線を通じて有機ＥＬ素子に電流が流れることになり、このような配線は薄膜トランジスタの電極と同時にパターニングされる。即ち、ディスプレイパネルを製造するにあたって、薄膜トランジスタの電極のもととなる導電性薄膜に対してフォトリソグラフィー法、エッチング法を行うことによって、その導電性薄膜から薄膜トランジスタの電極を形状加工するとともに、同時に配線も形状加工する。そのため、配線の厚さは薄膜トランジスタの電極の厚さと同じになる。
【特許文献１】特開平８−３３０６００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、薄膜トランジスタの電極は構造上、薄く設計されているため、配線も薄くなるが、そのため配線の電気抵抗が高い。そのような配線から有機ＥＬ素子に電流を流そうとすると、配線の電気抵抗によって、電圧降下が発生したり、配線を通じた電流の流れの遅延が生じたりする。そのため、本出願人は、電圧降下及び電流遅延を抑えるために配線を低抵抗化するために、配線上に別途金属層を積層することを開発している。
【０００７】
ところが、金属層、キャパシタ及び薄膜トランジスタ等を被覆するように樹脂層が積層されているので、樹脂層の表面は金属層の上の部分と、キャパシタの上の部分で段差が生じてしまう。有機ＥＬ素子の画素電極がキャパシタの上において樹脂層上に形成されているので、画素電極が段差にかかってしまい、画素電極にも段差が生じてしまう。そのため、画素電極上に形成された有機化合物発光層の厚みが均一にならず、有機化合物発光層の薄い部分に流れる電流と厚い部分に流れる電流に差が生じこれらの間で発光輝度に差が発生してしまう。強いては、有機化合物発光層が途切れてしまい、画素電極と共通電極がショートしてしまうこともある。
【０００８】
そこで、本発明は、上記のような問題点を解決しようとしてなされたものであり、画素電極に段差を抑制することことを目的とする。
【課題を解決するための手段】
【０００９】
以上の課題を解決するために、本発明に係るエレクトロルミネッセンスディスプレイパネルは、
基板と、
前記基板上に形成された導電膜と、
前記導電膜の周囲に形成された第１平坦化膜と、
前記導電膜及び前記第１平坦化膜を覆うように形成された第２平坦化膜と、
前記第２平坦化膜上に形成された有機ＥＬ素子と、
を備えることを特徴とする。
前記有機ＥＬ素子の下方には、キャパシタが配置されていてもよい。
前記第２平坦化膜は前記第１平坦化膜よりも平坦化性に優れている材料からなることが好ましい。
【００１０】
本発明に係るエレクトロルミネッセンスディスプレイパネルの製造方法は、
導電膜が形成された基板上に第１平坦化膜を成膜し、
前記導電膜上に位置する前記第１平坦化膜を除去し、
前記導電膜及び前記第１平坦化膜を覆うように第２平坦化膜を形成する、
ことを特徴とする。
【００１１】
前記第１平坦化膜は感光性樹脂であることが好ましい。
前記第２平坦化膜は前記第１平坦化膜よりも平坦化性に優れている材料からなるが好ましい。
【発明の効果】
【００１２】
本発明によれば、導電膜と基板との間の段差を第１平坦化膜が緩和し、さらに第２平坦化膜が、第１平坦化膜及び導電膜を覆うように形成することで、導電膜上と導電膜の周囲上での段差を抑制することができる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。また、以下の説明において、エレクトロルミネッセンス（Electro Luminescence）という用語をＥＬと略称する。
【００１４】
更に以下においてはカラーディスプレイパネルとして説明を行うため、「ピクセル」が赤、緑、青の「サブピクセル」からなるものとして、「サブピクセル」という用語を用いるが、モノクロディスプレイパネルの場合には、「サブピクセル」という用語が「ピクセル」という用語になる。つまり、カラーディスプレイパネルの場合には、「サブピクセル」が「画素」に相当し、モノクロディスプレイパネルの場合には、「ピクセル」が「画素」に相当する。
【００１５】
図１は、アクティブマトリクス駆動方式で動作するＥＬディスプレイパネル１の２行３列分のサブピクセルの回路図である。図１では、図面を簡略化するために２行３列分のサブピクセルを示したが、実際にはより多くの行数及び列数分のサブピクセルが配列されている。
【００１６】
図１に示すように、ＥＬディスプレイパネル１には、複数の走査線２が互いに平行となるよう配列され、複数の信号線３が走査線２と直交するよう配列され、隣り合う走査線２の間において供給線４が走査線２と平行になるよう設けられている。走査線２と信号線３によって囲まれた矩形領域がサブピクセルとなり、複数のサブピクセルがマトリクス状に配列されている。
【００１７】
１サブピクセルにつき薄膜トランジスタ５，６，７とキャパシタ８と有機ＥＬ素子１０とが設けられている。以下、薄膜トランジスタ５をスイッチトランジスタ５と称し、薄膜トランジスタ６を保持トランジスタ６と称し、薄膜トランジスタ７を駆動トランジスタ７と称する。
【００１８】
それぞれのサブピクセルでは、スイッチトランジスタ５のゲートが走査線２に接続され、スイッチトランジスタ５のドレインとソースのうちの一方が信号線３に接続され、スイッチトランジスタ５のドレインとソースのうちの他方が有機ＥＬ素子１０のアノード、キャパシタ８の一方の電極８２及び駆動トランジスタ７のソースとドレインのうちの一方に接続されている。駆動トランジスタ７のソースとドレインのうちの他方が供給線４に接続され、駆動トランジスタ７のゲートがキャパシタ８の他方の電極８１及び保持トランジスタ６のドレインとソースのうちの一方に接続されている。保持トランジスタ６のドレインとソースのうちの他方が供給線４に接続され、保持トランジスタ６のゲートが走査線２に接続されている。
【００１９】
全てのサブピクセルの有機ＥＬ素子１０はカソードを共通電極とし、カソードが接地といった一定電圧Ｖcomに保たれている。有機ＥＬ素子１０の発光色については、同一の行の有機ＥＬ素子１０は赤、緑、青の順に配列され、同一の列の有機ＥＬ素子１０は同じ色となっている。
【００２０】
ＥＬディスプレイパネル１の周囲において走査線２が電圧制御の第１の走査側ドライバに接続され、供給線４が電圧制御の第２の走査側ドライバに接続され、信号線３が電流制御のデータ側ドライバに接続され、これらドライバによってＥＬディスプレイパネル１がアクティブマトリクス駆動方式で駆動される。
【００２１】
図２は、ＥＬディスプレイパネル１の２行６列分のサブピクセルの概略平面図であり、図３は、図２の切断線III−IIIに沿った面の矢視断面図であり、図４は、図２の切断線IV−IVに沿った面の矢視断面図である。図２に示すように、同じ行の走査線２と供給線４との間においては有機ＥＬ素子１０の発光領域となる有機化合物発光層１４が行方向に配列され、信号線３と隣りの信号線３との間においては有機化合物発光層１４が列方向に配列され、全体として有機化合物発光層１４がマトリクス状に配列されている。
【００２２】
図３に示すように、有機ＥＬ素子１０のアノードとなるサブピクセル電極１２が有機化合物発光層１４の下に形成され、有機ＥＬ素子１０のカソードとなる共通電極１６が有機化合物発光層１４の上に形成され、下からサブピクセル電極１２、有機化合物発光層１４、共通電極１６の順に積層された構造が有機ＥＬ素子１０となる。サブピクセル電極１２はサブピクセルごとに独立して形成され、サブピクセル電極１２がマトリクス状に配列されている。共通電極１６がべた一面に成膜され、共通電極１６は全てのサブピクセルに共通した電極である。
【００２３】
サブピクセル電極１２は、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）からなる。
【００２４】
有機化合物発光層１４は、例えばサブピクセル電極１２から順に正孔輸送層、発光層の順に積層した二層構造である。正孔輸送層は、例えば、導電性高分子であるＰＥＤＯＴ（ポリチオフェン）及びドーパントであるＰＳＳ（ポリスチレンスルホン酸）からなり、発光層は、ポリフェニレンビニレン系発光材料からなる。
【００２５】
共通電極１６は、サブピクセル電極１２よりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金で形成されている。また、共通電極１６は、上記各種材料の層が積層された積層構造となっていても良いし、以上の各種材料の層に加えてより高仕事関数の金属層が堆積した積層構造となっていても良く、具体的には、有機化合物発光層１４と接する界面側に成膜された低仕事関数の層として高純度のバリウム層と、高仕事関数の層としてバリウム層を被覆したアルミニウム層との積層構造や、低仕事関数の層として下層にリチウム層、高仕事関数の層として上層にアルミニウム層が設けられた積層構造が挙げられる。
【００２６】
サブピクセル電極１２はトランジスタアレイパネル３０の表面に積層されており、このトランジスタアレイパネル３０に走査線２、信号線３、供給線４、スイッチトランジスタ５、保持トランジスタ６、駆動トランジスタ７及びキャパシタ８が設けられている。
【００２７】
トランジスタアレイパネル３０は透明な絶縁基板３２をベースとしており、絶縁基板３２上に絶縁膜、導電膜、半導体膜、不純物半導体膜等がパターニングされることで、走査線２、信号線３、供給線４、スイッチトランジスタ５、保持トランジスタ６、駆動トランジスタ７及びキャパシタ８が設けられている。
【００２８】
図４に示すように、駆動トランジスタ７はアモルファスシリコントランジスタであり、逆スタガ構造とされている。つまり、駆動トランジスタ７は、絶縁基板３２上に形成されたゲート７１と、ゲート７１を被覆したゲート絶縁膜３４を挟んでゲート７１に対向した半導体膜７２と、半導体膜７２の中央部上に形成された絶縁膜からなるチャネル保護膜７３と、半導体膜７３の両端部上において互いに離間するよう形成された不純物半導体膜７４，７５と、ドレインとソースのうちの一方の電極７６であって不純物半導体膜７４上に形成された電極７６と、ドレインとソースのうちの他方の電極７７であって不純物半導体膜７５上に形成された電極７７と、から構成されている。
【００２９】
スイッチトランジスタ５及び保持トランジスタ６も駆動トランジスタ７と同様に逆スタガ構造とされており、絶縁基板３２上に形成されたゲートと、ゲートを被覆したゲート絶縁膜３４を挟んでゲートに対向した半導体膜と、半導体膜の中央部上に形成されたチャネル保護膜と、半導体膜の両端部上において互いに離間するよう形成された不純物半導体膜と、一方の不純物半導体膜上に形成されたドレインと、他方の不純物半導体膜上に形成されたソースと、から構成されている。スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７は、共通の保護絶縁膜４０によって被覆されている。なお、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７はポリシリコントランジスタであってもよく、コプラナ型構造であってもよい。
【００３０】
図２〜図４に示すように、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のゲートは、絶縁基板３２上にべた一面に成膜された導電膜（例えば、アルミニウム−チタン合金）のパターニングにより形成されたものであり、ゲートのほかに走査線２、供給線４、キャパシタ８の他方の電極８１もこの導電膜のパターニングより形成されたものである。
【００３１】
ゲート絶縁膜３４はべた一面に成膜され、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のゲート、キャパシタ８の他方の電極８１、走査線２、供給線４は共通のゲート絶縁膜３４によって被覆されている。信号線３の間においては、開口部３５が走査線２に重なるようゲート絶縁膜３４に形成され、開口部３６が供給線４に重なるようゲート絶縁膜３４に形成されている。
【００３２】
スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のソースとドレインは、ゲート絶縁膜３４上にべた一面に成膜された導電膜（例えば、クロムにアルミニウム−チタン合金を積層した膜）のパターニングにより形成されたものであり、キャパシタ８の一方の電極８２及び信号線３もこの導電膜のパターニングにより形成されたものである。更に、開口部３５内において導電パターン３７が走査線２に積層され、開口部３６内において導電パターン３８が供給線４に積層されており、導電パターン３７，３８も、ゲート絶縁膜３４上にべた一面に成膜された導電膜のパターニングにより形成されたものである。キャパシタ８の一方の電極８２は、ゲート絶縁膜３４を挟んでキャパシタ８の他方の電極８１に対向するよう形成されている。図３に示すキャパシタ８の一方の電極８２が、信号線３に沿って配置されるスイッチトランジスタ５のドレインとソースのうちの他方と接続されている。
【００３３】
スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のソースとドレインのほかにキャパシタ８の一方の電極８２及び信号線３も、共通の保護絶縁膜４０によって被覆されている。保護絶縁膜４０には、開口部４０ａが導電パターン３７に重なるよう形成されているとともに、開口部４０ｂが導電パターン３８に重なるよう形成されている。更に、開口部４０ａ内においてコンタクト層４１が導電パターン３７に積層され、開口部４０ｂ内において下地メッキ層４２が導電パターン３８に積層されている。走査線２の上方に設けられたコンタクト層４１は、表示領域外に形成されるコンタクトホールを介して走査線２を走査する走査ドライバの各端子と接続されている。下地メッキ層４２の上面には銅からなる導電膜４４が積層されており、この導電膜４４は下地メッキ層４２を下地電極としてメッキ法により成長させたものである。従って、導電膜４４は、走査線２、信号線３、供給線４、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のゲート、ソース、ドレイン等と比較してもこれらよりも十分に厚く設けられ、導電膜４４が４１ｂから保護絶縁膜４０の表面よりも高く突出した状態とされている。コンタクト層４１及び下地メッキ層４２は同一の導電膜をパターニングすることによって一括に形成されている。導電膜４４は、下地メッキ層４２、導電パターン３８を介して供給線４に接続されている。なお、コンタクト層４１の代わりに、導電膜４４を接着するための中間層としても良い。
【００３４】
保護絶縁膜４０上には、導電膜４４の周囲を除いて第１平坦化膜４５が成膜されている。第１平坦化膜４５の厚さは、保護絶縁膜４０の表面を基準とした導電膜４４の突出高さにほぼ等しく、この第１平坦化膜４５の表面が平坦となっており、走査線２、スイッチトランジスタ５、保持トランジスタ６、駆動トランジスタ７及びキャパシタ８等による凹凸が第１平坦化膜４５によって解消されている。更に、導電膜４４の周囲を除いて第１平坦化膜４５が成膜されることで、保護絶縁膜４０の表面と導電膜４４の頭頂との間の段差が解消される。第１平坦化膜４５の厚さは導電膜４４の突出した高さに等しいことが好ましいが、第１平坦化膜４５は導電膜４４がより薄くてもよい。
【００３５】
第１平坦化膜４５上には有機樹脂等からなる第２平坦化膜４６がべた一面に成膜され、この第２平坦化膜４６によって導電膜４４が被覆されている。第２平坦化膜４６は、第１平坦化膜４５よりも平坦性が高い材料から選択されている。このように第１平坦化膜４５上に第２平坦化膜４６が成膜されることで、第２平坦化膜４６の表面の平坦度が向上する。
【００３６】
この第２平坦化膜４６の表面に有機ＥＬ素子が形成されることになり、有機ＥＬ素子のサブピクセル電極１２が第２平坦化膜４６の表面でマトリクス状に配列されている。サブピクセル電極１２は保護絶縁膜４０、第１平坦化膜４５及び第２平坦化膜４６を介してキャパシタ８の電極８２に一部対向している。各サブピクセル電極１２の中央部が露出され、且つサブピクセル電極１２の周縁の２辺乃至４辺を覆うように絶縁膜４７が第２平坦化膜４６上に形成されている。絶縁膜４７がサブピクセル電極１２の周縁の相対向する２辺のみを覆っている場合は、絶縁膜４７は走査線２及び供給線４と平行となって各走査線２及び各供給線４に重なっているストライプ形状に配置されている。
【００３７】
絶縁膜４７上には、メッキ法により成長させた共通配線４８が走査線２及び供給線４と平行となるよう形成されている。共通配線４８の表面には、撥水性・撥油性を有した撥液性導通膜４９が成膜されている。撥液性導通膜４９は、次の化学式（１）に示されたトリアジントリチオールの１又は２のチオール基（−ＳＨ）の水素原子（Ｈ）が還元離脱し、硫黄原子（Ｓ）が金属である共通配線４８の表面に酸化吸着したものである。
【００３８】
【化１】
【００３９】
撥液性導通膜４９はトリアジントリチオール分子ユニットが共通配線４８の表面にごく薄く被膜された膜であるから、撥液性導通膜４９が非常に低抵抗であって厚さ方向に導通する。なお、撥液性導通膜４９は、トリアジントリチオールに限らず、トリアジンジチオール等のトリアジン化合物でもよく、撥水性・撥油性を顕著にするためにトリアジントリチオールに代えて、トリアジントリチオールの１又は２のチオール基がフッ化アルキル基に置換したトリアジンチオール誘導体でも良い。
【００４０】
共通電極１６は全てのサブピクセルに共通した電極であるので、共通電極１６が共通配線４８をも被覆してべた一面に成膜されている。
【００４１】
ＥＬディスプレイパネル１の製造方法について説明する。
まず、気相成長法（スパッタリング、蒸着法等）によって絶縁基板３２の表面に導電膜を成膜し、フォトリソグラフィー法・エッチング法によってその導電膜をパターニングする。これにより、キャパシタ８の他方の電極８１と、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のゲートと、走査線２と、供給線４とを形成する。
【００４２】
次に、気相成長法によって窒化シリコン又は酸化シリコン等のゲート絶縁膜３４をべた一面に成膜し、ゲート絶縁膜３４によってキャパシタ８の他方の電極８１と、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のゲートと、走査線２と、供給線４とを被覆する。次に、供給線４上において開口部３６をゲート絶縁膜３４に形成し、走査線２上において開口部３５をゲート絶縁膜３４に形成する。次に、気相成長法によって導電膜をゲート絶縁膜３４上にべた一面に成膜し、フォトリソグラフィー法・エッチング法によってその導電膜をパターニングする。これにより、キャパシタ８の一方の電極８２と、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７の各ドレイン・ソースと、信号線３と、導電パターン３７，３８とを形成する。キャパシタ８の一方の電極８２は他方の電極８１に対向させるようパターニングされている。
【００４３】
次に、気相成長法によって窒化シリコン又は酸化シリコン等の保護絶縁膜４０をべた一面に成膜し、保護絶縁膜４０によってキャパシタ８の一方の電極８２と、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のドレイン・ソースと、信号線３と、導電パターン３７，３８とを被覆するよう形成する。次に、供給線４上において開口部４０ｂを保護絶縁膜４０に形成し、走査線２上において開口部４０ａを保護絶縁膜４０に形成する。次に、開口部４０ａ内の導電パターン３７上及び開口部４０ｂ内の導電パターン３８上にそれぞれスパッタ等で銅からなるコンタクト層４１及び下地メッキ層４２を形成する。次に、供給線４に電圧を印加した電解メッキ法を行うことで、下地メッキ層４２上に導電膜４４を成長させる。このとき、導電膜４４が開口部４０ｂから突出して保護絶縁膜４０の表面よりも導電膜４４が高くなるように導電膜４４を成長させる。なお、導電膜４４を電解メッキ法ではなく無電解メッキ法によって成膜しても良い。
【００４４】
次に、絶縁基板３２を回転台で回転させながら、保護絶縁膜４０上にポリイミド等の感光性樹脂を塗布する（スピンコート法）ことで、第１平坦化膜４５を成膜する（図５）。ここで、第１平坦化膜４５の厚さは導電膜４４の突出高さに等しいことが好ましいが、導電膜４４が第１平坦化膜４５より厚くてもよい。このように第１平坦化膜４５を成膜すると、図５に示すように、第１平坦化膜４５は導電膜４４の部分の上において盛り上がった状態になっている。基板上に４００〜４２０ｎｍ厚のＡｌ合金膜を堆積してからパターニングして導電膜４４と同様に段差を生じさせ、その上に窒化シリコン膜を成膜し、Ａｌ合金膜がある部分とない部分での段差を４２０ｎｍとし、さらにその上に第１平坦化膜４５として利用できる感光性樹脂（ＪＳＲ社製 PC403）を成膜したところ、図８に示すように、段差が１９０ｎｍ程度に縮まり、平坦度が５４％になることが確認された。このように盛り上がった部分の段差は、導電膜４４の突出高さよりも十分低い。なお、この感光性樹脂の粘度を３０ＣＰとしたときの、スピンコートの回転速度を５００ｒｐｍ、成膜時間を６秒、或いは、スピンコートの回転速度を１０００ｒｐｍ、成膜時間２０秒に設定している。第１平坦化膜４５の厚さが厚くても、絶縁基板３２の回転速度を調整し、スピンコート法により図５に示すように、導電膜４４上を第１平坦化膜４５が覆うことが可能になる。なお、図８において、凡例（塗布前）については導電膜４４のトップ部分の高さ位置をゼロ基準とし、凡例（第一平坦化膜）については導電膜４４の上における第１平坦化膜４５の表面の高さ位置をゼロ基準とする。
【００４５】
次に、感光性樹脂を露光・現像することによって、図６に示すように、第１平坦化膜４５を導電膜４４の周囲の部分で除去し開口部４５ａを形成する。ここで、第１平坦化膜４５がポジ型の場合には、導電膜４４の周囲部分を露光し、第１平坦化膜４５がネガ型の場合には、導電膜４４の周囲部分を除いた部分を露光する。
【００４６】
次に、図７に示すように、スピンコート法によって第１平坦化膜４５上に絶縁膜からなる非感光性の第２平坦化膜４６を成膜する。基板上に４００〜４２０ｎｍ厚のＡｌ合金膜を堆積してからパターニングして導電膜４４と同様に段差を生じさせ、その上に窒化シリコン膜を成膜し、Ａｌ合金膜がある部分とない部分での段差を４２０ｎｍとし、さらにその上に、第１平坦化膜４５を成膜することなしに、第２平坦化膜４６として利用できる非感光性平坦化材料（長瀬産業製 SRK-762）を成膜したところ、図８に示すように、段差が１９０ｎｍ程度に縮まり、平坦度が９４％になることが確認された。なお、非感光性平坦化材料の粘度を１０ＣＰとしたときの、スピンコートの回転速度を５００ｒｐｍ、成膜時間を６秒、或いは、スピンコートの回転速度を１０００ｒｐｍ、成膜時間２０秒に設定している。このように、第２平坦化膜４６は、平坦度が第１平坦化膜４５の平坦度よりも高いが、感光性ではないために第１平坦化膜４５の代替として用いると、導電膜４４を露出するためには、さらに上部にフォトリソマスクを形成してエッチングしなければ開口部４５ａが形成されない。また、第１平坦化膜４５を兼ねて第２平坦化膜４６のみを形成すると、導電膜４４の段差によって周囲が隆起してしまい平坦度が低くなってしまう。
つまり、第１平坦化膜４５を感光性樹脂としたことにより、段差抑制のために導電膜４４上をエッチングするためのフォトレジストマスクを形成しなくてよく、さらに、平坦度が第１平坦化膜４５の平坦度よりも高い第２平坦化膜を形成したので、より表面を平滑にすることができる。このため、導電膜４４を数μｍとしても第１平坦化膜４５及び第２平坦化膜４６を組み合わせることによって十分段差を緩和することができる。なお、図８において、凡例（第二平坦化膜）については導電膜４４の上における第２平坦化膜４６の表面の高さ位置をゼロ基準とする。
【００４７】
次に、気相成長法、フォトリソグラフィー法、エッチング法を順に行うことによって、サブピクセルごとにサブピクセル電極１２を形成する。次に、気相成長法、フォトリソグラフィー法、エッチング法を順に行うことによって、走査線２及び供給線４に重なるように絶縁膜４７を形成する。次に、メッキ法によって絶縁膜４７の上に共通配線４８を成長させる。メッキ法によって共通配線４８を成長させたので、共通配線４８の高さは絶縁膜４７、サブピクセル電極１２の厚みよりも大きい。共通配線４８の材料としては、銅、銀又は金を用いると良い。
【００４８】
次に、トリアジンチオール化合物の水酸化ナトリム水溶液を精製する。次に、室温においてトリアジンチオール化合物の水酸化ナトリウム水溶液にトランジスタアレイパネル３０を浸漬すると、金属からなる共通配線４８の表面にトリアジンチール化合物の撥液性導通膜４９が選択的に形成され撥液性を示すことになるが、ＩＴＯ等の金属酸化物からなるサブピクセル電極１２及び絶縁膜４７の表面にはトリアジンチオール化合物の膜が撥液性を示す程度に形成されることはない。
【００４９】
次に、正孔注入材料（例えば、導電性高分子であるＰＥＤＯＴ及びドーパントとなるＰＳＳ）を分散媒に分散した有機化合物分散液又は正孔注入材料を溶媒に溶解した有機化合物溶液をサブピクセル電極１２に塗布し、その後発光材料（例えば、ポリフェニレンビニレン系等の共役二重結合ポリマを含む発光材料）の分散媒又は溶液をその上に塗布する。このような塗布によって、それぞれのサブピクセル電極１２上に有機化合物からなる有機化合物発光層１４を形成する。このとき、分散媒又は溶液はサブピクセル電極１２になじみ、撥液性導通膜４９ではじかれるので乾燥後、比較的平滑で均一な厚さに成膜することができる。さらに、厚膜の共通配線４８が設けられているから、更には共通配線４８の表面に撥液性導通膜４９がコーティングされているから、隣り合うサブピクセル電極１２に塗布された溶液又は分散媒が共通配線４８を越えて混ざり合わない。そのため、互いに異なる発光色（異なる発光材料）の画素同士のサブピクセル電極１２では、互いに発光材料が混じり合うことがなく、発光色ごとに独立して有機化合物発光層１４を形成することができる。なお、塗布方法としては、インクジェット法（液滴吐出法）、インクジェット法のような独立した液滴ではなく、連続した液体を流すノズルコート法、オフセット等の印刷方法を用いても良いし、ディップコート法、スピンコート法といったコーティング法を用いても良い。
【００５０】
次に、気相成長法により共通電極１６をべた一面に成膜する。以上により、ＥＬディスプレイパネル１が完成する。
【００５１】
以上のように本実施の形態においては、導電膜４４を形成した後に、第１平坦化膜４５を成膜し、導電膜４４の周囲の第１平坦化膜４５を除去してから、更にその第１平坦化膜４５上に第２平坦化膜４６を成膜したので、第２平坦化膜４６の表面の平坦度が高くなる。特に、導電膜４４の周囲で第１平坦化膜４５の一部を除去したので、第２平坦化膜４６の表面をより平坦にすることができ、また第１平坦化膜４５及び第２平坦化膜４６構造としたことによってキャパシタ８が設けられている部分と設けられていない部分での段差が抑えられるので、キャパシタ８及び導電膜４４の上部に位置するサブピクセル電極１２の表面が平坦とすることができる。そのため、有機化合物発光層１４の厚さを均一に形成することができ、そのため共通電極１６がサブピクセル電極１２にショートすることを防止することができる。更には、有機化合物発光層１４の厚さが均一になったので、発光斑も抑えることができる。
【００５２】
また、導電膜４４がトランジスタ５〜７の電極とは別層で形成されているから、導電膜４４を厚くすることができ、導電膜４４を低抵抗することができる。このような低抵抗な導電膜４４が供給線４に積層されているから、供給線４の電圧降下を抑えることができ、更には供給線４の信号遅延を抑えることができる。そのため、面内の発光強度のムラを抑えることができる。
【００５３】
なお、上記実施形態では、第１平坦化膜４５をスピンコート法によって成膜し、その後導電膜４４の上の部分を除去していたが、第１平坦化膜４５をインクジェット法によって成膜しても良い。この場合、インクジェットヘッドによって樹脂液を保護絶縁膜４０に向けて吐出するが、導電膜４４を避けるようにして樹脂液を吐出すると、導電膜４４上に第１平坦化膜４５が乗り上げて段差が生じることがなく、導電膜４４上の第１平坦化膜４５のエッチング処理を行わずに済む。インクジェット法によって第１平坦化膜４５を成膜する際には、一回当たりの吐出量と吐出回数を制御することによって、第１平坦化膜４５の厚さを制御することができ、導電膜４４の突出高さに等しくすることもできる。
また上記実施形態では、第１平坦化膜４５成膜時に、第１平坦化膜４５の表面に凹凸を形成してしまう導電膜４４が供給線４に接続されているが、これに限らず、第１平坦化膜４５成膜時に、第１平坦化膜４５の表面に凹凸を形成してしまう配線が、その他の配線であってもよい。
また上記実施形態では、駆動トランジスタ７のゲートに接続されたキャパシタ８が設けられているが、キャパシタ８がなくても正常に動作できるのであれば、キャパシタ８がなくてもよい。
【図面の簡単な説明】
【００５４】
【図１】ＥＬディスプレイパネル１の回路図である。
【図２】ＥＬディスプレイパネル１の２行６列分のサブピクセルの概略平面図である。
【図３】図２の切断線III−IIIに沿った面の矢視断面図である。
【図４】図２の切断線IV−IVに沿った面の矢視断面図である。
【図５】ＥＬディスプレイパネル１の製造における一工程を示す断面図である。
【図６】ＥＬディスプレイパネル１の製造における一工程を示す断面図である。
【図７】ＥＬディスプレイパネル１の製造における一工程を示す断面図である。
【図８】段差を表したグラフである。
【符号の説明】
【００５５】
１ ＥＬディスプレイパネル
４ 供給線
８ キャパシタ
１２ サブピクセル電極
１４ 有機化合物発光層
１６ 共通電極
３２ 絶縁基板
３４ ゲート絶縁膜
４０ 保護絶縁膜
４４ 導電膜
４５ 第１平坦化膜
４６ 第２平坦化膜
８１ 電極
８２ 電極
【技術分野】
【０００１】
本発明は、エレクトロルミネッセンス素子を画素ごとに設けたエレクトロルミネッセンスディスプレイパネル及びその製造方法に関する。
【背景技術】
【０００２】
エレクトロルミネッセンスディスプレイパネルは大きく分けてパッシブ駆動方式のものと、アクティブマトリクス駆動方式のものに分類することができるが、アクティブマトリクス駆動方式のディスプレイパネルが高コントラスト、高精細といった点でパッシブ駆動方式のディスプレイよりも優れている。例えば特許文献１に記載された従来のアクティブマトリクス駆動方式のディスプレイパネルにおいては、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）と、階調データに応じた電圧信号がゲートに印加されて有機ＥＬ素子に電流を流す駆動トランジスタと、この駆動トランジスタのゲートに階調データに応じた電圧信号を供給するためのスイッチングを行うスイッチ用トランジスタと、スイッチ用トランジスタのオフ時に電荷を保持するキャパシタとが、サブピクセルごとに設けられている。
【０００３】
また、有機ＥＬ素子の画素電極がマトリクス状に配列され、画素電極上に有機化合物発光層が形成され、有機ＥＬ素子の共通電極が有機化合物発光層上に形成されている。
【０００４】
このようなディスプレイパネルでは、走査線が選択されるとスイッチング用トランジスタがオンになり、その時に輝度を表すレベルの電圧が信号線を介して駆動トランジスタのゲートに印加される。これにより、駆動トランジスタがオンになり、ゲート電圧のレベルに応じた大きさの駆動電流が電源から駆動トランジスタのソース−ドレインを介して有機ＥＬ素子に流れ、有機ＥＬ素子が電流の大きさに応じた輝度で発光する。走査線の選択が終了してから次にその走査線が選択されるまでの間では、スイッチ用トランジスタがオフになっても駆動トランジスタのゲート電圧のレベルがキャパシタによって保持され続け、有機ＥＬ素子が電圧に応じた駆動電流の大きさに従った輝度で発光する。
【０００５】
ディスプレイパネルを駆動するために、ディスプレイパネルの周辺に駆動回路を設け、ディスプレイパネルの表示領域内に形成された配線（例えば、走査線、信号線、供給線等）に電圧を印加することが行われている。配線を通じて有機ＥＬ素子に電流が流れることになり、このような配線は薄膜トランジスタの電極と同時にパターニングされる。即ち、ディスプレイパネルを製造するにあたって、薄膜トランジスタの電極のもととなる導電性薄膜に対してフォトリソグラフィー法、エッチング法を行うことによって、その導電性薄膜から薄膜トランジスタの電極を形状加工するとともに、同時に配線も形状加工する。そのため、配線の厚さは薄膜トランジスタの電極の厚さと同じになる。
【特許文献１】特開平８−３３０６００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、薄膜トランジスタの電極は構造上、薄く設計されているため、配線も薄くなるが、そのため配線の電気抵抗が高い。そのような配線から有機ＥＬ素子に電流を流そうとすると、配線の電気抵抗によって、電圧降下が発生したり、配線を通じた電流の流れの遅延が生じたりする。そのため、本出願人は、電圧降下及び電流遅延を抑えるために配線を低抵抗化するために、配線上に別途金属層を積層することを開発している。
【０００７】
ところが、金属層、キャパシタ及び薄膜トランジスタ等を被覆するように樹脂層が積層されているので、樹脂層の表面は金属層の上の部分と、キャパシタの上の部分で段差が生じてしまう。有機ＥＬ素子の画素電極がキャパシタの上において樹脂層上に形成されているので、画素電極が段差にかかってしまい、画素電極にも段差が生じてしまう。そのため、画素電極上に形成された有機化合物発光層の厚みが均一にならず、有機化合物発光層の薄い部分に流れる電流と厚い部分に流れる電流に差が生じこれらの間で発光輝度に差が発生してしまう。強いては、有機化合物発光層が途切れてしまい、画素電極と共通電極がショートしてしまうこともある。
【０００８】
そこで、本発明は、上記のような問題点を解決しようとしてなされたものであり、画素電極に段差を抑制することことを目的とする。
【課題を解決するための手段】
【０００９】
以上の課題を解決するために、本発明に係るエレクトロルミネッセンスディスプレイパネルは、
基板と、
前記基板上に形成された導電膜と、
前記導電膜の周囲に形成された第１平坦化膜と、
前記導電膜及び前記第１平坦化膜を覆うように形成された第２平坦化膜と、
前記第２平坦化膜上に形成された有機ＥＬ素子と、
を備えることを特徴とする。
前記有機ＥＬ素子の下方には、キャパシタが配置されていてもよい。
前記第２平坦化膜は前記第１平坦化膜よりも平坦化性に優れている材料からなることが好ましい。
【００１０】
本発明に係るエレクトロルミネッセンスディスプレイパネルの製造方法は、
導電膜が形成された基板上に第１平坦化膜を成膜し、
前記導電膜上に位置する前記第１平坦化膜を除去し、
前記導電膜及び前記第１平坦化膜を覆うように第２平坦化膜を形成する、
ことを特徴とする。
【００１１】
前記第１平坦化膜は感光性樹脂であることが好ましい。
前記第２平坦化膜は前記第１平坦化膜よりも平坦化性に優れている材料からなるが好ましい。
【発明の効果】
【００１２】
本発明によれば、導電膜と基板との間の段差を第１平坦化膜が緩和し、さらに第２平坦化膜が、第１平坦化膜及び導電膜を覆うように形成することで、導電膜上と導電膜の周囲上での段差を抑制することができる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。また、以下の説明において、エレクトロルミネッセンス（Electro Luminescence）という用語をＥＬと略称する。
【００１４】
更に以下においてはカラーディスプレイパネルとして説明を行うため、「ピクセル」が赤、緑、青の「サブピクセル」からなるものとして、「サブピクセル」という用語を用いるが、モノクロディスプレイパネルの場合には、「サブピクセル」という用語が「ピクセル」という用語になる。つまり、カラーディスプレイパネルの場合には、「サブピクセル」が「画素」に相当し、モノクロディスプレイパネルの場合には、「ピクセル」が「画素」に相当する。
【００１５】
図１は、アクティブマトリクス駆動方式で動作するＥＬディスプレイパネル１の２行３列分のサブピクセルの回路図である。図１では、図面を簡略化するために２行３列分のサブピクセルを示したが、実際にはより多くの行数及び列数分のサブピクセルが配列されている。
【００１６】
図１に示すように、ＥＬディスプレイパネル１には、複数の走査線２が互いに平行となるよう配列され、複数の信号線３が走査線２と直交するよう配列され、隣り合う走査線２の間において供給線４が走査線２と平行になるよう設けられている。走査線２と信号線３によって囲まれた矩形領域がサブピクセルとなり、複数のサブピクセルがマトリクス状に配列されている。
【００１７】
１サブピクセルにつき薄膜トランジスタ５，６，７とキャパシタ８と有機ＥＬ素子１０とが設けられている。以下、薄膜トランジスタ５をスイッチトランジスタ５と称し、薄膜トランジスタ６を保持トランジスタ６と称し、薄膜トランジスタ７を駆動トランジスタ７と称する。
【００１８】
それぞれのサブピクセルでは、スイッチトランジスタ５のゲートが走査線２に接続され、スイッチトランジスタ５のドレインとソースのうちの一方が信号線３に接続され、スイッチトランジスタ５のドレインとソースのうちの他方が有機ＥＬ素子１０のアノード、キャパシタ８の一方の電極８２及び駆動トランジスタ７のソースとドレインのうちの一方に接続されている。駆動トランジスタ７のソースとドレインのうちの他方が供給線４に接続され、駆動トランジスタ７のゲートがキャパシタ８の他方の電極８１及び保持トランジスタ６のドレインとソースのうちの一方に接続されている。保持トランジスタ６のドレインとソースのうちの他方が供給線４に接続され、保持トランジスタ６のゲートが走査線２に接続されている。
【００１９】
全てのサブピクセルの有機ＥＬ素子１０はカソードを共通電極とし、カソードが接地といった一定電圧Ｖcomに保たれている。有機ＥＬ素子１０の発光色については、同一の行の有機ＥＬ素子１０は赤、緑、青の順に配列され、同一の列の有機ＥＬ素子１０は同じ色となっている。
【００２０】
ＥＬディスプレイパネル１の周囲において走査線２が電圧制御の第１の走査側ドライバに接続され、供給線４が電圧制御の第２の走査側ドライバに接続され、信号線３が電流制御のデータ側ドライバに接続され、これらドライバによってＥＬディスプレイパネル１がアクティブマトリクス駆動方式で駆動される。
【００２１】
図２は、ＥＬディスプレイパネル１の２行６列分のサブピクセルの概略平面図であり、図３は、図２の切断線III−IIIに沿った面の矢視断面図であり、図４は、図２の切断線IV−IVに沿った面の矢視断面図である。図２に示すように、同じ行の走査線２と供給線４との間においては有機ＥＬ素子１０の発光領域となる有機化合物発光層１４が行方向に配列され、信号線３と隣りの信号線３との間においては有機化合物発光層１４が列方向に配列され、全体として有機化合物発光層１４がマトリクス状に配列されている。
【００２２】
図３に示すように、有機ＥＬ素子１０のアノードとなるサブピクセル電極１２が有機化合物発光層１４の下に形成され、有機ＥＬ素子１０のカソードとなる共通電極１６が有機化合物発光層１４の上に形成され、下からサブピクセル電極１２、有機化合物発光層１４、共通電極１６の順に積層された構造が有機ＥＬ素子１０となる。サブピクセル電極１２はサブピクセルごとに独立して形成され、サブピクセル電極１２がマトリクス状に配列されている。共通電極１６がべた一面に成膜され、共通電極１６は全てのサブピクセルに共通した電極である。
【００２３】
サブピクセル電極１２は、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）からなる。
【００２４】
有機化合物発光層１４は、例えばサブピクセル電極１２から順に正孔輸送層、発光層の順に積層した二層構造である。正孔輸送層は、例えば、導電性高分子であるＰＥＤＯＴ（ポリチオフェン）及びドーパントであるＰＳＳ（ポリスチレンスルホン酸）からなり、発光層は、ポリフェニレンビニレン系発光材料からなる。
【００２５】
共通電極１６は、サブピクセル電極１２よりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金で形成されている。また、共通電極１６は、上記各種材料の層が積層された積層構造となっていても良いし、以上の各種材料の層に加えてより高仕事関数の金属層が堆積した積層構造となっていても良く、具体的には、有機化合物発光層１４と接する界面側に成膜された低仕事関数の層として高純度のバリウム層と、高仕事関数の層としてバリウム層を被覆したアルミニウム層との積層構造や、低仕事関数の層として下層にリチウム層、高仕事関数の層として上層にアルミニウム層が設けられた積層構造が挙げられる。
【００２６】
サブピクセル電極１２はトランジスタアレイパネル３０の表面に積層されており、このトランジスタアレイパネル３０に走査線２、信号線３、供給線４、スイッチトランジスタ５、保持トランジスタ６、駆動トランジスタ７及びキャパシタ８が設けられている。
【００２７】
トランジスタアレイパネル３０は透明な絶縁基板３２をベースとしており、絶縁基板３２上に絶縁膜、導電膜、半導体膜、不純物半導体膜等がパターニングされることで、走査線２、信号線３、供給線４、スイッチトランジスタ５、保持トランジスタ６、駆動トランジスタ７及びキャパシタ８が設けられている。
【００２８】
図４に示すように、駆動トランジスタ７はアモルファスシリコントランジスタであり、逆スタガ構造とされている。つまり、駆動トランジスタ７は、絶縁基板３２上に形成されたゲート７１と、ゲート７１を被覆したゲート絶縁膜３４を挟んでゲート７１に対向した半導体膜７２と、半導体膜７２の中央部上に形成された絶縁膜からなるチャネル保護膜７３と、半導体膜７３の両端部上において互いに離間するよう形成された不純物半導体膜７４，７５と、ドレインとソースのうちの一方の電極７６であって不純物半導体膜７４上に形成された電極７６と、ドレインとソースのうちの他方の電極７７であって不純物半導体膜７５上に形成された電極７７と、から構成されている。
【００２９】
スイッチトランジスタ５及び保持トランジスタ６も駆動トランジスタ７と同様に逆スタガ構造とされており、絶縁基板３２上に形成されたゲートと、ゲートを被覆したゲート絶縁膜３４を挟んでゲートに対向した半導体膜と、半導体膜の中央部上に形成されたチャネル保護膜と、半導体膜の両端部上において互いに離間するよう形成された不純物半導体膜と、一方の不純物半導体膜上に形成されたドレインと、他方の不純物半導体膜上に形成されたソースと、から構成されている。スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７は、共通の保護絶縁膜４０によって被覆されている。なお、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７はポリシリコントランジスタであってもよく、コプラナ型構造であってもよい。
【００３０】
図２〜図４に示すように、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のゲートは、絶縁基板３２上にべた一面に成膜された導電膜（例えば、アルミニウム−チタン合金）のパターニングにより形成されたものであり、ゲートのほかに走査線２、供給線４、キャパシタ８の他方の電極８１もこの導電膜のパターニングより形成されたものである。
【００３１】
ゲート絶縁膜３４はべた一面に成膜され、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のゲート、キャパシタ８の他方の電極８１、走査線２、供給線４は共通のゲート絶縁膜３４によって被覆されている。信号線３の間においては、開口部３５が走査線２に重なるようゲート絶縁膜３４に形成され、開口部３６が供給線４に重なるようゲート絶縁膜３４に形成されている。
【００３２】
スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のソースとドレインは、ゲート絶縁膜３４上にべた一面に成膜された導電膜（例えば、クロムにアルミニウム−チタン合金を積層した膜）のパターニングにより形成されたものであり、キャパシタ８の一方の電極８２及び信号線３もこの導電膜のパターニングにより形成されたものである。更に、開口部３５内において導電パターン３７が走査線２に積層され、開口部３６内において導電パターン３８が供給線４に積層されており、導電パターン３７，３８も、ゲート絶縁膜３４上にべた一面に成膜された導電膜のパターニングにより形成されたものである。キャパシタ８の一方の電極８２は、ゲート絶縁膜３４を挟んでキャパシタ８の他方の電極８１に対向するよう形成されている。図３に示すキャパシタ８の一方の電極８２が、信号線３に沿って配置されるスイッチトランジスタ５のドレインとソースのうちの他方と接続されている。
【００３３】
スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のソースとドレインのほかにキャパシタ８の一方の電極８２及び信号線３も、共通の保護絶縁膜４０によって被覆されている。保護絶縁膜４０には、開口部４０ａが導電パターン３７に重なるよう形成されているとともに、開口部４０ｂが導電パターン３８に重なるよう形成されている。更に、開口部４０ａ内においてコンタクト層４１が導電パターン３７に積層され、開口部４０ｂ内において下地メッキ層４２が導電パターン３８に積層されている。走査線２の上方に設けられたコンタクト層４１は、表示領域外に形成されるコンタクトホールを介して走査線２を走査する走査ドライバの各端子と接続されている。下地メッキ層４２の上面には銅からなる導電膜４４が積層されており、この導電膜４４は下地メッキ層４２を下地電極としてメッキ法により成長させたものである。従って、導電膜４４は、走査線２、信号線３、供給線４、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のゲート、ソース、ドレイン等と比較してもこれらよりも十分に厚く設けられ、導電膜４４が４１ｂから保護絶縁膜４０の表面よりも高く突出した状態とされている。コンタクト層４１及び下地メッキ層４２は同一の導電膜をパターニングすることによって一括に形成されている。導電膜４４は、下地メッキ層４２、導電パターン３８を介して供給線４に接続されている。なお、コンタクト層４１の代わりに、導電膜４４を接着するための中間層としても良い。
【００３４】
保護絶縁膜４０上には、導電膜４４の周囲を除いて第１平坦化膜４５が成膜されている。第１平坦化膜４５の厚さは、保護絶縁膜４０の表面を基準とした導電膜４４の突出高さにほぼ等しく、この第１平坦化膜４５の表面が平坦となっており、走査線２、スイッチトランジスタ５、保持トランジスタ６、駆動トランジスタ７及びキャパシタ８等による凹凸が第１平坦化膜４５によって解消されている。更に、導電膜４４の周囲を除いて第１平坦化膜４５が成膜されることで、保護絶縁膜４０の表面と導電膜４４の頭頂との間の段差が解消される。第１平坦化膜４５の厚さは導電膜４４の突出した高さに等しいことが好ましいが、第１平坦化膜４５は導電膜４４がより薄くてもよい。
【００３５】
第１平坦化膜４５上には有機樹脂等からなる第２平坦化膜４６がべた一面に成膜され、この第２平坦化膜４６によって導電膜４４が被覆されている。第２平坦化膜４６は、第１平坦化膜４５よりも平坦性が高い材料から選択されている。このように第１平坦化膜４５上に第２平坦化膜４６が成膜されることで、第２平坦化膜４６の表面の平坦度が向上する。
【００３６】
この第２平坦化膜４６の表面に有機ＥＬ素子が形成されることになり、有機ＥＬ素子のサブピクセル電極１２が第２平坦化膜４６の表面でマトリクス状に配列されている。サブピクセル電極１２は保護絶縁膜４０、第１平坦化膜４５及び第２平坦化膜４６を介してキャパシタ８の電極８２に一部対向している。各サブピクセル電極１２の中央部が露出され、且つサブピクセル電極１２の周縁の２辺乃至４辺を覆うように絶縁膜４７が第２平坦化膜４６上に形成されている。絶縁膜４７がサブピクセル電極１２の周縁の相対向する２辺のみを覆っている場合は、絶縁膜４７は走査線２及び供給線４と平行となって各走査線２及び各供給線４に重なっているストライプ形状に配置されている。
【００３７】
絶縁膜４７上には、メッキ法により成長させた共通配線４８が走査線２及び供給線４と平行となるよう形成されている。共通配線４８の表面には、撥水性・撥油性を有した撥液性導通膜４９が成膜されている。撥液性導通膜４９は、次の化学式（１）に示されたトリアジントリチオールの１又は２のチオール基（−ＳＨ）の水素原子（Ｈ）が還元離脱し、硫黄原子（Ｓ）が金属である共通配線４８の表面に酸化吸着したものである。
【００３８】
【化１】
【００３９】
撥液性導通膜４９はトリアジントリチオール分子ユニットが共通配線４８の表面にごく薄く被膜された膜であるから、撥液性導通膜４９が非常に低抵抗であって厚さ方向に導通する。なお、撥液性導通膜４９は、トリアジントリチオールに限らず、トリアジンジチオール等のトリアジン化合物でもよく、撥水性・撥油性を顕著にするためにトリアジントリチオールに代えて、トリアジントリチオールの１又は２のチオール基がフッ化アルキル基に置換したトリアジンチオール誘導体でも良い。
【００４０】
共通電極１６は全てのサブピクセルに共通した電極であるので、共通電極１６が共通配線４８をも被覆してべた一面に成膜されている。
【００４１】
ＥＬディスプレイパネル１の製造方法について説明する。
まず、気相成長法（スパッタリング、蒸着法等）によって絶縁基板３２の表面に導電膜を成膜し、フォトリソグラフィー法・エッチング法によってその導電膜をパターニングする。これにより、キャパシタ８の他方の電極８１と、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のゲートと、走査線２と、供給線４とを形成する。
【００４２】
次に、気相成長法によって窒化シリコン又は酸化シリコン等のゲート絶縁膜３４をべた一面に成膜し、ゲート絶縁膜３４によってキャパシタ８の他方の電極８１と、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のゲートと、走査線２と、供給線４とを被覆する。次に、供給線４上において開口部３６をゲート絶縁膜３４に形成し、走査線２上において開口部３５をゲート絶縁膜３４に形成する。次に、気相成長法によって導電膜をゲート絶縁膜３４上にべた一面に成膜し、フォトリソグラフィー法・エッチング法によってその導電膜をパターニングする。これにより、キャパシタ８の一方の電極８２と、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７の各ドレイン・ソースと、信号線３と、導電パターン３７，３８とを形成する。キャパシタ８の一方の電極８２は他方の電極８１に対向させるようパターニングされている。
【００４３】
次に、気相成長法によって窒化シリコン又は酸化シリコン等の保護絶縁膜４０をべた一面に成膜し、保護絶縁膜４０によってキャパシタ８の一方の電極８２と、スイッチトランジスタ５、保持トランジスタ６及び駆動トランジスタ７のドレイン・ソースと、信号線３と、導電パターン３７，３８とを被覆するよう形成する。次に、供給線４上において開口部４０ｂを保護絶縁膜４０に形成し、走査線２上において開口部４０ａを保護絶縁膜４０に形成する。次に、開口部４０ａ内の導電パターン３７上及び開口部４０ｂ内の導電パターン３８上にそれぞれスパッタ等で銅からなるコンタクト層４１及び下地メッキ層４２を形成する。次に、供給線４に電圧を印加した電解メッキ法を行うことで、下地メッキ層４２上に導電膜４４を成長させる。このとき、導電膜４４が開口部４０ｂから突出して保護絶縁膜４０の表面よりも導電膜４４が高くなるように導電膜４４を成長させる。なお、導電膜４４を電解メッキ法ではなく無電解メッキ法によって成膜しても良い。
【００４４】
次に、絶縁基板３２を回転台で回転させながら、保護絶縁膜４０上にポリイミド等の感光性樹脂を塗布する（スピンコート法）ことで、第１平坦化膜４５を成膜する（図５）。ここで、第１平坦化膜４５の厚さは導電膜４４の突出高さに等しいことが好ましいが、導電膜４４が第１平坦化膜４５より厚くてもよい。このように第１平坦化膜４５を成膜すると、図５に示すように、第１平坦化膜４５は導電膜４４の部分の上において盛り上がった状態になっている。基板上に４００〜４２０ｎｍ厚のＡｌ合金膜を堆積してからパターニングして導電膜４４と同様に段差を生じさせ、その上に窒化シリコン膜を成膜し、Ａｌ合金膜がある部分とない部分での段差を４２０ｎｍとし、さらにその上に第１平坦化膜４５として利用できる感光性樹脂（ＪＳＲ社製 PC403）を成膜したところ、図８に示すように、段差が１９０ｎｍ程度に縮まり、平坦度が５４％になることが確認された。このように盛り上がった部分の段差は、導電膜４４の突出高さよりも十分低い。なお、この感光性樹脂の粘度を３０ＣＰとしたときの、スピンコートの回転速度を５００ｒｐｍ、成膜時間を６秒、或いは、スピンコートの回転速度を１０００ｒｐｍ、成膜時間２０秒に設定している。第１平坦化膜４５の厚さが厚くても、絶縁基板３２の回転速度を調整し、スピンコート法により図５に示すように、導電膜４４上を第１平坦化膜４５が覆うことが可能になる。なお、図８において、凡例（塗布前）については導電膜４４のトップ部分の高さ位置をゼロ基準とし、凡例（第一平坦化膜）については導電膜４４の上における第１平坦化膜４５の表面の高さ位置をゼロ基準とする。
【００４５】
次に、感光性樹脂を露光・現像することによって、図６に示すように、第１平坦化膜４５を導電膜４４の周囲の部分で除去し開口部４５ａを形成する。ここで、第１平坦化膜４５がポジ型の場合には、導電膜４４の周囲部分を露光し、第１平坦化膜４５がネガ型の場合には、導電膜４４の周囲部分を除いた部分を露光する。
【００４６】
次に、図７に示すように、スピンコート法によって第１平坦化膜４５上に絶縁膜からなる非感光性の第２平坦化膜４６を成膜する。基板上に４００〜４２０ｎｍ厚のＡｌ合金膜を堆積してからパターニングして導電膜４４と同様に段差を生じさせ、その上に窒化シリコン膜を成膜し、Ａｌ合金膜がある部分とない部分での段差を４２０ｎｍとし、さらにその上に、第１平坦化膜４５を成膜することなしに、第２平坦化膜４６として利用できる非感光性平坦化材料（長瀬産業製 SRK-762）を成膜したところ、図８に示すように、段差が１９０ｎｍ程度に縮まり、平坦度が９４％になることが確認された。なお、非感光性平坦化材料の粘度を１０ＣＰとしたときの、スピンコートの回転速度を５００ｒｐｍ、成膜時間を６秒、或いは、スピンコートの回転速度を１０００ｒｐｍ、成膜時間２０秒に設定している。このように、第２平坦化膜４６は、平坦度が第１平坦化膜４５の平坦度よりも高いが、感光性ではないために第１平坦化膜４５の代替として用いると、導電膜４４を露出するためには、さらに上部にフォトリソマスクを形成してエッチングしなければ開口部４５ａが形成されない。また、第１平坦化膜４５を兼ねて第２平坦化膜４６のみを形成すると、導電膜４４の段差によって周囲が隆起してしまい平坦度が低くなってしまう。
つまり、第１平坦化膜４５を感光性樹脂としたことにより、段差抑制のために導電膜４４上をエッチングするためのフォトレジストマスクを形成しなくてよく、さらに、平坦度が第１平坦化膜４５の平坦度よりも高い第２平坦化膜を形成したので、より表面を平滑にすることができる。このため、導電膜４４を数μｍとしても第１平坦化膜４５及び第２平坦化膜４６を組み合わせることによって十分段差を緩和することができる。なお、図８において、凡例（第二平坦化膜）については導電膜４４の上における第２平坦化膜４６の表面の高さ位置をゼロ基準とする。
【００４７】
次に、気相成長法、フォトリソグラフィー法、エッチング法を順に行うことによって、サブピクセルごとにサブピクセル電極１２を形成する。次に、気相成長法、フォトリソグラフィー法、エッチング法を順に行うことによって、走査線２及び供給線４に重なるように絶縁膜４７を形成する。次に、メッキ法によって絶縁膜４７の上に共通配線４８を成長させる。メッキ法によって共通配線４８を成長させたので、共通配線４８の高さは絶縁膜４７、サブピクセル電極１２の厚みよりも大きい。共通配線４８の材料としては、銅、銀又は金を用いると良い。
【００４８】
次に、トリアジンチオール化合物の水酸化ナトリム水溶液を精製する。次に、室温においてトリアジンチオール化合物の水酸化ナトリウム水溶液にトランジスタアレイパネル３０を浸漬すると、金属からなる共通配線４８の表面にトリアジンチール化合物の撥液性導通膜４９が選択的に形成され撥液性を示すことになるが、ＩＴＯ等の金属酸化物からなるサブピクセル電極１２及び絶縁膜４７の表面にはトリアジンチオール化合物の膜が撥液性を示す程度に形成されることはない。
【００４９】
次に、正孔注入材料（例えば、導電性高分子であるＰＥＤＯＴ及びドーパントとなるＰＳＳ）を分散媒に分散した有機化合物分散液又は正孔注入材料を溶媒に溶解した有機化合物溶液をサブピクセル電極１２に塗布し、その後発光材料（例えば、ポリフェニレンビニレン系等の共役二重結合ポリマを含む発光材料）の分散媒又は溶液をその上に塗布する。このような塗布によって、それぞれのサブピクセル電極１２上に有機化合物からなる有機化合物発光層１４を形成する。このとき、分散媒又は溶液はサブピクセル電極１２になじみ、撥液性導通膜４９ではじかれるので乾燥後、比較的平滑で均一な厚さに成膜することができる。さらに、厚膜の共通配線４８が設けられているから、更には共通配線４８の表面に撥液性導通膜４９がコーティングされているから、隣り合うサブピクセル電極１２に塗布された溶液又は分散媒が共通配線４８を越えて混ざり合わない。そのため、互いに異なる発光色（異なる発光材料）の画素同士のサブピクセル電極１２では、互いに発光材料が混じり合うことがなく、発光色ごとに独立して有機化合物発光層１４を形成することができる。なお、塗布方法としては、インクジェット法（液滴吐出法）、インクジェット法のような独立した液滴ではなく、連続した液体を流すノズルコート法、オフセット等の印刷方法を用いても良いし、ディップコート法、スピンコート法といったコーティング法を用いても良い。
【００５０】
次に、気相成長法により共通電極１６をべた一面に成膜する。以上により、ＥＬディスプレイパネル１が完成する。
【００５１】
以上のように本実施の形態においては、導電膜４４を形成した後に、第１平坦化膜４５を成膜し、導電膜４４の周囲の第１平坦化膜４５を除去してから、更にその第１平坦化膜４５上に第２平坦化膜４６を成膜したので、第２平坦化膜４６の表面の平坦度が高くなる。特に、導電膜４４の周囲で第１平坦化膜４５の一部を除去したので、第２平坦化膜４６の表面をより平坦にすることができ、また第１平坦化膜４５及び第２平坦化膜４６構造としたことによってキャパシタ８が設けられている部分と設けられていない部分での段差が抑えられるので、キャパシタ８及び導電膜４４の上部に位置するサブピクセル電極１２の表面が平坦とすることができる。そのため、有機化合物発光層１４の厚さを均一に形成することができ、そのため共通電極１６がサブピクセル電極１２にショートすることを防止することができる。更には、有機化合物発光層１４の厚さが均一になったので、発光斑も抑えることができる。
【００５２】
また、導電膜４４がトランジスタ５〜７の電極とは別層で形成されているから、導電膜４４を厚くすることができ、導電膜４４を低抵抗することができる。このような低抵抗な導電膜４４が供給線４に積層されているから、供給線４の電圧降下を抑えることができ、更には供給線４の信号遅延を抑えることができる。そのため、面内の発光強度のムラを抑えることができる。
【００５３】
なお、上記実施形態では、第１平坦化膜４５をスピンコート法によって成膜し、その後導電膜４４の上の部分を除去していたが、第１平坦化膜４５をインクジェット法によって成膜しても良い。この場合、インクジェットヘッドによって樹脂液を保護絶縁膜４０に向けて吐出するが、導電膜４４を避けるようにして樹脂液を吐出すると、導電膜４４上に第１平坦化膜４５が乗り上げて段差が生じることがなく、導電膜４４上の第１平坦化膜４５のエッチング処理を行わずに済む。インクジェット法によって第１平坦化膜４５を成膜する際には、一回当たりの吐出量と吐出回数を制御することによって、第１平坦化膜４５の厚さを制御することができ、導電膜４４の突出高さに等しくすることもできる。
また上記実施形態では、第１平坦化膜４５成膜時に、第１平坦化膜４５の表面に凹凸を形成してしまう導電膜４４が供給線４に接続されているが、これに限らず、第１平坦化膜４５成膜時に、第１平坦化膜４５の表面に凹凸を形成してしまう配線が、その他の配線であってもよい。
また上記実施形態では、駆動トランジスタ７のゲートに接続されたキャパシタ８が設けられているが、キャパシタ８がなくても正常に動作できるのであれば、キャパシタ８がなくてもよい。
【図面の簡単な説明】
【００５４】
【図１】ＥＬディスプレイパネル１の回路図である。
【図２】ＥＬディスプレイパネル１の２行６列分のサブピクセルの概略平面図である。
【図３】図２の切断線III−IIIに沿った面の矢視断面図である。
【図４】図２の切断線IV−IVに沿った面の矢視断面図である。
【図５】ＥＬディスプレイパネル１の製造における一工程を示す断面図である。
【図６】ＥＬディスプレイパネル１の製造における一工程を示す断面図である。
【図７】ＥＬディスプレイパネル１の製造における一工程を示す断面図である。
【図８】段差を表したグラフである。
【符号の説明】
【００５５】
１ ＥＬディスプレイパネル
４ 供給線
８ キャパシタ
１２ サブピクセル電極
１４ 有機化合物発光層
１６ 共通電極
３２ 絶縁基板
３４ ゲート絶縁膜
４０ 保護絶縁膜
４４ 導電膜
４５ 第１平坦化膜
４６ 第２平坦化膜
８１ 電極
８２ 電極
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された導電膜と、
前記導電膜の周囲に形成された第１平坦化膜と、
前記導電膜及び前記第１平坦化膜を覆うように形成された第２平坦化膜と、
前記第２平坦化膜上に形成された有機ＥＬ素子と、
を備えることを特徴とするエレクトロルミネッセンスディスプレイパネル。
【請求項２】
前記有機ＥＬ素子の下方には、キャパシタが配置されていることを特徴とする請求項１に記載のエレクトロルミネッセンスディスプレイパネル。
【請求項３】
前記第２平坦化膜は前記第１平坦化膜よりも平坦化性に優れている材料からなることを特徴とする請求項１又は２に記載のエレクトロルミネッセンスディスプレイパネル。
【請求項４】
導電膜が形成された基板上に第１平坦化膜を成膜し、
前記導電膜上に位置する前記第１平坦化膜を除去し、
前記導電膜及び前記第１平坦化膜を覆うように第２平坦化膜を形成する、
ことを特徴とするエレクトロルミネッセンスディスプレイパネルの製造方法。
【請求項５】
前記第１平坦化膜は感光性樹脂であることを特徴とする請求項４に記載のエレクトロルミネッセンスディスプレイパネルの製造方法。
【請求項６】
前記第２平坦化膜は前記第１平坦化膜よりも平坦化性に優れている材料からなることを特徴とする請求項４又は５に記載のエレクトロルミネッセンスディスプレイパネルの製造方法。
【請求項１】
基板と、
前記基板上に形成された導電膜と、
前記導電膜の周囲に形成された第１平坦化膜と、
前記導電膜及び前記第１平坦化膜を覆うように形成された第２平坦化膜と、
前記第２平坦化膜上に形成された有機ＥＬ素子と、
を備えることを特徴とするエレクトロルミネッセンスディスプレイパネル。
【請求項２】
前記有機ＥＬ素子の下方には、キャパシタが配置されていることを特徴とする請求項１に記載のエレクトロルミネッセンスディスプレイパネル。
【請求項３】
前記第２平坦化膜は前記第１平坦化膜よりも平坦化性に優れている材料からなることを特徴とする請求項１又は２に記載のエレクトロルミネッセンスディスプレイパネル。
【請求項４】
導電膜が形成された基板上に第１平坦化膜を成膜し、
前記導電膜上に位置する前記第１平坦化膜を除去し、
前記導電膜及び前記第１平坦化膜を覆うように第２平坦化膜を形成する、
ことを特徴とするエレクトロルミネッセンスディスプレイパネルの製造方法。
【請求項５】
前記第１平坦化膜は感光性樹脂であることを特徴とする請求項４に記載のエレクトロルミネッセンスディスプレイパネルの製造方法。
【請求項６】
前記第２平坦化膜は前記第１平坦化膜よりも平坦化性に優れている材料からなることを特徴とする請求項４又は５に記載のエレクトロルミネッセンスディスプレイパネルの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００７−１５７６０８（Ｐ２００７−１５７６０８Ａ）
【公開日】平成１９年６月２１日（２００７．６．２１）
【国際特許分類】
【出願番号】特願２００５−３５４３９０（Ｐ２００５−３５４３９０）
【出願日】平成１７年１２月８日（２００５．１２．８）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成１９年６月２１日（２００７．６．２１）
【国際特許分類】
【出願日】平成１７年１２月８日（２００５．１２．８）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]