サリサイド・プロセスに基づくＣＭＯＳセンサ中で使用するウエル−基板フォトダイオード
【課題】 ウエル（２０３）−基板（２００）ダイオードを光検出器として有する画像センサである。好ましい実施形態では、現在のサリサイド（ＣＭＯＳ）プロセスを利用して、この画像センサを製造する。
【解決手段】 ダイオード接合の上のフィールド酸化膜領域（２０７）は可視光に対して透明であり、したがって、このフォトダイオードを、非サリサイド・プロセスに基づいて製作したソース／ドレイン拡散−基板フォトダイオードを有するデバイスに劣らない量子効率にすることができる。フォトダイオードは、センサ・アレイの一部として、比較的修正していないデジタルＣＭＯＳ製作プロセスを使用してデジタル回路と一体化することができる。さらに、ウエル−基板構造は、もう１つの同様のウエル中に構築したＦＥＴの特性にほぼ１次に悪影響を及ぼすことなくウエルを修正することによって、フォトダイオードの光学的性質を設計することができるようにする。
【解決手段】 ダイオード接合の上のフィールド酸化膜領域（２０７）は可視光に対して透明であり、したがって、このフォトダイオードを、非サリサイド・プロセスに基づいて製作したソース／ドレイン拡散−基板フォトダイオードを有するデバイスに劣らない量子効率にすることができる。フォトダイオードは、センサ・アレイの一部として、比較的修正していないデジタルＣＭＯＳ製作プロセスを使用してデジタル回路と一体化することができる。さらに、ウエル−基板構造は、もう１つの同様のウエル中に構築したＦＥＴの特性にほぼ１次に悪影響を及ぼすことなくウエルを修正することによって、フォトダイオードの光学的性質を設計することができるようにする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、光検出用半導体構造に関し、さらに詳細には、最近の技術の相補型金属酸化膜半導体（ＣＭＯＳ）の製作プロセスを使用して構築されたフォトダイオードに関する。
【背景技術】
【０００２】
全ての結像システムの重要な構成要素は光検出器であり、これは、画像を捕捉しようとする物体から生じる可視光の入射光子を検出するために使用されるデバイスである。いくつかの従来技術の検出デバイスとしては、第１Ａ図および第１Ｂ図に示すデバイスなどがある。第１Ａ図は、ｐｎ接合を形成するｐ型にドーピングした基板および多量にドーピングしたＮ＋拡散層を有するフォトダイオードを実現する従来技術を示している。ｐｎ接合は、絶縁酸化物領域で取り囲まれる。Ｎ＋は、必要なら従来の手段を介してｐ型基板が電気的に接触した、隣接するトランジスタのソース／ドレイン拡散にすることができる。
ほとんどのフォトダイオードは、ｐｎ接合ダイオードに逆バイアスをかけ、空乏領域が形成されるようにする原理に基づいている。フォトダイオードは、図示のように、透明な酸化物層を通ってシリコン中に進行する入射光を受ける。半導体の特性は、可視光の入射光子に応答して、空乏領域の内側および外側両方で電子−正孔対が発生するようになっている。次いで、これらの光によって生成された電子−正孔対は、拡散およびドリフト機構によって押し流され、空乏領域中に集まり、それにより所望の画像の一部分を表す光電流を誘導する。
【０００３】
フォトダイオードの感度の一因となる重要な要因は、その可能な限り多くの入射光子を捕捉する能力である。第１Ａ図の例では、空乏領域の上のＮ＋表面領域はほぼ完全に露出し、入射光子が大きなＮ＋領域を通って構造内に進入することができるようになっている。
【０００４】
現在および将来の世代の製作プロセスを使用して構築した集積回路は、光検出構造の設計、実装、および性能に深刻な制約を与える。例えば、画像センサＩＣなど現在の集積回路では、しばしば、制限された物理的スペースの要件を満たすために、多数の光検出素子を単一のＩＣダイ中に組み込むことが試みられる。この課題を解決するためには、第１Ａ図の従来のフォトダイオードのＮ＋領域をかなり小さくしなければならず、それによりフォトダイオード構造の感度は低下する。
【０００５】
さらに、実装することが望ましい機能の複雑さが増すことにより、ＩＣによって放散される総電力が増加し続けるので、半導体製作プロセスは、構成回路素子の寸法を小さくすることも見込んでおくことによって維持される。ただし、寸法が小さくなり、相互接続の数が増えることによって、ＩＣ全体の抵抗は大きくなる。例えば、最新のＣＭＯＳプロセスを使用して構築された電界効果トランジスタ（ＦＥＴ）デバイスは、ソースおよびドレインの高度にドーピングされた拡散領域ならびにゲートのポリシリコン層によって与えられる抵抗が、信号を有効に伝送できないほど大きくなり過ぎるような、小さな横方向および縦方向の寸法を有する。この問題を緩和するために、ポリシリコン・セルフアライン・タイプの現在のＣＭＯＳ製作プロセスでは、ソース、ドレイン、およびゲートの露出したシリコン区域を、シリサイドと呼ばれる導電性の高い材料で覆い、その後に形成される金属コンタクトのシート抵抗を小さくする追加の工程段階を設けている。シリサイド層は、露出したシリコンの上にチタンなどの金属の層を付着させ、次いでチタンとシリコンの間で反応を引き起こして金属層をシリサイドに変化させることによって形成することができる。
【０００６】
セルフアラインＣＭＯＳ（「サリサイド」）プロセスでは、第１Ａ図のソースおよびドレインのＮ＋領域全体をシリサイドで覆う。シリサイドは、ＣＭＯＳプロセスで使用する厚さでは１０％以下の光を通すことはできるが、ほぼ不透明な材料であるので、第１Ａ図のフォトダイオードは、ある角度で空乏領域に到達する入射光子にしか依拠することができない。その結果として、第１Ａ図の場合と同様のフォトダイオードを使用する画像アレイは、ＣＭＯＳサリサイド・プロセスに基づいて構築したときに画像を捕捉する効果が低下する。
【０００７】
第１Ａ図のｐｎ接合に到達する光子の数を増加させる１つの方法は、光検出に使用される領域の上にシリサイドが形成されないようにシリサイドをさらにパターン化する工程段階を追加することによって、シリサイドをカスタマイズするものである。ただし、このような追加ステップには時間がかかり、ＩＣを大量生産するときに製造コストが高くなることになる。
【０００８】
光子の数を増加させるもう１つの方法は、交互にかみ合ったシリサイド構造を取り囲む複数の半透明酸化物領域を通って入射光がフォトダイオードに進入する、一連の「エッジ・インテンシブ（edge intensive）」フォトダイオードの連続として第１Ｂ図に示してある。この方式では、単位面積あたりで捕捉される光子が少なくなるので、第１Ａ図の従来の非サリサイド設計に比べて効果の低いフォトダイオードが提供される。
【０００９】
最後に、第１Ａ図および第１Ｂ図のフォトダイオード構造のもう１つの欠点は、特に現在および将来のプロセスとともに、カスタマイズ化した製作ステップを必要とする点である。これは、製作プロセスが進歩することによってトランジスタの寸法が小さくなるにつれて、電界効果トランジスタ（ＦＥＴ）のソースおよびドレインの拡散領域の深さも浅くなり、それに応じて短チャネルＦＥＴを適切に設計することができるようにしなければならないからである。拡散深さが浅くなるにつれて、このような拡散−基板接合を使用して構築したフォトダイオードの光学的性質も変化する。したがって、最初の光学的性質を維持するために、フォトダイオードの場合だけは異なる拡散領域を構築する必要がある。このＦＥＴで使用する標準的な拡散領域への追加は、プロセスの複雑さを増すので望ましくない。したがって、標準的なＩＣ製作プロセスを使用して実装することができるが、光学的性質を規定する際の柔軟さも見込んでいるフォトダイオード構造が必要とされている。
【発明の概要】
【００１０】
本発明は、ウエル層と基板層の間にｐｎ接合を形成させた新しいフォトダイオードを対象とするものである。フォトダイオードの感光領域は、基板中に形成されたウエルと基板のｐｎ接合の中およびその周りに形成される。
上述の本発明のエレメント、ならびに本発明のその他の態様および利点は、以下の説明、添付の請求の範囲、および添付の図面に関連して理解されるであろう。
【図面の簡単な説明】
【００１１】
【図１Ａ】第１Ａ図は、従来技術の異なる光検出構造を示す図である。
【図１Ｂ】第１Ｂ図は、従来技術の異なる光検出構造を示す図である。
【図２Ａ】第２Ａ図は、第１の実施形態による本発明を含む半導体構造の断面図である。
【図２Ｂ】第２Ｂ図は、第２の実施形態による本発明を含む半導体構造の断面図である。
【図３】第３図は、本発明の第１および第２の実施形態によるフォトダイオードを含むフォトセルを示す図である。
【図４Ａ】第４Ａ図は、第３の実施形態による本発明を含む半導体構造の断面図である。
【図４Ｂ】第４Ｂ図は、第４の実施形態による本発明を含む半導体構造の断面図である。
【図５】第５図は、本発明の第３および第４の実施形態によるフォトセルを示す図である。
【図６】第６図は、例示的なフォトセルの等価回路を示す図である。
【図７】第７図は、例示的な画像センサ回路を示すブロック図である。
【図８】第８図は、本発明を組み込んだ画像捕捉システムを示すブロック図である。
【発明を実施するための形態】
【００１２】
第２Ａ図および第２Ｂ図は、それぞれ第１および第２の実施形態の本発明のフォトダイオードを含む、現在のシリコンＣＭＯＳ製作プロセスで実現した半導体構造を示す図である。第２Ａ図および第２Ｂ図それぞれのフォトダイオードは、基板２００および基板中にあるウエル２０３によって形成された感光ｐｎ領域を特徴とする。ウエル２０３は、通常は、基板２００へのイオン注入によって形成される。絶縁フィールド酸化膜２０７は、ウエルと電気的に接触するために高度にドーピングした小さな拡散領域２０９を除いて、ほぼウエル２０３を覆う。基板２００は、既知の技術（図示せず）を使用して、電気的に接触されていてもよい。当業者に既知のその他の技術を利用して、ウエルと基板を電気的に接触することもできる。
【００１３】
フォトダイオードは、基板と電気的に接触する共通ノードである地面と拡散領域２０９の間で有効に作成される。本発明の１つの特定の実施形態では、基板２００は、ｐ型の導電型を有し、ウエル２０３はｎ型の導電型を有する。このシナリオでは、拡散領域２０９は、Ｎ＋拡散領域として多量にドーピングされ、ウエル２０３とオーミック接触することになる。あるいは、ｎ型基板とｐ型ウエルの間にｐｎ接合を形成し、Ｐ＋拡散領域がウエル２０３と接触するようにすることもできる。その他様々な基板とウエルの組合せが可能であり、それらはＣＭＯＳ集積回路設計の当業者の能力の範囲内である。ただし、全ての場合において、ダイオードの空乏領域は、ウエル２０３と基板２００の間のｐｎ接合を横切ってその付近に形成される。それによって生じたフォトダイオードに適正な逆バイアス電圧を印加した後、透過した入射光に応答して光電流を誘導することができる。
【００１４】
第２Ａ図は、現在のＣＭＯＳ製作プロセスで、空間効率の良いトポロジとともに使用した本発明を示す図である。フィールド酸化膜２０７は、浅いトレンチの分離（ＳＴＩ）で表してある。第２Ｂ図は、フィールド酸化膜を選択酸化法（ＬＯＣＯＳ）タイプにすることができる代替実施形態を示している。第２Ｂ図の構造は、その他の点は上述の第２Ａ図の構造と同じままとなる。ただし、どちらの場合も、フォトダイオードはフィールド酸化膜の下に存在することに留意されたい。したがって、酸化膜（ＳＴＩまたはＬＯＣＯＳ）は、フォトダイオードを横方向で電気的に分離するためには使用されていない。これは、酸化物層がフォトダイオードを横方向で分離する役割を果たしていた第１Ａ図および第１Ｂ図の従来の構造とは対照的である。本発明のフォトダイオードは、部分的には基板を高度にドーピングすることで、横方向の電気的分離を有効に受ける。
【００１５】
第２Ａ図および第２Ｂ図の残りの形状では、ゲート導電層２３５を有するＦＥＴ構造が示されている。ＦＥＴは、第６図の概略図の例示的なフォトセル回路６００中でリセット信号を受信するゲートＭ３を備えたＦＥＴで示すように、フォトダイオードのための従来のリセット・トランジスタとして作用する。また、ＦＥＴは、ドレイン／ソース拡散２１５の上に形成されたドレイン／ソース導電層２２５、ならびにポリシリコン２３３および導電ゲート層２３５で覆われた酸化膜２３１を有するゲートを特徴とする。拡散２０９は導電層２２３で覆われ、ＦＥＴのソース、およびフォトダイオードのウエル２０３とのオーミック・コンタクトの役割を果たす。導電層は、通常は、シリコンの上に高融点金属の層を堆積させ、次いで既知の技術を使用してシリコン表面上でこの金属を合金にしてシリサイドを形成する。高融点金属は、例えば、コバルト、チタン、タングステン、タンタル、およびモリブデンのうちの１つにすることができる。
【００１６】
シリサイドはほぼ不透明であり、したがって、ほぼ全ての入射光信号を反射する。しかし、フィールド酸化膜（通常は二酸化シリコン）は、当該の入射光信号、すなわち感光領域で検出することができる信号に対してほぼ透明であり、したがって、かなりの数の光子をフォトダイオードに入射させる。感光領域は、透過光に応答して電子−正孔対が生成される、ウエル２０３と基板２００の部分として決められる。これには、ウエルと基板の間に形成されたｐｎ接合部とその周りの空乏領域と、ウエルと基板の内側であるが空乏層の外側となる区域とが含まれる。
【００１７】
本発明のフォトダイオードの光学的性質は、同じＩＣ上にあるほぼ同様の別のウエル領域中に形成されたＦＥＴの性能に有意な影響を及ぼさずに、ある程度調整することができる。これは、例えば、ウエル２０３の深さを変え、拡散領域２０９および２１５の深さを一定に保つことによって行うことができる。このようにして、本発明のフォトダイオード構造は、ますます浅い拡散領域を必要とする最新の製作プロセスについていくことができる。
【００１８】
第３図は、本発明を組み込んだＣＭＯＳフォトセルの例示的な配置図を示している。線Ａ−Ａ’で切断した平面はフォトセルの一部分の断面図で、この部分は、前出の第２Ａ図および第２Ｂ図に示してある。本発明のフォトダイオードは、Ｎ＋拡散２０９を備えたｎ型ウエル２０３としてこの配置図に表してある。ウエル２０３の境界によって決まるフォトダイオードのサイズ（面積）は、通常は光電池の面積に関して最大となる。隣接する電界効果トランジスタ（ＦＥＴ）は、ゲート２３３、および供給電圧ＶDDに接続されたドレイン２１５を有する。
【００１９】
第４Ａ図および第４Ｂ図は、フォトダイオードのウエルＮ＋拡散４０９を隣接するリセットＦＥＴの分離したソースＮ＋拡散４１９に金属線で接続した、本発明の第３および第４の代替実施形態を示している。第４Ａ図および第４Ｂ図の構造は、その他の点では上述の第２Ａ図および第２Ｂ図の構造と同じままであり、第４Ａ図はＬＯＣＯＳ酸化膜を示し、第４Ｂ図はＳＴＩ酸化膜を有する。第５図は、第４Ａ図または第４Ｂ図の構造を特徴とするフォトセルの配置図を示す図である。線Ａ−Ａ’で切断した平面は、第４Ａ図および第４Ｂ図に示すフォトセルの一部分の断面図を画定する。
【００２０】
第６図は、第３図および第５図の配置図に基づくフォトセル回路６００の概略図であり、金属ストリップＭ１、Ｍ２、およびＭ３を、フォトセル中の３つのＦＥＴの各ゲートへの接続として示している。リセット端子、行端子、およびビット線端子、ならびに正の供給ノードＶDDへの接続も示してある。リセット回路は、金属ストリップＭ３を備えたＦＥＴを含み、読出し回路は、金属ストリップＭ１およびＭ２を備えたＦＥＴである。フォトセル回路６００は、ｐ型基板中にｎ型ウエルを有するフォトダイオードを含み、このｎ型ウエルはゲート金属Ｍ１へ接続されると共に、ゲート金属Ｍ３を備えたＦＥＴのソースに接続され、ｐ型基板は地面に接続される。フォトセル回路６００の動作は、ＣＭＯＳ画像感知回路の当業者には容易に分かるであろう。
【００２１】
本発明のフォトダイオードは、その一部分を第７図に示す画像センサＩＣの一部として利用することもできる。センサＩＣ７００は、行デコーダ／駆動デバイス７０７と列デコーダ７０３へ接して配置されているフォトセル回路６００のアレイを含む。画像を表す信号は、アナログ画像信号を送出するアナログ信号調節回路を含むことができる処理ブロック７１１から出力される。別法として、例示的なセンサＩＣ７００は、各フォトセルのアナログ出力に結合されたＡ／Ｄ変換器およびデジタル信号処理回路を処理ブロック７１１中に含め、フォトセル信号をデジタル操作してデジタル画像信号を生じさせてもよい。また、この場合には、Ａ／Ｄ変換は、列デコーダ７０３の前に行うことも、その後で行うこともできる。
【００２２】
センサＩＣ７００は、デジタル・カメラなどの画像捕捉システム中に組み込むこともできる。第８図は、光学的な境界およびＡ／Ｄ変換ブロックに結合されたセンサ・アレイ７１０を含む、このような実施形態を示している。
【００２３】
要約すると、ウエル−基板フォトダイオードを開示した。このフォトダイオード構造は、別々に設計した拡散領域を必要とすることなく、標準的なＣＭＯＳ製作プロセスを使用して実現することができ、したがって画像センサ・アレイをデジタルＩＣ中に集積する問題に対する費用効率が高く柔軟性に富んだ解決策を与える。例示を目的として上記に記載したフォトダイオード・デバイスの実施形態の構造および実装態様には、言うまでもなく、当業者の能力の範囲内で、その他の変更を加えることができる。したがって、上記の詳細は、限定的な意味ではなく、例示的な意味で解釈すべきものとする。
【技術分野】
【０００１】
本発明は一般に、光検出用半導体構造に関し、さらに詳細には、最近の技術の相補型金属酸化膜半導体（ＣＭＯＳ）の製作プロセスを使用して構築されたフォトダイオードに関する。
【背景技術】
【０００２】
全ての結像システムの重要な構成要素は光検出器であり、これは、画像を捕捉しようとする物体から生じる可視光の入射光子を検出するために使用されるデバイスである。いくつかの従来技術の検出デバイスとしては、第１Ａ図および第１Ｂ図に示すデバイスなどがある。第１Ａ図は、ｐｎ接合を形成するｐ型にドーピングした基板および多量にドーピングしたＮ＋拡散層を有するフォトダイオードを実現する従来技術を示している。ｐｎ接合は、絶縁酸化物領域で取り囲まれる。Ｎ＋は、必要なら従来の手段を介してｐ型基板が電気的に接触した、隣接するトランジスタのソース／ドレイン拡散にすることができる。
ほとんどのフォトダイオードは、ｐｎ接合ダイオードに逆バイアスをかけ、空乏領域が形成されるようにする原理に基づいている。フォトダイオードは、図示のように、透明な酸化物層を通ってシリコン中に進行する入射光を受ける。半導体の特性は、可視光の入射光子に応答して、空乏領域の内側および外側両方で電子−正孔対が発生するようになっている。次いで、これらの光によって生成された電子−正孔対は、拡散およびドリフト機構によって押し流され、空乏領域中に集まり、それにより所望の画像の一部分を表す光電流を誘導する。
【０００３】
フォトダイオードの感度の一因となる重要な要因は、その可能な限り多くの入射光子を捕捉する能力である。第１Ａ図の例では、空乏領域の上のＮ＋表面領域はほぼ完全に露出し、入射光子が大きなＮ＋領域を通って構造内に進入することができるようになっている。
【０００４】
現在および将来の世代の製作プロセスを使用して構築した集積回路は、光検出構造の設計、実装、および性能に深刻な制約を与える。例えば、画像センサＩＣなど現在の集積回路では、しばしば、制限された物理的スペースの要件を満たすために、多数の光検出素子を単一のＩＣダイ中に組み込むことが試みられる。この課題を解決するためには、第１Ａ図の従来のフォトダイオードのＮ＋領域をかなり小さくしなければならず、それによりフォトダイオード構造の感度は低下する。
【０００５】
さらに、実装することが望ましい機能の複雑さが増すことにより、ＩＣによって放散される総電力が増加し続けるので、半導体製作プロセスは、構成回路素子の寸法を小さくすることも見込んでおくことによって維持される。ただし、寸法が小さくなり、相互接続の数が増えることによって、ＩＣ全体の抵抗は大きくなる。例えば、最新のＣＭＯＳプロセスを使用して構築された電界効果トランジスタ（ＦＥＴ）デバイスは、ソースおよびドレインの高度にドーピングされた拡散領域ならびにゲートのポリシリコン層によって与えられる抵抗が、信号を有効に伝送できないほど大きくなり過ぎるような、小さな横方向および縦方向の寸法を有する。この問題を緩和するために、ポリシリコン・セルフアライン・タイプの現在のＣＭＯＳ製作プロセスでは、ソース、ドレイン、およびゲートの露出したシリコン区域を、シリサイドと呼ばれる導電性の高い材料で覆い、その後に形成される金属コンタクトのシート抵抗を小さくする追加の工程段階を設けている。シリサイド層は、露出したシリコンの上にチタンなどの金属の層を付着させ、次いでチタンとシリコンの間で反応を引き起こして金属層をシリサイドに変化させることによって形成することができる。
【０００６】
セルフアラインＣＭＯＳ（「サリサイド」）プロセスでは、第１Ａ図のソースおよびドレインのＮ＋領域全体をシリサイドで覆う。シリサイドは、ＣＭＯＳプロセスで使用する厚さでは１０％以下の光を通すことはできるが、ほぼ不透明な材料であるので、第１Ａ図のフォトダイオードは、ある角度で空乏領域に到達する入射光子にしか依拠することができない。その結果として、第１Ａ図の場合と同様のフォトダイオードを使用する画像アレイは、ＣＭＯＳサリサイド・プロセスに基づいて構築したときに画像を捕捉する効果が低下する。
【０００７】
第１Ａ図のｐｎ接合に到達する光子の数を増加させる１つの方法は、光検出に使用される領域の上にシリサイドが形成されないようにシリサイドをさらにパターン化する工程段階を追加することによって、シリサイドをカスタマイズするものである。ただし、このような追加ステップには時間がかかり、ＩＣを大量生産するときに製造コストが高くなることになる。
【０００８】
光子の数を増加させるもう１つの方法は、交互にかみ合ったシリサイド構造を取り囲む複数の半透明酸化物領域を通って入射光がフォトダイオードに進入する、一連の「エッジ・インテンシブ（edge intensive）」フォトダイオードの連続として第１Ｂ図に示してある。この方式では、単位面積あたりで捕捉される光子が少なくなるので、第１Ａ図の従来の非サリサイド設計に比べて効果の低いフォトダイオードが提供される。
【０００９】
最後に、第１Ａ図および第１Ｂ図のフォトダイオード構造のもう１つの欠点は、特に現在および将来のプロセスとともに、カスタマイズ化した製作ステップを必要とする点である。これは、製作プロセスが進歩することによってトランジスタの寸法が小さくなるにつれて、電界効果トランジスタ（ＦＥＴ）のソースおよびドレインの拡散領域の深さも浅くなり、それに応じて短チャネルＦＥＴを適切に設計することができるようにしなければならないからである。拡散深さが浅くなるにつれて、このような拡散−基板接合を使用して構築したフォトダイオードの光学的性質も変化する。したがって、最初の光学的性質を維持するために、フォトダイオードの場合だけは異なる拡散領域を構築する必要がある。このＦＥＴで使用する標準的な拡散領域への追加は、プロセスの複雑さを増すので望ましくない。したがって、標準的なＩＣ製作プロセスを使用して実装することができるが、光学的性質を規定する際の柔軟さも見込んでいるフォトダイオード構造が必要とされている。
【発明の概要】
【００１０】
本発明は、ウエル層と基板層の間にｐｎ接合を形成させた新しいフォトダイオードを対象とするものである。フォトダイオードの感光領域は、基板中に形成されたウエルと基板のｐｎ接合の中およびその周りに形成される。
上述の本発明のエレメント、ならびに本発明のその他の態様および利点は、以下の説明、添付の請求の範囲、および添付の図面に関連して理解されるであろう。
【図面の簡単な説明】
【００１１】
【図１Ａ】第１Ａ図は、従来技術の異なる光検出構造を示す図である。
【図１Ｂ】第１Ｂ図は、従来技術の異なる光検出構造を示す図である。
【図２Ａ】第２Ａ図は、第１の実施形態による本発明を含む半導体構造の断面図である。
【図２Ｂ】第２Ｂ図は、第２の実施形態による本発明を含む半導体構造の断面図である。
【図３】第３図は、本発明の第１および第２の実施形態によるフォトダイオードを含むフォトセルを示す図である。
【図４Ａ】第４Ａ図は、第３の実施形態による本発明を含む半導体構造の断面図である。
【図４Ｂ】第４Ｂ図は、第４の実施形態による本発明を含む半導体構造の断面図である。
【図５】第５図は、本発明の第３および第４の実施形態によるフォトセルを示す図である。
【図６】第６図は、例示的なフォトセルの等価回路を示す図である。
【図７】第７図は、例示的な画像センサ回路を示すブロック図である。
【図８】第８図は、本発明を組み込んだ画像捕捉システムを示すブロック図である。
【発明を実施するための形態】
【００１２】
第２Ａ図および第２Ｂ図は、それぞれ第１および第２の実施形態の本発明のフォトダイオードを含む、現在のシリコンＣＭＯＳ製作プロセスで実現した半導体構造を示す図である。第２Ａ図および第２Ｂ図それぞれのフォトダイオードは、基板２００および基板中にあるウエル２０３によって形成された感光ｐｎ領域を特徴とする。ウエル２０３は、通常は、基板２００へのイオン注入によって形成される。絶縁フィールド酸化膜２０７は、ウエルと電気的に接触するために高度にドーピングした小さな拡散領域２０９を除いて、ほぼウエル２０３を覆う。基板２００は、既知の技術（図示せず）を使用して、電気的に接触されていてもよい。当業者に既知のその他の技術を利用して、ウエルと基板を電気的に接触することもできる。
【００１３】
フォトダイオードは、基板と電気的に接触する共通ノードである地面と拡散領域２０９の間で有効に作成される。本発明の１つの特定の実施形態では、基板２００は、ｐ型の導電型を有し、ウエル２０３はｎ型の導電型を有する。このシナリオでは、拡散領域２０９は、Ｎ＋拡散領域として多量にドーピングされ、ウエル２０３とオーミック接触することになる。あるいは、ｎ型基板とｐ型ウエルの間にｐｎ接合を形成し、Ｐ＋拡散領域がウエル２０３と接触するようにすることもできる。その他様々な基板とウエルの組合せが可能であり、それらはＣＭＯＳ集積回路設計の当業者の能力の範囲内である。ただし、全ての場合において、ダイオードの空乏領域は、ウエル２０３と基板２００の間のｐｎ接合を横切ってその付近に形成される。それによって生じたフォトダイオードに適正な逆バイアス電圧を印加した後、透過した入射光に応答して光電流を誘導することができる。
【００１４】
第２Ａ図は、現在のＣＭＯＳ製作プロセスで、空間効率の良いトポロジとともに使用した本発明を示す図である。フィールド酸化膜２０７は、浅いトレンチの分離（ＳＴＩ）で表してある。第２Ｂ図は、フィールド酸化膜を選択酸化法（ＬＯＣＯＳ）タイプにすることができる代替実施形態を示している。第２Ｂ図の構造は、その他の点は上述の第２Ａ図の構造と同じままとなる。ただし、どちらの場合も、フォトダイオードはフィールド酸化膜の下に存在することに留意されたい。したがって、酸化膜（ＳＴＩまたはＬＯＣＯＳ）は、フォトダイオードを横方向で電気的に分離するためには使用されていない。これは、酸化物層がフォトダイオードを横方向で分離する役割を果たしていた第１Ａ図および第１Ｂ図の従来の構造とは対照的である。本発明のフォトダイオードは、部分的には基板を高度にドーピングすることで、横方向の電気的分離を有効に受ける。
【００１５】
第２Ａ図および第２Ｂ図の残りの形状では、ゲート導電層２３５を有するＦＥＴ構造が示されている。ＦＥＴは、第６図の概略図の例示的なフォトセル回路６００中でリセット信号を受信するゲートＭ３を備えたＦＥＴで示すように、フォトダイオードのための従来のリセット・トランジスタとして作用する。また、ＦＥＴは、ドレイン／ソース拡散２１５の上に形成されたドレイン／ソース導電層２２５、ならびにポリシリコン２３３および導電ゲート層２３５で覆われた酸化膜２３１を有するゲートを特徴とする。拡散２０９は導電層２２３で覆われ、ＦＥＴのソース、およびフォトダイオードのウエル２０３とのオーミック・コンタクトの役割を果たす。導電層は、通常は、シリコンの上に高融点金属の層を堆積させ、次いで既知の技術を使用してシリコン表面上でこの金属を合金にしてシリサイドを形成する。高融点金属は、例えば、コバルト、チタン、タングステン、タンタル、およびモリブデンのうちの１つにすることができる。
【００１６】
シリサイドはほぼ不透明であり、したがって、ほぼ全ての入射光信号を反射する。しかし、フィールド酸化膜（通常は二酸化シリコン）は、当該の入射光信号、すなわち感光領域で検出することができる信号に対してほぼ透明であり、したがって、かなりの数の光子をフォトダイオードに入射させる。感光領域は、透過光に応答して電子−正孔対が生成される、ウエル２０３と基板２００の部分として決められる。これには、ウエルと基板の間に形成されたｐｎ接合部とその周りの空乏領域と、ウエルと基板の内側であるが空乏層の外側となる区域とが含まれる。
【００１７】
本発明のフォトダイオードの光学的性質は、同じＩＣ上にあるほぼ同様の別のウエル領域中に形成されたＦＥＴの性能に有意な影響を及ぼさずに、ある程度調整することができる。これは、例えば、ウエル２０３の深さを変え、拡散領域２０９および２１５の深さを一定に保つことによって行うことができる。このようにして、本発明のフォトダイオード構造は、ますます浅い拡散領域を必要とする最新の製作プロセスについていくことができる。
【００１８】
第３図は、本発明を組み込んだＣＭＯＳフォトセルの例示的な配置図を示している。線Ａ−Ａ’で切断した平面はフォトセルの一部分の断面図で、この部分は、前出の第２Ａ図および第２Ｂ図に示してある。本発明のフォトダイオードは、Ｎ＋拡散２０９を備えたｎ型ウエル２０３としてこの配置図に表してある。ウエル２０３の境界によって決まるフォトダイオードのサイズ（面積）は、通常は光電池の面積に関して最大となる。隣接する電界効果トランジスタ（ＦＥＴ）は、ゲート２３３、および供給電圧ＶDDに接続されたドレイン２１５を有する。
【００１９】
第４Ａ図および第４Ｂ図は、フォトダイオードのウエルＮ＋拡散４０９を隣接するリセットＦＥＴの分離したソースＮ＋拡散４１９に金属線で接続した、本発明の第３および第４の代替実施形態を示している。第４Ａ図および第４Ｂ図の構造は、その他の点では上述の第２Ａ図および第２Ｂ図の構造と同じままであり、第４Ａ図はＬＯＣＯＳ酸化膜を示し、第４Ｂ図はＳＴＩ酸化膜を有する。第５図は、第４Ａ図または第４Ｂ図の構造を特徴とするフォトセルの配置図を示す図である。線Ａ−Ａ’で切断した平面は、第４Ａ図および第４Ｂ図に示すフォトセルの一部分の断面図を画定する。
【００２０】
第６図は、第３図および第５図の配置図に基づくフォトセル回路６００の概略図であり、金属ストリップＭ１、Ｍ２、およびＭ３を、フォトセル中の３つのＦＥＴの各ゲートへの接続として示している。リセット端子、行端子、およびビット線端子、ならびに正の供給ノードＶDDへの接続も示してある。リセット回路は、金属ストリップＭ３を備えたＦＥＴを含み、読出し回路は、金属ストリップＭ１およびＭ２を備えたＦＥＴである。フォトセル回路６００は、ｐ型基板中にｎ型ウエルを有するフォトダイオードを含み、このｎ型ウエルはゲート金属Ｍ１へ接続されると共に、ゲート金属Ｍ３を備えたＦＥＴのソースに接続され、ｐ型基板は地面に接続される。フォトセル回路６００の動作は、ＣＭＯＳ画像感知回路の当業者には容易に分かるであろう。
【００２１】
本発明のフォトダイオードは、その一部分を第７図に示す画像センサＩＣの一部として利用することもできる。センサＩＣ７００は、行デコーダ／駆動デバイス７０７と列デコーダ７０３へ接して配置されているフォトセル回路６００のアレイを含む。画像を表す信号は、アナログ画像信号を送出するアナログ信号調節回路を含むことができる処理ブロック７１１から出力される。別法として、例示的なセンサＩＣ７００は、各フォトセルのアナログ出力に結合されたＡ／Ｄ変換器およびデジタル信号処理回路を処理ブロック７１１中に含め、フォトセル信号をデジタル操作してデジタル画像信号を生じさせてもよい。また、この場合には、Ａ／Ｄ変換は、列デコーダ７０３の前に行うことも、その後で行うこともできる。
【００２２】
センサＩＣ７００は、デジタル・カメラなどの画像捕捉システム中に組み込むこともできる。第８図は、光学的な境界およびＡ／Ｄ変換ブロックに結合されたセンサ・アレイ７１０を含む、このような実施形態を示している。
【００２３】
要約すると、ウエル−基板フォトダイオードを開示した。このフォトダイオード構造は、別々に設計した拡散領域を必要とすることなく、標準的なＣＭＯＳ製作プロセスを使用して実現することができ、したがって画像センサ・アレイをデジタルＩＣ中に集積する問題に対する費用効率が高く柔軟性に富んだ解決策を与える。例示を目的として上記に記載したフォトダイオード・デバイスの実施形態の構造および実装態様には、言うまでもなく、当業者の能力の範囲内で、その他の変更を加えることができる。したがって、上記の詳細は、限定的な意味ではなく、例示的な意味で解釈すべきものとする。
【特許請求の範囲】
【請求項１】
入射光信号を電気信号に変換するフォトダイオードであって、
第１の導電型の半導体材料の基板層と、
上部と底部とを有するウエルの底部が基板中に配置され、ｐｎ接合がウエルと基板の間に形成され、ウエルと基板が前記フォトダイオードの感光領域となっている、第２の導電型の半導体材料のウエルと、
ウエルとの電気的接触を助長させるために前記ウエルよりも多量にドーピングされており、ウエルと接触している第２の導電型の半導体物質からなるタップ領域と、
ウエルの上部の大部分を覆い、感光領域へ入射する光信号の少なくとも一部を透過させるフィールド酸化膜と
を有するフォトダイオード。
【請求項２】
入射光に電気的に応答するフォトセルであって、
第１の導電型の基板と第２の導電型のウエル領域との間にｐｎ接合を有するフォトダイオードであって、ウエルと基板が前記フォトダイオードの感光領域を定め、ウエル領域が基板中に形成されており、かつ入射光を感光領域で検出できるように透明であるフィールド酸化膜で大部分が覆われた上部を含むとともに、ウエルとの電気的接触を助長させるために前記ウエルよりも多量ドーピングされ、ウエルと接触している第２の導電型の半導体物質からなるタップ領域を含むフォトダイオードと、
フォトダイオードに結合された、入射光の検出に備えてフォトダイオードを初期化するためのリセット回路と、そして
フォトダイオードに結合された、検出された光を表す電気信号を読み取るための読出し回路と
を含むフォトセル。
【請求項３】
ウエル−基板フォトダイオードと、連動するリセットおよび読出し回路と、上部の大部分がフィールド酸化膜で覆われたフォトダイオードのウエルと、ウエルとの電気的接触を助長させるために前記ウエルよりも多量ドーピングされ、ウエルと接触している第２の導電型の半導体物質からなるタップ領域とをそれぞれ有する、行および列に配列された複数のフォトセルと、
フォトセルの行に対して行選択信号を生成するための、フォトセルに結合された複数の行デコーダ／駆動デバイスと、そして
フォトセルの列をデコードするための、フォトセルに結合された列デコーダと
を含む画像センサＩＣ。
【請求項４】
入射光にさらされる光学的な境界、
ウエル−基板フォトダイオードと、連動するリセットおよび読出し回路と、ウエルとの電気的接触を助長させるために前記ウエルよりも多量ドーピングされ、ウエルと接触している第２の導電型の半導体物質からなるタップ領域とをそれぞれ有する、入射光に電気的に応答するフォトセルのセンサ・アレイと、
センサ・アレイに結合されたＡ／Ｄ変換ユニットと、
Ａ／Ｄ変換ユニットに結合された、Ａ／Ｄ変換ユニットから受信したデジタル・データを処理および圧縮し、検出された画像を生じるデジタル信号処理ユニットと、そして
デジタル信号処理ユニットに結合された、検出された画像を記憶するための記憶ユニットと
を含む画像捕捉システム。
【請求項５】
入射光を電気信号に変換するフォトダイオードであって、
第１導電型の半導体物質からなる第１の領域と、
第１の領域と接触しており、第２導電型の半導体物質からなる第２の領域と、
第１の領域と第２の領域がフォトダイオードの感光領域となっていて、両領域の間に形成されたフォトダイオードのｐ−ｎ接合と、
第２の領域と電気接触を助長させるために第２の領域よりも多量にドーピングされ、第２の領域に接触している第２導電型の半導体物質からなる第３の領域と、そして
少なくとも入射光の一部を感光領域に透過させることができる、第２の領域の大部分を覆って入射光を受けるフィールド酸化膜と
を有するフォトダイオード。
【請求項１】
入射光信号を電気信号に変換するフォトダイオードであって、
第１の導電型の半導体材料の基板層と、
上部と底部とを有するウエルの底部が基板中に配置され、ｐｎ接合がウエルと基板の間に形成され、ウエルと基板が前記フォトダイオードの感光領域となっている、第２の導電型の半導体材料のウエルと、
ウエルとの電気的接触を助長させるために前記ウエルよりも多量にドーピングされており、ウエルと接触している第２の導電型の半導体物質からなるタップ領域と、
ウエルの上部の大部分を覆い、感光領域へ入射する光信号の少なくとも一部を透過させるフィールド酸化膜と
を有するフォトダイオード。
【請求項２】
入射光に電気的に応答するフォトセルであって、
第１の導電型の基板と第２の導電型のウエル領域との間にｐｎ接合を有するフォトダイオードであって、ウエルと基板が前記フォトダイオードの感光領域を定め、ウエル領域が基板中に形成されており、かつ入射光を感光領域で検出できるように透明であるフィールド酸化膜で大部分が覆われた上部を含むとともに、ウエルとの電気的接触を助長させるために前記ウエルよりも多量ドーピングされ、ウエルと接触している第２の導電型の半導体物質からなるタップ領域を含むフォトダイオードと、
フォトダイオードに結合された、入射光の検出に備えてフォトダイオードを初期化するためのリセット回路と、そして
フォトダイオードに結合された、検出された光を表す電気信号を読み取るための読出し回路と
を含むフォトセル。
【請求項３】
ウエル−基板フォトダイオードと、連動するリセットおよび読出し回路と、上部の大部分がフィールド酸化膜で覆われたフォトダイオードのウエルと、ウエルとの電気的接触を助長させるために前記ウエルよりも多量ドーピングされ、ウエルと接触している第２の導電型の半導体物質からなるタップ領域とをそれぞれ有する、行および列に配列された複数のフォトセルと、
フォトセルの行に対して行選択信号を生成するための、フォトセルに結合された複数の行デコーダ／駆動デバイスと、そして
フォトセルの列をデコードするための、フォトセルに結合された列デコーダと
を含む画像センサＩＣ。
【請求項４】
入射光にさらされる光学的な境界、
ウエル−基板フォトダイオードと、連動するリセットおよび読出し回路と、ウエルとの電気的接触を助長させるために前記ウエルよりも多量ドーピングされ、ウエルと接触している第２の導電型の半導体物質からなるタップ領域とをそれぞれ有する、入射光に電気的に応答するフォトセルのセンサ・アレイと、
センサ・アレイに結合されたＡ／Ｄ変換ユニットと、
Ａ／Ｄ変換ユニットに結合された、Ａ／Ｄ変換ユニットから受信したデジタル・データを処理および圧縮し、検出された画像を生じるデジタル信号処理ユニットと、そして
デジタル信号処理ユニットに結合された、検出された画像を記憶するための記憶ユニットと
を含む画像捕捉システム。
【請求項５】
入射光を電気信号に変換するフォトダイオードであって、
第１導電型の半導体物質からなる第１の領域と、
第１の領域と接触しており、第２導電型の半導体物質からなる第２の領域と、
第１の領域と第２の領域がフォトダイオードの感光領域となっていて、両領域の間に形成されたフォトダイオードのｐ−ｎ接合と、
第２の領域と電気接触を助長させるために第２の領域よりも多量にドーピングされ、第２の領域に接触している第２導電型の半導体物質からなる第３の領域と、そして
少なくとも入射光の一部を感光領域に透過させることができる、第２の領域の大部分を覆って入射光を受けるフィールド酸化膜と
を有するフォトダイオード。
【図１Ａ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７】
【図８】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−１８３０８９（Ｐ２０１０−１８３０８９Ａ）
【公開日】平成２２年８月１９日（２０１０．８．１９）
【国際特許分類】
【出願番号】特願２０１０−５３８４８（Ｐ２０１０−５３８４８）
【出願日】平成２２年３月１０日（２０１０．３．１０）
【分割の表示】特願平１１−５０２８２０の分割
【原出願日】平成１０年６月３日（１９９８．６．３）
【出願人】（５９１００３９４３）インテル・コーポレーション (1,101)
【Ｆターム（参考）】
【公開日】平成２２年８月１９日（２０１０．８．１９）
【国際特許分類】
【出願日】平成２２年３月１０日（２０１０．３．１０）
【分割の表示】特願平１１−５０２８２０の分割
【原出願日】平成１０年６月３日（１９９８．６．３）
【出願人】（５９１００３９４３）インテル・コーポレーション (1,101)
【Ｆターム（参考）】
[ Back to top ]