スイッチング回路
【課題】 スイッチング時間のばらつきを簡単かつ安価な回路にて抑制できるスイッチング回路を提供する。
【解決手段】
スイッチング回路は、電力用スイッチング素子S1、S2をそれぞれ有する上アームA1および下アームA2と、電力用スイッチング素子S1、S2のスイッチング動作に応じてこの電力用スイッチング素子S1、S2を有するアームA1、A2とは反対側のアームA2、A1にそれぞれ設けられた追加スイッチング素子M2、M1を動作させることで電力用スイッチング素子S1、S2の出力容量を充電する出力容量充電促進回路と、
を備える。
【解決手段】
スイッチング回路は、電力用スイッチング素子S1、S2をそれぞれ有する上アームA1および下アームA2と、電力用スイッチング素子S1、S2のスイッチング動作に応じてこの電力用スイッチング素子S1、S2を有するアームA1、A2とは反対側のアームA2、A1にそれぞれ設けられた追加スイッチング素子M2、M1を動作させることで電力用スイッチング素子S1、S2の出力容量を充電する出力容量充電促進回路と、
を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気モータ等の負荷を駆動するインバータ等に用いるスイッチング回路に関する。
【背景技術】
【０００２】
インバータでは、スイッチング素子（電力用半導体素子）にてモータ負荷へ印加する電圧を切り替えるが、この電圧の立ち上がり時間や波形は、スイッチング素子のゲート端子に印加するゲート電圧により制御している。
ところが、スイッチング素子のターン・オフにより負荷電圧が変化する場合、負荷電圧のスイッチング時間はそのスイッチング素子の出力容量の充電時間に依存する。すなわち、たとえば、１８０度通電方式のインバータ回路では、ターン・オフ時のスイッチング時間は、負荷電流値に影響を受ける。この結果、スイッチング時間は負荷電流値により、ばらついてしまう。このばらつきは結構大きく、たとえば負荷電流値がゼロに近い低電流値の場合などには、スイッチング時間がきわめて遅くなり、通常のスイッチング時間の１０倍以上にもなってしまう場合もある。このように、スイッチング時間がばらついてしまうと、上下アーム短絡を防止するため、デッド・タイムを長く設定せざるを得ず、スイッチング損失が増えることになる。
そこで、このような低電流時にもスイッチング時間が長くならないようにして、上下アームの短絡が生じないようにしたものが知られている。
【０００３】
このようなスイッチング回路を有するインバータとしては、特許文献１に記載されたものがある。このインバータでは、電力用半導体素子をスイッチング素子として用い、これら電力用半導体の各々に対し、コンデンサと双方向性スイッチ素子との直列回路を並列に接続し、この双方向性スイッチ素子により、電力用半導体素子のターン・オフ信号に同期させてコンデンサを充電させるようにして、低電流時でも電力用半導体素子のターン・オフ時間が長引かないようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３６９５５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来のインバータにあっては、上下アームに、それぞれ双方向性スイッチ素子を２個ずつ必要とするため、その回路構成が複雑で高価なものとなってしまうといった問題点があった。
【０００６】
本発明は、上記問題に着目してなされたもので、その目的とするところは、スイッチング時間のばらつきを簡単かつ安価な回路にて抑制できるようにしたスイッチング回路を提供することにある。
【課題を解決するための手段】
【０００７】
この目的のため、請求項１に記載の本発明によるスイッチング回路は、
電力用スイッチング素子をそれぞれ有する上アームおよび下アームと、
電力用スイッチング素子のスイッチング動作に応じてこの電力用スイッチング素子を有するアームとは反対側のアームにそれぞれ設けられた追加スイッチング素子を動作させることで、電力用スイッチング素子の出力容量を充電する出力容量充電促進回路と、
を備えたことを特徴とする。
【０００８】
また、請求項２に記載の本発明によるスイッチング回路は、
請求項１に記載のスイッチング回路において、
出力容量充電促進回路が、追加スイッチング素子にコンデンサが直列接続された直列接続回路であり、
この直列接続回路が、電力用スイッチング素子に並列に接続されている、
ことを特徴とする。
【０００９】
また、請求項３に記載の本発明によるスイッチング回路は、
請求項１に記載のスイッチング回路において、
出力容量充電促進回路が、追加スイッチング素子に抵抗が直列接続された直列接続回路であり、
この直列接続回路が、電力用スイッチング素子に並列に接続されている、
ことを特徴とする。
【発明の効果】
【００１０】
請求項１に記載の本発明のスイッチング回路にあっては、スイッチング時間のばらつきを簡単かつ安価な回路にて抑制できるようにしたスイッチング回路を得ることができる。
【００１１】
請求項２に記載の本発明のスイッチング回路にあっては、上記請求項１の効果に加えて、コンデンサを用いることにより、電力用スイッチング素子の出力容量を速く充電することができる。
【００１２】
請求項３に記載の本発明のスイッチング回路にあっては、上記請求項１の効果に加えて、抵抗を用いることにより、簡単な回路構成でスイッチング時間を調整することで、電力用スイッチング素子の出力容量を必要な量だけ充電することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る実施例１のスイッチング回路の構成を示す回路図である。
【図２】図１のスイッチング回路における正方向への負荷電流が流れるときのスイッチング素子等の動作状態および電流の流れを説明する図である。
【図３】図２での動作における、電力用スイッチング素子、この反対側のアームの付加スイッチング素子およびコンデンサの状態をタイム・チャートで示した図である。
【図４】図１のスイッチング回路における負方向への負荷電流が流れるときのスイッチング素子等の動作状態および電流の流れを説明する図である。
【図５】図４での動作における、電力用スイッチング素子、この反対側のアームの付加スイッチング素子およびコンデンサの状態をタイム・チャートで示した図である。
【図６】図１のスイッチング回路と等価なシミュレーション用回路の構成を示す図である。
【図７】図６のシミュレーション回路におけるシミュレーション結果を示す図である。
【図８】シミュレーションによりコンデンサの容量を変えたときにおける負荷電圧の時間変化の結果を示す図である。
【図９】本発明に係る実施例２のスイッチング回路の構成を示す回路図である。
【図１０】図９のスイッチング回路と等価なシミュレーション用回路の構成を示す図である。
【図１１】図１０のシミュレーション回路におけるシミュレーション結果を示す図である。
【図１２】本発明実施例とシミュレーションで比較するための、スイッチング素子を有しないスイッチング回路の構成を示す図である。
【図１３】図１２のシミュレーション回路におけるシミュレーション結果を示す図である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を、図面に示す実施例に基づき詳細に説明する。なお、各実施例において同じ構成のものについては、同じ番号を付し、それらの説明を省略する。
【実施例１】
【００１５】
実施例１のスイッチング回路は、たとえば電気自動車を駆動する三相交流モータのインバータ回路に用いられる。図１には、三相交流モータのｕ相、ｖ相、ｗ相のうちの１相のコイルに接続される部分のみの回路を示すが、他の２相も同様に構成して周知のごとくブリッジ回路を組む。
【００１６】
この実施例１のスイッチング回路では、図１に示すように、上アームA1は、電力用スイッチング素子S1にダイオード（いわゆる帰還ダイオード）D1と、コンデンサC1および付加スイッチング素子M1の直列接続回路（本発明の出力容量充電促進回路に相当）と、が並列に接続されて構成される。
同様に、下アームA2も、電力用スイッチング素子S2にダイオード（いわゆる帰還ダイオード）D2と、コンデンサC2およびスイッチング素子M2の直列接続回路と、が並列に接続されて構成される。
上アームA1の電力用スイッチング素子S1のエミッタと下アームA2の電力用スイッチング素子S2のコレクタとは互いに接続されるとともに、これらの接続点は電気モータのコイルの一つに接続される。なお、電力用スイッチング素子S1、S2としては、絶縁ゲートバイポーラ型トランジスタ（Insulated Gate Bipolar Transistor: IGBT）を用いるのが望ましい。
【００１７】
ここで、上下アームA1、A2のコンデンサC1、C2は、これらを有する各アームが持つ出力容量以上の容量値を有するように設定する。
また、付加スイッチング素子M1、M2は相対するアームの電力用スイッチング素子、すなわち下アームA2の電力用スイッチング素子S2、上アームA1 の電力用スイッチング素子S1のターン・オフ動作にそれぞれ同期して以下のように作動するようにしてある。
【００１８】
上記スイッチング回路の動作につき、図２〜図４を用いて説明する。
まず、上アームA1の電力用スイッチング素子S1がオンで、かつ下アームA2の電力用スイッチング素子S2がオフの場合には、正方向の負荷電流となり、図２の太線の矢印で示す経路に沿って電流が流れる。
すなわち、図２（ａ）および図３の第１段目のタイム・チャートに示すように、電力用スイッチング素子S1のゲート端子にゲート電圧が印加されると、この素子がオン（図３中の時刻t1）となって、コレクタからエミッタに電流が流れ始め、モータのコイルへ電流が供給される。なお、このとき下アームA2の電力用スイッチング素子S2、および両付加スイッチング素子M1、M2はオフの状態にされている。
【００１９】
このとき、電力用スイッチング素子S1の出力容量（図２中に点線でコンデンサとして表示）での電荷はゼロであり、また付加スイッチング素子M1がオフにされているので、これと直列接続されたコンデンサC1も電荷ゼロの状態を保つ（図３の第３、４段目のタイム・チャートを参照）。
【００２０】
その後、図２（ｂ）および図３の第１、２段目のタイム・チャートに示すように、時刻t2にゲート信号がゼロにされると、これに連動して下アームA2の付加スイッチング素子M2のゲート電圧にオン信号が同時に印加される。この結果、付加スイッチング素子M2がオンになって通電可能となる。
【００２１】
時刻t2に下アームA2の付加スイッチング素子M2がオンになると、下アームA2のコンデンサC2が付加スイッチング素子M2を介して接地された状態となるので、図２（ｂ）に示すように、電流が、コンデンサC2へ流れ込み、その電流がスイッチング素子S1の出力容量にも流れる。その結果、図３のタイム・チャートに示すように、その電流がコンデンサC2とスイッチング素子S1の出力容量を充電し、したがってその電荷が急激に上昇していく。
このコンデンサC2が充電されていく分、上アームA1の電力用スイッチング素子S1の出力容量を充電する電流は増えるので、この電流値がゼロに近い場合に比べ、この電力用スイッチング素子S1の出力容量への充電が早まることになる。
【００２２】
この後、スイッチング素子S1の出力容量の電圧とコンデンサC2の電圧を合わせた電圧が電源電圧に達したとき（時刻t3）、図３の第３、４段目のタイム・チャートに示すように、下アームA2のコンデンサC2の電荷の上昇は止まる。この場合の立ち上がりの変化は、出力容量値および追加容量値によって決まる。なお、詳細は、シミュレーション結果にて後で説明する。
【００２３】
その後、図２（ｃ）に示すように、少ない出力電流によって、スイッチング素子S1の出力容量はさらに充電され、コンデンサC2は放電していく。
【００２４】
時刻t4以降は、下アームのダイオードD2を介して出力電流が流れ続けて、図３に示すように、電力用スイッチング素子S1の出力容量はオフ状態で満充電の状態を保ち、またコンデンサC2の電荷はゼロを保つ。
したがって、上アームA1の電力用スイッチング素子S1の出力容量は、下アームA2のコンデンサC2の充電分だけ速く充電され、この結果、オフ時のスイッチング時間を早めることとなってスイッチング時間のばらつきが抑えられることとなる。
【００２５】
次に、負方向の負荷電流を流すには、図5の第１段目のタイム・チャートに示すように、時刻t5に上アームA1の電力用スイッチング素子S1がオフの状態で、下アームA2の電力用スイッチング素子S2をオンにすると、図４（ａ）の太線の矢印で示す経路に沿って電流が流れる。
すなわち、モータのコイルから流れ出た電流は、下アームA2の電力用スイッチング素子S2を通って流れ出る。このとき、図５の第３、４段目のタイム・チャートに示すように、電力用スイッチング素子S2の出力容量の電荷はゼロ、また上アームA1のコンデンサC1の電荷もゼロとなっている。
【００２６】
次いで、上記状態から、時刻t6に下アームA2の電力用スイッチング素子S2へオフ信号を入力する（ゲート電圧をゼロにする）と同時に、上アームA2の付加スイッチング素子M1をオンにする。
すると、付加スイッチング素子M1を介して電流が流れることができるようになり、図５の第３、４段目のタイム・チャートに示すように、上アームA1のコンデンサC1が充電され始め、この充電電流により下アームA2の電力用スイッチング素子S2の出力容量も充電され始める。
【００２７】
この場合も、負荷電流が正方向の場合と同様に、コンデンサC1の充電中、上アームA1の付加スイッチング素子M１はオン状態を保たれ、コンデンサC1の電荷は上昇していく。この負方向の負荷電流の流れによって、まだ完全にオフ状態となっていない下アームA2の電力用スイッチング素子S2の出力容量へも、電流が流れて行き、電力用スイッチング素子S2の主力容量の充電を速める。
【００２８】
この後、スイッチング素子S2の出力容量の電圧とコンデンサC1の電圧を合わせた電圧が電源電圧に達したとき（時刻t7）、図５の第３、４段目のタイム・チャートに示すように、上アームA1のコンデンサC1の電荷の上昇は止まる。この場合の立ち上がりの変化は、出力容量値および追加容量値によって決まる。
【００２９】
その後、図４（ｃ）に示すように、その後、少ない出力電流によって、スイッチング素子S2の出力容量はさらに充電され、コンデンサC1は放電していく。
【００３０】
時刻t8以降は、下アームのダイオードD2を介して出力電流が流れ続けて、図５に示すように、電力用スイッチング素子S2の出力容量はオフ状態で満充電の状態を保ち、またコンデンサC1の電荷はゼロを保つ。
したがって、下アームA1の電力用スイッチング素子S2の出力容量は、上アームA1のコンデンサC1の充電分だけ速く充電され、この結果、オフ時のスイッチング時間を早めることとなってスイッチング時間のばらつきが抑えられることとなる。
【００３１】
次に、上記図１の構成に等価な回路を用いて得たシミュレーション結果につき、出力容量充電促進回路を有しない回路（図１２に示す。同図においてC3、C4はスイッチング素子S1、S2の出力容量である）での結果と比較して、以下に説明する。
【００３２】
まず、図１２において、等価な部分には図１と同じ番号を付してある。ここで、この出力容量充電促進回路を有しない回路では、電力用スイッチング素子S１、S2としては、半導体素子の代わりにそれぞれ方形の電圧（ゲート電圧に相当）を供給可能な電圧源V1、また方形の電圧（ゲート電圧に相当）を供給可能な電源V2の大小に応じてオン・オフするスイッチを用いてシミュレーションしたが、本質的には変わらない。
【００３３】
そのシミュレーション結果を図１３に示す。同図上段のタイム・チャートに示すように、下アームのゲート電圧をオン状態からオフ状態にし、デッド・タイムの後、上アームのゲート電圧をオフ状態からオン状態にすると、上アームと下アームとの接続点における出力電圧は、同図中段のタイム・チャートに示すように低電圧レベルであったものが、下側ゲート電圧が０になる時刻から徐々に立ち上がり２μｓ（デッド・タイムより短い）後により高レベルの一定値となる。また、上記２μｓ間での出力電圧の立ち上がり区間で、下側アーム側の出力容量C4を流れる電流は一時的に増大し、上側アームの出力容量C3を流れる電流は一時的に低減することが分かった。なお、この増減は、各鎖線や実線で示すように、負荷電流値によりばらつきを示す。
【００３４】
図６は、実施例１の回路と等価なシミュレーション回路である。なお、電源V3、電源V4は、方形の電圧をそれぞれ上アームの付加スイッチング素子M1、および下アームの付加スイッチング素子M2へ印加するゲート電圧源である。
【００３５】
図７は、図６のシミュレーション回路でのシミュレーション結果を示すものである。同図1段目のタイム・チャートは電力用スイッチング素子S2でのコレクタ電流の変化を示し、同図第４段目の時間変化の結果を示す図に示すように、下アームのスイッチング素子M1のゲート電圧がオフになったとき、瞬時に減少・増加した後、変化前の値に戻る。
【００３６】
同図２段目の時間変化の結果を示す図は、下側アームのコンデンサC2の電流、および上側アームのコンデンサC１の変化を示し、上記オフ時に、下側アームのコンデンサC2の電流は瞬時に増加して変化前の値に戻り、上側アームのコンデンサC1は瞬時に減少して変化前の値に戻る。
【００３７】
同図第３段目の時間変化の結果を示す図は出力電圧の立ち上がりを示すが、この立ち上がり時間は０．１μｓとなり、上記図１２の回路における２μｓと比べて非常に短くなり、コンデンサC１、C2と付加スイッチング素子M１、M2を追加したことにより、スイッチング時間の大幅な短縮が図れ、したがってそのばらつきが抑えられたことが分かる。
【００３８】
なお、シミュレーションにより、追加するコンデンサC1、C2の容量により、出力電圧の立ち上がり、立下りは変化する。図８にその容量を変化させたときの負荷電圧の波形の時間的変化の結果を示す。
同図から分かるように、一定値まで落ち着く時間は同じだが、容量が増えるほど、最初の瞬時の立ち上がり大きさが大きく、２０ｎＦでは、電力用スイッチング素子S1、S2に大電流が流れたときと同程度まで瞬時に立ち上がる。
【００３９】
なお、瞬時に負荷電圧が立ち上がってから一定値になるまでの期間は、負荷の微小電流に影響を受ける。この間は、負荷電流で充電、放電が進むためである。
追加したコンデンサC1、C2の容量による充電電流の部分は、これら追加した容量と上下アームの出力容量とによって立ち上がりの変化が決まる。
【００４０】
たとえば、出力容量を０．５ｎＦとすると、同じ容量を追加した場合、追加容量÷（追加容量＋上下アームの出力容量）＝スイッチングの速い割合となることから、０．５ｎＦ÷（０．５ｎＦ＋１ｎＦ）＝０．３３ となり、電圧変化量が33％速いことが分かる。
このように、実施例では、付加スイッチ素子S1、S2がONした直後に、出力容量×２（上下アームA1、A2の両方）とコンデンサC1、C2の容量との比で決まる電圧まで一気に変化することになる。
【００４１】
以上からわかるように、実施例１のスイッチング回路にあっては、電力用スイッチング素子S１、S2をそれぞれ用いた上下アームにおいて、付加スイッチング回路M１、M2およびコンデンサC1、C2の直列回路を、電力用スイッチング素子S１、S2に並列に接続し、上記直列回路を動作させてこれと反対側のアームの電力用スイッチング素子S１、S2の出力容量の充電を促進させるようにした。これにより、簡単・安価な回路構成で、スイッチング時間のばらつきを抑えることが可能となる。
また、実施例１のスイッチング回路にあっては、コンデンサC1、C2を用いるので、短時間で充電できる。
【実施例２】
【００４２】
次に、本発明に係る実施例２のスイッチング回路につき、説明する。実施例２では、実施例のスイッチング回路において、コンデンサC1、C2の代わりに抵抗を用いた点が異なり、他の構成は実施例１と同じである。
【００４３】
すなわち、図９に示すように、実施例２のスイッチング回路では、 上アームA1は、電力用スイッチング素子S1にダイオード（いわゆる帰還ダイオード）D1と、抵抗1および付加スイッチング素子M1の直列接続回路（本発明の出力容量充電促進回路に相当）と、が並列に接続されて構成される。
同様に、下アームA2も、電力用スイッチング素子S2にダイオード（いわゆる帰還ダイオード）D2と、抵抗R2および付加スイッチング素子M2の直列接続回路と、が並列に接続されて構成される。上アームA1の電力用スイッチング素子S1のエミッタとした下アームA2の電力用スイッチング素子S2のコレクタとは接続されるとともに、これらの接続点は電気モータのコイルの一つに接続される。
【００４４】
この実施例２のスイッチング回路にあっても、実施例１のスイッチング回路と同様に動作するが、コンデンサC1、C2が抵抗R1、R2に代わっているので、電力用スイッチング素子S1、S2へのオフ信号入力と同時に、これらと反対側のアームの付加スイッチング素子M2、M1をオンにすることで、電力用スイッチング素子S1、S2から抵抗R2、R1へ電流を流すことで、電力用スイッチング素子S1、S2の出力容量への充電を促進する。この結果、低電流時における電力用スイッチング素子S1、S2のスイッチング時間は短くでき、またスイッチング時間のばらつきも抑えることが可能となる。
【００４５】
以上から、分かるように、実施例２のスイッチング回路にあっては、電力用スイッチング素子S１、S2をそれぞれ用いた上下アームにおいて、付加スイッチング回路M１、M2および抵抗R1、R2の直列回路を、電力用スイッチング素子S１、S2に並列に接続し、上記直列回路を動作させてこれと反対側のアームの電力用スイッチング素子S１、S2の出力容量の充電を促進させるようにした。これにより、簡単・安価な回路構成で、スイッチング時間のばらつきを抑えることが可能となる。
また、実施例２のスイッチング回路にあっては、抵抗R1、R2を用いるので、回路構成がより簡単となり、スイッチング時間を調整するだけで必要なだけ充電を行うことができる。
【００４６】
以上、本発明を上記各実施例に基づき説明してきたが、本発明はこれらの実施例に限られず、本発明の要旨を逸脱しない範囲で設計変更等があった場合でも、本発明に含まれる。
【００４７】
たとえば、電力用スイッチング素子S1、S2および付加スイッチング素子M1、M2には、適当な種々の半導体スイッチング素子を用いることができる。
【００４８】
また、本発明のスイッチング回路は、電気自動車の電気モータ駆動回路に限られず、その他の負荷回路に用いるようにしてもよい。
また、モータに用いる場合には、三相交流モータに限られない。
【符号の説明】
【００４９】
A1 上アーム
A2 下アーム
C1、C2 コンデンサ
C3、C4 出力容量
D1、D2 ダイオード
M1、M2 付加スイッチング素子
S1、S２ 電力用スイッチング素子
【技術分野】
【０００１】
本発明は、電気モータ等の負荷を駆動するインバータ等に用いるスイッチング回路に関する。
【背景技術】
【０００２】
インバータでは、スイッチング素子（電力用半導体素子）にてモータ負荷へ印加する電圧を切り替えるが、この電圧の立ち上がり時間や波形は、スイッチング素子のゲート端子に印加するゲート電圧により制御している。
ところが、スイッチング素子のターン・オフにより負荷電圧が変化する場合、負荷電圧のスイッチング時間はそのスイッチング素子の出力容量の充電時間に依存する。すなわち、たとえば、１８０度通電方式のインバータ回路では、ターン・オフ時のスイッチング時間は、負荷電流値に影響を受ける。この結果、スイッチング時間は負荷電流値により、ばらついてしまう。このばらつきは結構大きく、たとえば負荷電流値がゼロに近い低電流値の場合などには、スイッチング時間がきわめて遅くなり、通常のスイッチング時間の１０倍以上にもなってしまう場合もある。このように、スイッチング時間がばらついてしまうと、上下アーム短絡を防止するため、デッド・タイムを長く設定せざるを得ず、スイッチング損失が増えることになる。
そこで、このような低電流時にもスイッチング時間が長くならないようにして、上下アームの短絡が生じないようにしたものが知られている。
【０００３】
このようなスイッチング回路を有するインバータとしては、特許文献１に記載されたものがある。このインバータでは、電力用半導体素子をスイッチング素子として用い、これら電力用半導体の各々に対し、コンデンサと双方向性スイッチ素子との直列回路を並列に接続し、この双方向性スイッチ素子により、電力用半導体素子のターン・オフ信号に同期させてコンデンサを充電させるようにして、低電流時でも電力用半導体素子のターン・オフ時間が長引かないようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３６９５５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来のインバータにあっては、上下アームに、それぞれ双方向性スイッチ素子を２個ずつ必要とするため、その回路構成が複雑で高価なものとなってしまうといった問題点があった。
【０００６】
本発明は、上記問題に着目してなされたもので、その目的とするところは、スイッチング時間のばらつきを簡単かつ安価な回路にて抑制できるようにしたスイッチング回路を提供することにある。
【課題を解決するための手段】
【０００７】
この目的のため、請求項１に記載の本発明によるスイッチング回路は、
電力用スイッチング素子をそれぞれ有する上アームおよび下アームと、
電力用スイッチング素子のスイッチング動作に応じてこの電力用スイッチング素子を有するアームとは反対側のアームにそれぞれ設けられた追加スイッチング素子を動作させることで、電力用スイッチング素子の出力容量を充電する出力容量充電促進回路と、
を備えたことを特徴とする。
【０００８】
また、請求項２に記載の本発明によるスイッチング回路は、
請求項１に記載のスイッチング回路において、
出力容量充電促進回路が、追加スイッチング素子にコンデンサが直列接続された直列接続回路であり、
この直列接続回路が、電力用スイッチング素子に並列に接続されている、
ことを特徴とする。
【０００９】
また、請求項３に記載の本発明によるスイッチング回路は、
請求項１に記載のスイッチング回路において、
出力容量充電促進回路が、追加スイッチング素子に抵抗が直列接続された直列接続回路であり、
この直列接続回路が、電力用スイッチング素子に並列に接続されている、
ことを特徴とする。
【発明の効果】
【００１０】
請求項１に記載の本発明のスイッチング回路にあっては、スイッチング時間のばらつきを簡単かつ安価な回路にて抑制できるようにしたスイッチング回路を得ることができる。
【００１１】
請求項２に記載の本発明のスイッチング回路にあっては、上記請求項１の効果に加えて、コンデンサを用いることにより、電力用スイッチング素子の出力容量を速く充電することができる。
【００１２】
請求項３に記載の本発明のスイッチング回路にあっては、上記請求項１の効果に加えて、抵抗を用いることにより、簡単な回路構成でスイッチング時間を調整することで、電力用スイッチング素子の出力容量を必要な量だけ充電することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る実施例１のスイッチング回路の構成を示す回路図である。
【図２】図１のスイッチング回路における正方向への負荷電流が流れるときのスイッチング素子等の動作状態および電流の流れを説明する図である。
【図３】図２での動作における、電力用スイッチング素子、この反対側のアームの付加スイッチング素子およびコンデンサの状態をタイム・チャートで示した図である。
【図４】図１のスイッチング回路における負方向への負荷電流が流れるときのスイッチング素子等の動作状態および電流の流れを説明する図である。
【図５】図４での動作における、電力用スイッチング素子、この反対側のアームの付加スイッチング素子およびコンデンサの状態をタイム・チャートで示した図である。
【図６】図１のスイッチング回路と等価なシミュレーション用回路の構成を示す図である。
【図７】図６のシミュレーション回路におけるシミュレーション結果を示す図である。
【図８】シミュレーションによりコンデンサの容量を変えたときにおける負荷電圧の時間変化の結果を示す図である。
【図９】本発明に係る実施例２のスイッチング回路の構成を示す回路図である。
【図１０】図９のスイッチング回路と等価なシミュレーション用回路の構成を示す図である。
【図１１】図１０のシミュレーション回路におけるシミュレーション結果を示す図である。
【図１２】本発明実施例とシミュレーションで比較するための、スイッチング素子を有しないスイッチング回路の構成を示す図である。
【図１３】図１２のシミュレーション回路におけるシミュレーション結果を示す図である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を、図面に示す実施例に基づき詳細に説明する。なお、各実施例において同じ構成のものについては、同じ番号を付し、それらの説明を省略する。
【実施例１】
【００１５】
実施例１のスイッチング回路は、たとえば電気自動車を駆動する三相交流モータのインバータ回路に用いられる。図１には、三相交流モータのｕ相、ｖ相、ｗ相のうちの１相のコイルに接続される部分のみの回路を示すが、他の２相も同様に構成して周知のごとくブリッジ回路を組む。
【００１６】
この実施例１のスイッチング回路では、図１に示すように、上アームA1は、電力用スイッチング素子S1にダイオード（いわゆる帰還ダイオード）D1と、コンデンサC1および付加スイッチング素子M1の直列接続回路（本発明の出力容量充電促進回路に相当）と、が並列に接続されて構成される。
同様に、下アームA2も、電力用スイッチング素子S2にダイオード（いわゆる帰還ダイオード）D2と、コンデンサC2およびスイッチング素子M2の直列接続回路と、が並列に接続されて構成される。
上アームA1の電力用スイッチング素子S1のエミッタと下アームA2の電力用スイッチング素子S2のコレクタとは互いに接続されるとともに、これらの接続点は電気モータのコイルの一つに接続される。なお、電力用スイッチング素子S1、S2としては、絶縁ゲートバイポーラ型トランジスタ（Insulated Gate Bipolar Transistor: IGBT）を用いるのが望ましい。
【００１７】
ここで、上下アームA1、A2のコンデンサC1、C2は、これらを有する各アームが持つ出力容量以上の容量値を有するように設定する。
また、付加スイッチング素子M1、M2は相対するアームの電力用スイッチング素子、すなわち下アームA2の電力用スイッチング素子S2、上アームA1 の電力用スイッチング素子S1のターン・オフ動作にそれぞれ同期して以下のように作動するようにしてある。
【００１８】
上記スイッチング回路の動作につき、図２〜図４を用いて説明する。
まず、上アームA1の電力用スイッチング素子S1がオンで、かつ下アームA2の電力用スイッチング素子S2がオフの場合には、正方向の負荷電流となり、図２の太線の矢印で示す経路に沿って電流が流れる。
すなわち、図２（ａ）および図３の第１段目のタイム・チャートに示すように、電力用スイッチング素子S1のゲート端子にゲート電圧が印加されると、この素子がオン（図３中の時刻t1）となって、コレクタからエミッタに電流が流れ始め、モータのコイルへ電流が供給される。なお、このとき下アームA2の電力用スイッチング素子S2、および両付加スイッチング素子M1、M2はオフの状態にされている。
【００１９】
このとき、電力用スイッチング素子S1の出力容量（図２中に点線でコンデンサとして表示）での電荷はゼロであり、また付加スイッチング素子M1がオフにされているので、これと直列接続されたコンデンサC1も電荷ゼロの状態を保つ（図３の第３、４段目のタイム・チャートを参照）。
【００２０】
その後、図２（ｂ）および図３の第１、２段目のタイム・チャートに示すように、時刻t2にゲート信号がゼロにされると、これに連動して下アームA2の付加スイッチング素子M2のゲート電圧にオン信号が同時に印加される。この結果、付加スイッチング素子M2がオンになって通電可能となる。
【００２１】
時刻t2に下アームA2の付加スイッチング素子M2がオンになると、下アームA2のコンデンサC2が付加スイッチング素子M2を介して接地された状態となるので、図２（ｂ）に示すように、電流が、コンデンサC2へ流れ込み、その電流がスイッチング素子S1の出力容量にも流れる。その結果、図３のタイム・チャートに示すように、その電流がコンデンサC2とスイッチング素子S1の出力容量を充電し、したがってその電荷が急激に上昇していく。
このコンデンサC2が充電されていく分、上アームA1の電力用スイッチング素子S1の出力容量を充電する電流は増えるので、この電流値がゼロに近い場合に比べ、この電力用スイッチング素子S1の出力容量への充電が早まることになる。
【００２２】
この後、スイッチング素子S1の出力容量の電圧とコンデンサC2の電圧を合わせた電圧が電源電圧に達したとき（時刻t3）、図３の第３、４段目のタイム・チャートに示すように、下アームA2のコンデンサC2の電荷の上昇は止まる。この場合の立ち上がりの変化は、出力容量値および追加容量値によって決まる。なお、詳細は、シミュレーション結果にて後で説明する。
【００２３】
その後、図２（ｃ）に示すように、少ない出力電流によって、スイッチング素子S1の出力容量はさらに充電され、コンデンサC2は放電していく。
【００２４】
時刻t4以降は、下アームのダイオードD2を介して出力電流が流れ続けて、図３に示すように、電力用スイッチング素子S1の出力容量はオフ状態で満充電の状態を保ち、またコンデンサC2の電荷はゼロを保つ。
したがって、上アームA1の電力用スイッチング素子S1の出力容量は、下アームA2のコンデンサC2の充電分だけ速く充電され、この結果、オフ時のスイッチング時間を早めることとなってスイッチング時間のばらつきが抑えられることとなる。
【００２５】
次に、負方向の負荷電流を流すには、図5の第１段目のタイム・チャートに示すように、時刻t5に上アームA1の電力用スイッチング素子S1がオフの状態で、下アームA2の電力用スイッチング素子S2をオンにすると、図４（ａ）の太線の矢印で示す経路に沿って電流が流れる。
すなわち、モータのコイルから流れ出た電流は、下アームA2の電力用スイッチング素子S2を通って流れ出る。このとき、図５の第３、４段目のタイム・チャートに示すように、電力用スイッチング素子S2の出力容量の電荷はゼロ、また上アームA1のコンデンサC1の電荷もゼロとなっている。
【００２６】
次いで、上記状態から、時刻t6に下アームA2の電力用スイッチング素子S2へオフ信号を入力する（ゲート電圧をゼロにする）と同時に、上アームA2の付加スイッチング素子M1をオンにする。
すると、付加スイッチング素子M1を介して電流が流れることができるようになり、図５の第３、４段目のタイム・チャートに示すように、上アームA1のコンデンサC1が充電され始め、この充電電流により下アームA2の電力用スイッチング素子S2の出力容量も充電され始める。
【００２７】
この場合も、負荷電流が正方向の場合と同様に、コンデンサC1の充電中、上アームA1の付加スイッチング素子M１はオン状態を保たれ、コンデンサC1の電荷は上昇していく。この負方向の負荷電流の流れによって、まだ完全にオフ状態となっていない下アームA2の電力用スイッチング素子S2の出力容量へも、電流が流れて行き、電力用スイッチング素子S2の主力容量の充電を速める。
【００２８】
この後、スイッチング素子S2の出力容量の電圧とコンデンサC1の電圧を合わせた電圧が電源電圧に達したとき（時刻t7）、図５の第３、４段目のタイム・チャートに示すように、上アームA1のコンデンサC1の電荷の上昇は止まる。この場合の立ち上がりの変化は、出力容量値および追加容量値によって決まる。
【００２９】
その後、図４（ｃ）に示すように、その後、少ない出力電流によって、スイッチング素子S2の出力容量はさらに充電され、コンデンサC1は放電していく。
【００３０】
時刻t8以降は、下アームのダイオードD2を介して出力電流が流れ続けて、図５に示すように、電力用スイッチング素子S2の出力容量はオフ状態で満充電の状態を保ち、またコンデンサC1の電荷はゼロを保つ。
したがって、下アームA1の電力用スイッチング素子S2の出力容量は、上アームA1のコンデンサC1の充電分だけ速く充電され、この結果、オフ時のスイッチング時間を早めることとなってスイッチング時間のばらつきが抑えられることとなる。
【００３１】
次に、上記図１の構成に等価な回路を用いて得たシミュレーション結果につき、出力容量充電促進回路を有しない回路（図１２に示す。同図においてC3、C4はスイッチング素子S1、S2の出力容量である）での結果と比較して、以下に説明する。
【００３２】
まず、図１２において、等価な部分には図１と同じ番号を付してある。ここで、この出力容量充電促進回路を有しない回路では、電力用スイッチング素子S１、S2としては、半導体素子の代わりにそれぞれ方形の電圧（ゲート電圧に相当）を供給可能な電圧源V1、また方形の電圧（ゲート電圧に相当）を供給可能な電源V2の大小に応じてオン・オフするスイッチを用いてシミュレーションしたが、本質的には変わらない。
【００３３】
そのシミュレーション結果を図１３に示す。同図上段のタイム・チャートに示すように、下アームのゲート電圧をオン状態からオフ状態にし、デッド・タイムの後、上アームのゲート電圧をオフ状態からオン状態にすると、上アームと下アームとの接続点における出力電圧は、同図中段のタイム・チャートに示すように低電圧レベルであったものが、下側ゲート電圧が０になる時刻から徐々に立ち上がり２μｓ（デッド・タイムより短い）後により高レベルの一定値となる。また、上記２μｓ間での出力電圧の立ち上がり区間で、下側アーム側の出力容量C4を流れる電流は一時的に増大し、上側アームの出力容量C3を流れる電流は一時的に低減することが分かった。なお、この増減は、各鎖線や実線で示すように、負荷電流値によりばらつきを示す。
【００３４】
図６は、実施例１の回路と等価なシミュレーション回路である。なお、電源V3、電源V4は、方形の電圧をそれぞれ上アームの付加スイッチング素子M1、および下アームの付加スイッチング素子M2へ印加するゲート電圧源である。
【００３５】
図７は、図６のシミュレーション回路でのシミュレーション結果を示すものである。同図1段目のタイム・チャートは電力用スイッチング素子S2でのコレクタ電流の変化を示し、同図第４段目の時間変化の結果を示す図に示すように、下アームのスイッチング素子M1のゲート電圧がオフになったとき、瞬時に減少・増加した後、変化前の値に戻る。
【００３６】
同図２段目の時間変化の結果を示す図は、下側アームのコンデンサC2の電流、および上側アームのコンデンサC１の変化を示し、上記オフ時に、下側アームのコンデンサC2の電流は瞬時に増加して変化前の値に戻り、上側アームのコンデンサC1は瞬時に減少して変化前の値に戻る。
【００３７】
同図第３段目の時間変化の結果を示す図は出力電圧の立ち上がりを示すが、この立ち上がり時間は０．１μｓとなり、上記図１２の回路における２μｓと比べて非常に短くなり、コンデンサC１、C2と付加スイッチング素子M１、M2を追加したことにより、スイッチング時間の大幅な短縮が図れ、したがってそのばらつきが抑えられたことが分かる。
【００３８】
なお、シミュレーションにより、追加するコンデンサC1、C2の容量により、出力電圧の立ち上がり、立下りは変化する。図８にその容量を変化させたときの負荷電圧の波形の時間的変化の結果を示す。
同図から分かるように、一定値まで落ち着く時間は同じだが、容量が増えるほど、最初の瞬時の立ち上がり大きさが大きく、２０ｎＦでは、電力用スイッチング素子S1、S2に大電流が流れたときと同程度まで瞬時に立ち上がる。
【００３９】
なお、瞬時に負荷電圧が立ち上がってから一定値になるまでの期間は、負荷の微小電流に影響を受ける。この間は、負荷電流で充電、放電が進むためである。
追加したコンデンサC1、C2の容量による充電電流の部分は、これら追加した容量と上下アームの出力容量とによって立ち上がりの変化が決まる。
【００４０】
たとえば、出力容量を０．５ｎＦとすると、同じ容量を追加した場合、追加容量÷（追加容量＋上下アームの出力容量）＝スイッチングの速い割合となることから、０．５ｎＦ÷（０．５ｎＦ＋１ｎＦ）＝０．３３ となり、電圧変化量が33％速いことが分かる。
このように、実施例では、付加スイッチ素子S1、S2がONした直後に、出力容量×２（上下アームA1、A2の両方）とコンデンサC1、C2の容量との比で決まる電圧まで一気に変化することになる。
【００４１】
以上からわかるように、実施例１のスイッチング回路にあっては、電力用スイッチング素子S１、S2をそれぞれ用いた上下アームにおいて、付加スイッチング回路M１、M2およびコンデンサC1、C2の直列回路を、電力用スイッチング素子S１、S2に並列に接続し、上記直列回路を動作させてこれと反対側のアームの電力用スイッチング素子S１、S2の出力容量の充電を促進させるようにした。これにより、簡単・安価な回路構成で、スイッチング時間のばらつきを抑えることが可能となる。
また、実施例１のスイッチング回路にあっては、コンデンサC1、C2を用いるので、短時間で充電できる。
【実施例２】
【００４２】
次に、本発明に係る実施例２のスイッチング回路につき、説明する。実施例２では、実施例のスイッチング回路において、コンデンサC1、C2の代わりに抵抗を用いた点が異なり、他の構成は実施例１と同じである。
【００４３】
すなわち、図９に示すように、実施例２のスイッチング回路では、 上アームA1は、電力用スイッチング素子S1にダイオード（いわゆる帰還ダイオード）D1と、抵抗1および付加スイッチング素子M1の直列接続回路（本発明の出力容量充電促進回路に相当）と、が並列に接続されて構成される。
同様に、下アームA2も、電力用スイッチング素子S2にダイオード（いわゆる帰還ダイオード）D2と、抵抗R2および付加スイッチング素子M2の直列接続回路と、が並列に接続されて構成される。上アームA1の電力用スイッチング素子S1のエミッタとした下アームA2の電力用スイッチング素子S2のコレクタとは接続されるとともに、これらの接続点は電気モータのコイルの一つに接続される。
【００４４】
この実施例２のスイッチング回路にあっても、実施例１のスイッチング回路と同様に動作するが、コンデンサC1、C2が抵抗R1、R2に代わっているので、電力用スイッチング素子S1、S2へのオフ信号入力と同時に、これらと反対側のアームの付加スイッチング素子M2、M1をオンにすることで、電力用スイッチング素子S1、S2から抵抗R2、R1へ電流を流すことで、電力用スイッチング素子S1、S2の出力容量への充電を促進する。この結果、低電流時における電力用スイッチング素子S1、S2のスイッチング時間は短くでき、またスイッチング時間のばらつきも抑えることが可能となる。
【００４５】
以上から、分かるように、実施例２のスイッチング回路にあっては、電力用スイッチング素子S１、S2をそれぞれ用いた上下アームにおいて、付加スイッチング回路M１、M2および抵抗R1、R2の直列回路を、電力用スイッチング素子S１、S2に並列に接続し、上記直列回路を動作させてこれと反対側のアームの電力用スイッチング素子S１、S2の出力容量の充電を促進させるようにした。これにより、簡単・安価な回路構成で、スイッチング時間のばらつきを抑えることが可能となる。
また、実施例２のスイッチング回路にあっては、抵抗R1、R2を用いるので、回路構成がより簡単となり、スイッチング時間を調整するだけで必要なだけ充電を行うことができる。
【００４６】
以上、本発明を上記各実施例に基づき説明してきたが、本発明はこれらの実施例に限られず、本発明の要旨を逸脱しない範囲で設計変更等があった場合でも、本発明に含まれる。
【００４７】
たとえば、電力用スイッチング素子S1、S2および付加スイッチング素子M1、M2には、適当な種々の半導体スイッチング素子を用いることができる。
【００４８】
また、本発明のスイッチング回路は、電気自動車の電気モータ駆動回路に限られず、その他の負荷回路に用いるようにしてもよい。
また、モータに用いる場合には、三相交流モータに限られない。
【符号の説明】
【００４９】
A1 上アーム
A2 下アーム
C1、C2 コンデンサ
C3、C4 出力容量
D1、D2 ダイオード
M1、M2 付加スイッチング素子
S1、S２ 電力用スイッチング素子
【特許請求の範囲】
【請求項１】
電力用スイッチング素子をそれぞれ有する上アームおよび下アームと、
前記電力用スイッチング素子のスイッチング動作に応じて該電力用スイッチング素子を有するアームとは反対側のアームにそれぞれ設けられた追加スイッチング素子を動作させることで電力用スイッチング素子の出力容量を充電する出力容量充電促進回路と、
を備えたことを特徴とするスイッチング回路。
【請求項２】
請求項１に記載のスイッチング回路において、
前記出力容量充電促進回路は、前記追加スイッチング素子にコンデンサが直列接続された直列接続回路であり、
該直列接続回路は、前記電力用スイッチング素子に並列に接続されている、
ことを特徴とするスイッチング回路。
【請求項３】
請求項１に記載のスイッチング回路において、
前記出力容量充電促進回路は、前記追加スイッチング素子に抵抗が直列接続された直列接続回路であり、
該直列接続回路は、前記電力用スイッチング素子に並列に接続されている、
ことを特徴とするスイッチング回路。
【請求項１】
電力用スイッチング素子をそれぞれ有する上アームおよび下アームと、
前記電力用スイッチング素子のスイッチング動作に応じて該電力用スイッチング素子を有するアームとは反対側のアームにそれぞれ設けられた追加スイッチング素子を動作させることで電力用スイッチング素子の出力容量を充電する出力容量充電促進回路と、
を備えたことを特徴とするスイッチング回路。
【請求項２】
請求項１に記載のスイッチング回路において、
前記出力容量充電促進回路は、前記追加スイッチング素子にコンデンサが直列接続された直列接続回路であり、
該直列接続回路は、前記電力用スイッチング素子に並列に接続されている、
ことを特徴とするスイッチング回路。
【請求項３】
請求項１に記載のスイッチング回路において、
前記出力容量充電促進回路は、前記追加スイッチング素子に抵抗が直列接続された直列接続回路であり、
該直列接続回路は、前記電力用スイッチング素子に並列に接続されている、
ことを特徴とするスイッチング回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１２−２４９３４３（Ｐ２０１２−２４９３４３Ａ）
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願番号】特願２０１１−１１６５２１（Ｐ２０１１−１１６５２１）
【出願日】平成２３年５月２５日（２０１１．５．２５）
【出願人】（０００００４７６５）カルソニックカンセイ株式会社 (3,404)
【Ｆターム（参考）】
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願日】平成２３年５月２５日（２０１１．５．２５）
【出願人】（０００００４７６５）カルソニックカンセイ株式会社 (3,404)
【Ｆターム（参考）】
[ Back to top ]