スイッチング素子の制御方法、スイッチング素子制御装置、モータ駆動装置
【課題】スイッチング損失とスイッチングノイズを同時に低減可能なスイッチング素子の制御方法を提供する。
【解決手段】電圧駆動型スイッチング素子（出力トランジスタＳＷ１）のターンオン時において、出力トランジスタＳＷ１の出力電流ＩＤＳの変化時にはゲート電流ＩＧを小電流に抑制してスイッチングノイズを低減させ、出力電流ＩＤＳが一定となった後は、ゲート電流ＩＧを大電流に増加させてスイッチング時間を短縮させることによりスイッチング損失を低減させる。また、ターンオフ時において、出力トランジスタＳＷ１の出力電流ＩＤＳが変化し始めるまでの期間は、ゲート電流ＩＧを大電流にしてスイッチング時間を短縮させることによりスイッチング損失を低減させ、出力トランジスタＳＷ１の出力電流ＩＤＳの変化時にはゲート電流ＩＧを減衰させてノイズを低減させる。
【解決手段】電圧駆動型スイッチング素子（出力トランジスタＳＷ１）のターンオン時において、出力トランジスタＳＷ１の出力電流ＩＤＳの変化時にはゲート電流ＩＧを小電流に抑制してスイッチングノイズを低減させ、出力電流ＩＤＳが一定となった後は、ゲート電流ＩＧを大電流に増加させてスイッチング時間を短縮させることによりスイッチング損失を低減させる。また、ターンオフ時において、出力トランジスタＳＷ１の出力電流ＩＤＳが変化し始めるまでの期間は、ゲート電流ＩＧを大電流にしてスイッチング時間を短縮させることによりスイッチング損失を低減させ、出力トランジスタＳＷ１の出力電流ＩＤＳの変化時にはゲート電流ＩＧを減衰させてノイズを低減させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子のオン／オフ動作を制御する方法および装置、並びにスイッチング素子を用いてモータを駆動するモータ駆動回路に関する。
【背景技術】
【０００２】
従来より、ＭＯＳＦＥＴやＩＧＢＴなどの電圧駆動型スイッチング素子の駆動回路として、電圧駆動型スイッチング素子（以下「出力トランジスタ」と称する。）の制御端子にオン電圧およびオフ電圧を印加するためのＯＮ／ＯＦＦ制御回路を備え、このＯＮ／ＯＦＦ制御回路により出力トランジスタのオン／オフ状態を制御するものが知られている。
【０００３】
図１４に従来のスイッチング素子制御装置（駆動回路）を示す。図１４に示すように、出力トランジスタＳＷ１と出力トランジスタＳＷ２は、電源１０９と接地電位との間に直列に接続されている。なお、ここでは、出力トランジスタとしてＮ型ＭＯＳＦＥＴを例に説明する。
【０００４】
各出力トランジスタＳＷ１、ＳＷ２にはそれぞれ、ドレイン端子とソース端子との間にダイオードＤ１、Ｄ２が寄生している。また、出力トランジスタＳＷ１のドレイン端子と電源１０９との間には配線のインダクタンスＬｓ１１０が存在する。同様に、出力トランジスタＳＷ２のソース端子と接地電位との間には配線のインダクタンスＬｓ１１１が存在する。また、一対の出力トランジスタＳＷ１、ＳＷ２の直列接続点（ノード）には負荷であるコイル１１２が接続している。また、出力トランジスタＳＷ１、ＳＷ２にはそれぞれ、ゲート端子とドレイン端子との間に容量１１３が寄生し、且つゲート端子とソース端子との間に容量１１４が寄生している。
【０００５】
各出力トランジスタＳＷ１、ＳＷ２のゲート端子には、スイッチング素子制御装置（駆動回路）１０１が接続している。スイッチング素子制御装置１０１は、ＯＮ／ＯＦＦ制御回路１０２とゲート抵抗１０３を備える。
【０００６】
出力トランジスタＳＷ１に接続するスイッチング素子制御装置１０１のＯＮ／ＯＦＦ制御回路１０２は、電源１０６と接地電位との間にＯＮ制御トランジスタ（Ｐ型ＭＯＳＦＥＴ）１０４とＯＦＦ制御トランジスタ（Ｎ型ＭＯＳＦＥＴ）１０５が直列に接続された構成となっている。また、ＯＮ制御トランジスタ１０４のゲート端子は入力端子１０７ａに接続され、ＯＦＦ制御トランジスタ１０５のゲート端子は入力端子１０８ａに接続されている。このＯＮ制御トランジスタ１０４とＯＦＦ制御トランジスタ１０５の接続点（ノード）が、ゲート抵抗１０３の一端に接続し、ゲート抵抗１０３の他端が出力トランジスタＳＷ１のゲート端子に接続している。
【０００７】
出力トランジスタＳＷ１に接続するスイッチング素子制御装置１０１のＯＮ／ＯＦＦ制御回路１０２は、入力端子１０７ａ、１０８ａに入力されたオン指令またはオフ指令を受信すると、ゲート抵抗１０３を介してオン電圧またはオフ電圧を出力トランジスタＳＷ１のゲート端子に印加して、出力トランジスタＳＷ１をターンオンまたはターンオフさせる。
【０００８】
なお、出力トランジスタＳＷ２に接続するスイッチング素子制御装置１０１の構成および動作は、出力トランジスタＳＷ１に接続するスイッチング素子制御装置１０１と同様である。
【０００９】
ところで、出力トランジスタ（電圧駆動型スイッチング素子）のスイッチング動作は、その制御端子に生じる寄生容量の充放電動作として理解することができる。つまり、出力トランジスタの制御端子にオン電圧またはオフ電圧が印加された場合、ゲート電圧やゲート電流は、制御端子に寄生する容量とＯＮ／ＯＦＦ制御回路から制御端子までの抵抗成分によって決まる時定数により制御される。
【００１０】
また、出力トランジスタの入力端子または出力端子と電源間には配線のインダクタンス成分Ｌｓが存在する。そのため、スイッチング時における出力電流の変化ｄＩＤＳ／ｄｔによりノイズ（スイッチングノイズ）が発生する。
【００１１】
そこで、従来は、図１４に示すように、出力トランジスタＳＷ１、ＳＷ２の制御端子（ゲート端子）とＯＮ／ＯＦＦ制御回路１０２との間にゲート抵抗１０３を設けて、そのゲート抵抗１０３の抵抗値を調整することによりゲート電流のピーク値や変化率を低減して、スイッチング時に発生するノイズを抑えていた。
【００１２】
図１５に、従来のスイッチング素子制御装置における出力トランジスタＳＷ１のターンオン時の各動作波形について説明する。なお、図１５には上から順に、入力端子１０７ａ、１０８ａに入力されるオン／オフ指令のグラフ、ＯＮ／ＯＦＦ制御回路１０２のＯＦＦ制御トランジスタ１０５のドレイン電圧のグラフ、ゲート電流ＩＧのグラフ、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳのグラフ、出力トランジスタＳＷ１の出力端子電圧ＶＳのグラフ、出力トランジスタＳＷ１のドレイン−ソース間電圧ＶＤＳのグラフ、出力トランジスタＳＷ１の出力電流ＩＤＳのグラフ、出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔのグラフ、出力トランジスタＳＷ１のスイッチング損失Ｐのグラフを示している。
【００１３】
図１５に示すように、時刻ｔ１にて、入力端子１０７ａ、１０８ａにオン指令が入力されると、ＯＦＦ制御トランジスタ１０５のドレイン電圧（オン電圧）が上昇し、それによりゲート電流ＩＧが流れ始め、それにより出力トランジスタＳＷ１のゲート端子に寄生する容量１１３、１１４への充電が開始され、それにより出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが上昇し始める。なお、ゲート電流ＩＧは、前述したように、出力トランジスタＳＷ１のゲート端子に寄生する容量１１３、１１４とゲート抵抗１０３によって決まる時定数により制御される。
【００１４】
時刻ｔ２では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳがゲート閾値Ｖｔに到達し、出力トランジスタＳＷ１の出力電流ＩＤＳが流れ始める。
【００１５】
時刻ｔ３では、出力電流ＩＤＳが一定となり、出力トランジスタＳＷ１の出力端子電圧ＶＳが上昇し始めるとともに、出力トランジスタＳＷ１のドレイン−ソース間電圧ＶＤＳが減少し始める。
【００１６】
上述したように、出力電流が変化する期間（時刻ｔ２〜時刻ｔ３）にスイッチングノイズが発生する。そこで、従来は、図１５に破線で示すように、ゲート抵抗１０３の抵抗値を大きくしてゲート電流のピーク値や変化率を低減することで、スイッチングノイズを低減している。
【００１７】
しかしながら、図１５に示すように、ゲート抵抗１０３の抵抗値を大きく設定すると、スイッチング時間やスイッチング損失（図１５に示すスイッチング損失Ｐの波形の面積）が増大する。逆に、ゲート抵抗１０３の抵抗値を小さく設定すると、出力トランジスタＳＷ１の出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔやリカバリー電流が増大し、それらを原因とするスイッチングノイズが悪化する。
【００１８】
つまり、従来のゲート抵抗を用いてゲート電流ＩＧを調整する方法では、スイッチングノイズの低減とスイッチング損失およびスイッチング時間の低減との間にトレードオフの関係があるため、それらを同時に低減することができなかった。
【００１９】
この種の駆動回路では、出力トランジスタのスイッチング時に発生するスイッチング損失やスイッチングノイズを共に低減することが望ましいため、様々な提案がなされている。例えば特許文献１には、インダクタを用いてゲート電流を調整する方法が提案されている。
【００２０】
この駆動回路においては、インダクタに予め電流を発生させて、インダクタにエネルギーを蓄えさせる。このエネルギーにより、出力トランジスタのターンオンまたはターンオフ時に制御端子から急速に電流を充放電して、スイッチング速度を高めている。つまり、スイッチング時間を短縮することにより、スイッチング損失を抑えている。
【００２１】
しかしながら、従来のインダクタを用いてゲート電流を調整する方法では、出力トランジスタがターンオンまたはターンオフする間にゲート電流は一定となる。そのため、例えばスイッチング損失に着目してゲート電流を設定する場合、ゲート電流を大きな値に設定する必要があるが、ゲート電圧の変化ｄＶＧＳ／ｄｔおよび出力電流の変化ｄＩＤＳ／ｄｔはゲート電流に比例するため、出力電流の変化ｄＩＤＳ／ｄｔによるノイズが増大する。つまり、一定のゲート電流によりスイッチングする方法ではスイッチング損失とスイッチングノイズとのトレードオフの関係からは逃れられない問題がある。
【特許文献１】特開２００６−２３０１６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明は、上記従来の問題に鑑み、スイッチング損失とスイッチングノイズを同時に低減可能なスイッチング素子の制御方法、スイッチング素子制御装置、モータ駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００２３】
本発明の請求項１記載のスイッチング素子の制御方法は、スイッチング素子のターンオン時に、スイッチング素子の制御端子に電流を充電する第１の充電期間のステップと第２の充電期間のステップを有し、スイッチング素子のターンオフ時に、スイッチング素子の制御端子から電流を放電する第１の放電期間のステップと第２の放電期間のステップを有し、前記第１の充電期間では、前記第２の充電期間に充電する電流よりも電流値が小さい電流で充電し、前記第２の放電期間では、前記第１の放電期間に放電する電流よりも電流値が小さい電流で放電し、前記第１の充電期間は、スイッチング素子の制御端子に電流を充電し始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となるまでの期間であり、前記第２の充電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となってから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間であり、前記第１の放電期間は、スイッチング素子の制御端子から電流を放電し始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少を開始するまでの期間であり、前記第２の放電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少し始めてから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間であることを特徴とする。
【００２４】
また、本発明の請求項２記載のスイッチング素子制御装置は、オン指令またはオフ指令を受信すると、オン信号またはオフ信号を生成するＯＮ／ＯＦＦ制御回路と、前記ＯＮ／ＯＦＦ制御回路からオン信号が入力されるとスイッチング素子の制御端子に電流を充電させてそのスイッチング素子をターンオンさせ、前記ＯＮ／ＯＦＦ制御回路からオフ信号が入力されるとスイッチング素子の制御端子から電流を放電させてそのスイッチング素子をターンオフさせる駆動回路と、備え、前記駆動回路によりスイッチング素子の制御端子に充電される電流は、第１の充電期間の波形と第２の充電期間の波形を有し、前記第１の充電期間に充電される電流の電流値は前記第２の充電期間に充電される電流の電流値よりも小さく、前記第１の充電期間は、スイッチング素子の制御端子に電流が充電され始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となるまでの期間であり、前記第２の充電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となってから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間であり、前記駆動回路によりスイッチング素子の制御端子から放電される電流は、第１の放電期間の波形と第２の放電期間の波形を有し、前記第２の放電期間に放電される電流の電流値は前記第１の放電期間に放電される電流の電流値よりも小さく、前記第１の放電期間は、スイッチング素子の制御端子から電流が放電され始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少を開始するまでの期間であり、前記第２の放電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少し始めてから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間であることを特徴とする。
【００２５】
また、本発明の請求項３記載のスイッチング素子制御装置は、請求項２記載のスイッチング素子制御装置であって、前記駆動回路は、前記ＯＮ／ＯＦＦ制御回路からのオン信号を、インダクタもしくはインダクタおよび容量を介してスイッチング素子の制御端子へ伝播させることにより、前記したスイッチング素子の制御端子に充電される電流の波形を形成し、前記ＯＮ／ＯＦＦ制御回路からのオフ信号を、抵抗を介してスイッチング素子の制御端子へ伝播させることにより、前記したスイッチング素子の制御端子から放電される電流の波形を形成することを特徴とする。
【００２６】
また、本発明の請求項４記載のスイッチング素子制御装置は、オン指令を受信するとオン信号を生成するＯＮ制御トランジスタと、前記ＯＮ制御トランジスタに直列に接続し、オフ指令を受信するとオフ信号を生成するＯＦＦ制御トランジスタとを有するＯＮ／ＯＦＦ制御回路と、前記ＯＮ／ＯＦＦ制御回路からのオン信号を基にスイッチング素子をターンオンさせるオン駆動信号を生成し、前記ＯＮ／ＯＦＦ制御回路からのオフ信号を基にスイッチング素子をターンオフさせるオフ駆動信号を生成する駆動回路と、備え、前記駆動回路は、前記ＯＮ／ＯＦＦ制御回路の前記ＯＮ制御トランジスタと前記ＯＦＦ制御トランジスタとの接続部に一端が接続し、スイッチング素子の出力端子に他端が接続する容量と、前記ＯＮ／ＯＦＦ制御回路の前記ＯＮ制御トランジスタと前記ＯＦＦ制御トランジスタとの接続部に一端が接続し、スイッチング素子の制御端子に他端が接続するインダクタと、前記インダクタに並列に接続される抵抗と、前記スイッチング素子の制御端子に一端が接続し他端が任意の電源に接続するクリップ回路と、を有することを特徴とする。
【００２７】
また、本発明の請求項５記載のスイッチング素子制御装置は、請求項４記載のスイッチング素子制御装置であって、前記駆動回路は、前記インダクタに直列に接続する逆流防止ダイオードをさらに有することを特徴とする。
【００２８】
また、本発明の請求項６記載のスイッチング素子制御装置は、請求項４もしくは５のいずれかに記載のスイッチング素子制御装置であって、前記クリップ回路は、少なくとも１個のダイオードまたはツェナーダイオードを含むことを特徴とする。
【００２９】
また、本発明の請求項７記載のスイッチング素子制御装置は、請求項２ないし６のいずれかに記載のスイッチング素子制御装置であって、当該スイッチング素子制御装置は、その全部又は一部が集積化されていることを特徴とする。
【００３０】
また、本発明の請求項８記載のスイッチング素子制御装置は、請求項２ないし６のいずれかに記載のスイッチング素子制御装置であって、当該スイッチング素子制御装置は、その一部が集積化されており、その集積化された部分とその余の部分が同一基板上に搭載されてハイブリッド化されていることを特徴とする。
【００３１】
また、本発明の請求項９記載のモータ駆動装置は、第１の電源と第２の電源との間に直列接続され、その直列接続点に単相または複数相の誘導負荷を有するモータの一端が接続される第１のスイッチング素子および第２のスイッチング素子と、前記第１のスイッチング素子および前記第２のスイッチング素子のそれぞれのオン／オフ動作をそれぞれ制御する各スイッチング素子制御装置と、を備え、前記第１および第２のスイッチング素子は前記モータの相数に応じて設けられ、前記モータの各相の前記第１または第２のスイッチング素子の少なくとも一方のオン／オフ動作を制御する前記スイッチング素子制御装置は、請求項２ないし６のいずれかに記載のスイッチング素子制御装置であることを特徴とする。
【００３２】
また、本発明の請求項１０記載のモータ駆動装置は、請求項９記載のモータ駆動装置であって、当該モータ駆動装置は、その全部又は一部が集積化されていることを特徴とする。
【００３３】
また、本発明の請求項１１記載のモータ駆動装置は、請求項９記載のモータ駆動装置であって、当該モータ駆動装置は、その一部が集積化されており、その集積化された部分とその余の部分が同一基板上に搭載されてハイブリッド化されていることを特徴とする。
【発明の効果】
【００３４】
本発明の好ましい形態によれば、出力電流ＩＤＳが変化する期間では、ゲート端子に充放電される電流量が小電流に制御されるので、スイッチング時の電磁波ノイズ（スイッチングノイズ）の要因である出力電流の変化ｄＩＤＳ／ｄｔが低減され、ノイズを低減することができる。また、出力電流ＩＤＳが一定の期間では、ゲート電流が大電流に制御されるので、スイッチング時間を短縮し、スイッチング損失を低減することができる。したがって、スイッチングノイズとスイッチング損失を同時に低減することができる。
【発明を実施するための最良の形態】
【００３５】
（実施の形態１）
以下、本発明の実施の形態１におけるスイッチング素子の制御方法およびスイッチング素子制御装置について、図面を参照しながら説明する。図１は、本発明の実施の形態１におけるスイッチング素子制御装置の一例を示す概略ブロック図である。
【００３６】
図１に示すように、制御対象の電圧駆動型スイッチング素子である出力トランジスタＳＷ１（第１のスイッチング素子）と出力トランジスタＳＷ２（第２のスイッチング素子）は、電源（第１の電源）６と接地電位（第２の電源）との間に直列に接続されている。なお、ここでは、出力トランジスタ（電圧駆動型スイッチング素子）としてＮ型ＭＯＳＦＥＴを例に説明する。電圧駆動型スイッチング素子の他例としては、例えば、ゲート端子（制御端子）とコレクタ端子（入力端子）とエミッタ端子（出力端子）を有するＩＧＢＴ等がある。
【００３７】
各出力トランジスタＳＷ１、ＳＷ２にはそれぞれ、ドレイン端子（入力端子）とソース端子（出力端子）との間にダイオードＤ１、Ｄ２が寄生している。また、出力トランジスタＳＷ１のドレイン端子と電源６との間には配線のインダクタンスＬｓ７が存在する。同様に、出力トランジスタＳＷ２のソース端子と接地電位との間には配線のインダクタンスＬｓ８が存在する。また、一対の出力トランジスタＳＷ１、ＳＷ２の直列接続点（ノード）には負荷であるコイル９が接続している。また、出力トランジスタＳＷ１、ＳＷ２にはそれぞれ、ゲート端子（制御端子）とドレイン端子との間に容量１０が寄生し、且つゲート端子とソース端子との間に容量１１が寄生している。
【００３８】
各出力トランジスタＳＷ１、ＳＷ２のゲート端子には、スイッチング素子制御装置１が接続している。スイッチング素子制御装置１は、ＯＮ／ＯＦＦ制御回路２とゲート駆動回路３を備える。
【００３９】
出力トランジスタＳＷ１に接続するスイッチング素子制御装置１のＯＮ／ＯＦＦ制御回路２は、入力端子４ａ、５ａに入力されたオン指令またはオフ指令を受信するとオン電圧（オン信号）またはオフ電圧（オフ信号）を生成する。ゲート駆動回路３は、ＯＮ／ＯＦＦ制御回路２からのオン電圧を基に出力トランジスタＳＷ１をターンオンさせるオン駆動電圧（オン駆動信号）を生成し、ＯＮ／ＯＦＦ制御回路２からのオフ電圧を基に出力トランジスタＳＷ１をターンオフさせるオフ駆動電圧（オフ駆動信号）を生成する。
【００４０】
同様に、出力トランジスタＳＷ２に接続するスイッチング素子制御装置１のＯＮ／ＯＦＦ制御回路２は、入力端子４ｂ、５ｂに入力されたオン指令またはオフ指令を受信するとオン電圧（オン信号）またはオフ電圧（オフ信号）を生成する。ゲート駆動回路３は、ＯＮ／ＯＦＦ制御回路２からのオン電圧を基に出力トランジスタＳＷ２をターンオンさせるオン駆動電圧（オン駆動信号）を生成し、ＯＮ／ＯＦＦ制御回路２からのオフ電圧を基に出力トランジスタＳＷ２をターンオフさせるオフ駆動電圧（オフ駆動信号）を生成する。
【００４１】
出力トランジスタＳＷ１、ＳＷ２は、ゲート端子にスイッチング素子制御装置１（ゲート駆動回路３）からのオン駆動電圧が印加されるとターンオンし、オフ駆動電圧が印加されるとターンオフする。詳細には、電圧駆動型のスイッチング素子のスイッチング動作は、その制御端子に寄生する容量の充放電動作に換言することができる。すなわち、電圧駆動型のスイッチング素子は、制御端子にオン駆動電圧を印加することによりその制御端子に寄生する容量に電流（ゲート電流）が充電され、それにより制御端子と出力端子との間の電位差がゲート閾値以上に上昇することでターンオンする。また、電圧駆動型のスイッチング素子は、制御端子にオフ駆動電圧を印加することによりその制御端子に寄生する容量から電流（ゲート電流）が放電され、それにより制御端子と出力端子との間の電位差がゲート閾値Ｖｔ以下に減少することでターンオフする。
【００４２】
続いて、図２（ａ）、図２（ｂ）に示すタイムチャートを用いて出力トランジスタＳＷ１のターンオンおよびターンオフ時の各動作波形について説明する。なお、図２（ａ）、図２（ｂ）には、それぞれ上から順に、ＯＮ／ＯＦＦ制御回路２が生成するオン／オフ電圧のグラフ、ゲート電流ＩＧのグラフ、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳのグラフ、出力トランジスタＳＷ１の出力端子電圧ＶＳ（一対の出力トランジスタＳＷ１、ＳＷ２の直列接続点の電圧）のグラフ、出力トランジスタＳＷ１のドレイン端子とソース端子との間に流れる出力電流ＩＤＳのグラフ、出力トランジスタＳＷ１のドレイン−ソース間電圧ＶＤＳのグラフ、出力トランジスタＳＷ１のスイッチング損失Ｐのグラフを示している。
【００４３】
まず図２（ａ）に示すタイムチャートを用いて、出力トランジスタＳＷ１のターンオン時の各動作波形について説明する。なお、この図２（ａ）に示すタイムチャート中では、図１に示すコイル９のａ方向に電流が流れており、かつ出力トランジスタＳＷ２はオフしているものとする。
【００４４】
時刻ｔ１では、出力トランジスタＳＷ１のゲート端子へのゲート電流ＩＧの供給が開始されて、それにより出力トランジスタＳＷ１のゲート端子に寄生する容量１０、１１への充電が開始され、それにより出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが上昇し始める。
【００４５】
時刻ｔ２では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳがゲート閾値Ｖｔに到達し、出力トランジスタＳＷ１の出力電流ＩＤＳが流れ始める。
【００４６】
時刻ｔ３〜時刻ｔ５の期間では、ＭＯＳＦＥＴの特性（ミラー効果）により、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが一定になる。また、時刻ｔ３では、出力トランジスタＳＷ１の出力端子電圧ＶＳが上昇し始めるとともに、出力トランジスタＳＷ１のドレイン−ソース間電圧ＶＤＳが減少し始める。
【００４７】
時刻ｔ３〜時刻ｔ４の期間では、出力トランジスタＳＷ２のダイオードＤ２に逆バイアスがかかり、数１０ｎｓの間、リカバリー電流が発生する。また、リカバリー電流が流れ終わる時刻ｔ４以降は、出力トランジスタＳＷ１の出力電流ＩＤＳは一定になる。
【００４８】
時刻ｔ５では、再び出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが上昇し始める。上昇を再開したゲート−ソース間電圧ＶＧＳは、時刻ｔ６に規定値に達して、その変動を終える。
【００４９】
続いて、図２（ｂ）に示すタイムチャートを用いて、出力トランジスタＳＷ１のターンオフ時の各動作波形について説明する。なお、この図２（ｂ）に示すタイムチャート中では、図１のコイル９のａ方向に電流が流れており、かつ出力トランジスタＳＷ２はオフしているものとする。
【００５０】
時刻ｔ１では、出力トランジスタＳＷ１のゲート端子からのゲート電流ＩＧの放電が開始されて、それにより出力トランジスタＳＷ１のゲート端子に寄生する容量１０、１１からの放電が開始され、それにより出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが減少し始める。
【００５１】
時刻ｔ２〜時刻ｔ３の期間では、ＭＯＳＦＥＴの特性（ミラー効果）により、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが一定になる。また、出力トランジスタＳＷ１の出力端子電圧ＶＳが急峻に減少するとともに、出力トランジスタＳＷ１のドレイン−ソース間電圧ＶＤＳが急峻に上昇する。
【００５２】
時刻ｔ３では、再び出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが減少し始める。また、時刻ｔ３では、出力トランジスタＳＷ１の出力電流ＩＤＳが減少し始める。
【００５３】
時刻ｔ４では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳがゲート閾値Ｖｔ以下となり、出力電流ＩＤＳは遮断される。これ以降にコイル９に流れる電流は、第２の電源である接地電位からダイオードＤ２を介して発生する。この後、時刻ｔ５において、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが‘０’Ｖに近づいて、その変動を終える。
【００５４】
以上、出力トランジスタＳＷ１のターンオンおよびターンオフ時の各動作波形について述べた。ここで、本発明におけるゲート電流ＩＧの理想的な波形について説明する。本実施の形態１では、出力トランジスタＳＷ１、ＳＷ２のゲート端子（制御端子）の充放電電流であるゲート電流ＩＧの波形を、以下で説明する理想的な波形に近づけることで、出力トランジスタＳＷ１、ＳＷ２のターンオンおよびターンオフ時に発生するスイッチングノイズ（以下、単に「ノイズ」と称す。）とスイッチング損失を同時に低減する。
【００５５】
出力トランジスタＳＷ１のターンオン時にノイズが発生する時間領域は、出力トランジスタＳＷ１の出力電流ＩＤＳが変化する時間領域（図２（ａ）に示す時刻ｔ２〜時刻ｔ３の期間）と、リカバリー電流が発生する時間領域（図２（ａ）に示す時刻ｔ３〜時刻ｔ４の期間）である。
【００５６】
時刻ｔ２〜時刻ｔ３の期間（ｄＩＤＳ／ｄｔ時間領域）では、出力トランジスタＳＷ１の出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔが配線のインダクタンスＬｓ７に発生することで、Ｖ＝Ｌｓ・ｄＩＤＳ／ｄｔのノイズが発生するため、出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔを抑制することが望まれる。
【００５７】
また、時刻ｔ３〜時刻ｔ４の期間（リカバリー時間領域）では、出力トランジスタＳＷ２のダイオードＤ２に逆バイアスがかかり、数１０ｎｓの間、リカバリー電流が発生する。したがって、このリカバリー電流が配線のインダクタＬｓ７、８に発生することでノイズが発生する。時刻ｔ３〜時刻ｔ４のリカバリー時間はダイオードＤ２に固有であり、その期間中にダイオードＤ２に逆バイアスされる電圧、つまり出力トランジスタＳＷ１の出力端子電圧ＶＳによりノイズ源となるリカバリー電流が流れる。そのため、リカバリー時間領域では、出力トランジスタＳＷ１の出力端子電圧ＶＳのスルーレートを抑制して、出力端子電圧ＶＳを低く抑えることが望まれる。
【００５８】
また、ターンオン時にスイッチング損失が発生する時間領域は、図２（ａ）に示す時刻ｔ２〜時刻ｔ６の期間であるが、前記したように時刻ｔ２〜ｔ４の期間はノイズの観点からゲート電流ＩＧを制御する必要があり、残りの時刻ｔ４〜時刻ｔ６の期間を短縮してスイッチング損失を低減することが望まれる。
【００５９】
一方、出力トランジスタＳＷ１のターンオフ時にノイズが発生する時間領域は、出力トランジスタＳＷ１の出力電流ＩＤＳが変化する時間領域（図２（ｂ）に示す時刻ｔ３〜時刻ｔ４の期間）である。したがって、ターンオン時と同様に、この時間領域（ｄＩＤＳ／ｄｔ時間領域）において出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔを抑制することが望まれる。
【００６０】
また、ターンオフ時にスイッチング損失が発生する時間領域は、図２（ｂ）に示す時刻ｔ１〜時刻ｔ４の期間であるが、前記したように時刻ｔ３〜時刻ｔ４の期間はノイズの観点からゲート電流ＩＧを制御する必要があり、残りの時刻ｔ１〜時刻ｔ３の期間を短縮してスイッチング損失を低減することが望まれる。
【００６１】
ここで、出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔは次式の通りである。
【００６２】
【数１】
したがって、出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔを小さくするためには、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの変化ｄＶＧＳ／ｄｔを抑えることが効果的である。
【００６３】
前述したように、電圧駆動型のスイッチング素子のスイッチング動作は、その制御端子に寄生する容量の充放電動作に換言することができ、ゲート−ソース間電圧ＶＧＳの変化ｄＶＧＳ／ｄｔは次式のようになる。
【００６４】
【数２】
【００６５】
すなわち、出力電流の変化ｄＩＤＳ／ｄｔにより発生するノイズの低減は、ゲート電流ＩＧを小電流に抑えることで実現できる。また、リカバリー電流により発生するノイズの低減についても、ゲート電流ＩＧを小電流に抑えることで実現できる。つまり、リカバリー時間領域においてゲート電流ＩＧを小電流に抑えることで、出力トランジスタＳＷ１の出力端子電圧ＶＳのスルーレートを抑制して、出力端子電圧ＶＳを低く抑える。また、スイッチング損失の低減は、ゲート−ソース間電圧ＶＧＳの変化時間を短時間に抑えることで実現できるので、ゲート電流ＩＧを大電流（充電時には最大ゲート電流Ｉｇｍａｘ、放電時には最小ゲート電流−Ｉｇｍｉｎ）にすることで実現できる。
【００６６】
以上のように、出力トランジスタＳＷ１のターンオン時には、リカバリー時間領域後の時刻ｔ４〜時刻ｔ６の期間（第２の充電期間）において最大ゲート電流Ｉｇｍａｘで充電し、ｄＩＤＳ／ｄｔ時間領域とリカバリー時間領域を含む時刻ｔ１〜時刻ｔ４の期間（第１の充電期間）において、第２の充電期間に充電するゲート電流ＩＧ（最大ゲート電流Ｉｇｍａｘ）よりも電流値が小さいゲート電流ＩＧで充電することにより、出力トランジスタＳＷ１のターンオン時に発生するノイズとスイッチング損失を同時に低減できる。また、出力トランジスタＳＷ１のターンオフ時には、時刻ｔ１〜時刻ｔ３の期間（第１の放電期間）において最小ゲート電流−Ｉｇｍｉｎで放電し、その後のｄＩＤＳ／ｄｔ時間領域を含む時刻ｔ３〜時刻ｔ５の期間（第２の放電期間）において、第１の放電期間に放電するゲート電流ＩＧ（最小ゲート電流−Ｉｇｍｉｎ）よりも電流値の絶対値が小さいゲート電流ＩＧで放電することにより、出力トランジスタＳＷ１のターンオフ時に発生するノイズとスイッチング損失を同時に低減できる。したがって、ゲート電流ＩＧの理想的な波形は、図２（ａ）、（ｂ）のゲート電流ＩＧのグラフに一点鎖線で示す波形となる。
【００６７】
本実施の形態１におけるゲート電流波形を、図２（ａ）、（ｂ）に実線で示す。図２（ａ）に実線で示すゲート電流ＩＧの波形は、ＯＮ／ＯＦＦ制御回路２からのオン電圧を、インダクタもしくはインダクタおよび容量を介して出力トランジスタＳＷ１のゲート端子へ伝播させることにより形成することができる。すなわち、ターンオン時の初期においては、インダクタの特性もしくはインダクタおよび容量の特性を利用してゲート電流ＩＧの増加を抑制し、ゲート電流ＩＧが最大ゲート電流Ｉｇｍａｘとなった後は、インダクタの特性を利用してその最大ゲート電流Ｉｇｍａｘを維持することにより、ゲート電流ＩＧの波形を、一点鎖線で示す理想的な波形に近づけることが可能となる。また、図２（ｂ）に実線で示すゲート電流ＩＧの波形は、ＯＮ／ＯＦＦ制御回路２からのオフ電圧を、抵抗を介して出力トランジスタＳＷ１のゲート端子へ伝播させることにより形成することができる。すなわち、抵抗とゲート端子に寄生する容量により決まる時定数に従いゲート電流ＩＧを減衰させることにより、ゲート電流ＩＧの波形を、一点鎖線で示す理想的な波形に近づけることが可能となる。
【００６８】
続いて、図２（ａ）に示すタイムチャートを用いて、本実施の形態１における出力トランジスタＳＷ１のターンオン時のゲート電流波形について説明する。
【００６９】
時刻ｔ１において、図１に示すコイル９のａ方向に流れている電流は、第２の電源である接地電位からダイオードＤ２を介して発生しているため、出力トランジスタＳＷ１の出力端子電圧ＶＳは負電位になっている。
【００７０】
時刻ｔ１に入力端子４ａ、５ａにオン指令が入力されると、出力トランジスタＳＷ１のゲート端子へのゲート電流ＩＧの供給が開始される。それにより出力トランジスタＳＷ１のゲート端子に寄生する容量１０、１１への充電が開始され、それにより出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが上昇し始める。
【００７１】
時刻ｔ２では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳがゲート閾値Ｖｔに到達し、出力トランジスタＳＷ１のドレイン端子とソース端子との間に出力電流ＩＤＳが流れ始める。つまり、時刻ｔ２のタイミングから出力トランジスタＳＷ１においてスイッチング損失が発生し始める。
【００７２】
時刻ｔ２〜時刻ｔ３の期間では、出力トランジスタＳＷ１の出力電流ＩＤＳが変化する。この変化が配線のインダクタンスＬｓ７に発生することでノイズが発生するが、本実施の形態１では、この期間のゲート電流ＩＧは小電流に制御されており、そのノイズは低減される。
【００７３】
時刻ｔ３〜時刻ｔ４の期間では、出力トランジスタＳＷ２のダイオードＤ２に逆バイアスがかかり、数１０ｎｓの間、リカバリー電流が発生する。このリカバリー電流が配線のインダクタＬｓ７、８に発生することでノイズが発生する。
【００７４】
リカバリー時間はダイオードＤ２に固有であり、その間の逆バイアス電圧によりリカバリー電流が決まる。逆バイアス電圧は出力トランジスタＳＷ１の出力端子電圧ＶＳである。よって、出力端子電圧ＶＳのスルーレートを抑制して、出力端子電圧ＶＳを低く抑えることでリカバリー電流を抑えることができる。すなわち、時刻ｔ３〜時刻ｔ４の期間（リカバリー時間の数１０ｎｓの間）においては、出力トランジスタＳＷ１の出力端子電圧ＶＳを低く抑えることでノイズの低減が可能である。本実施の形態１では、この期間のゲート電流ＩＧは小電流に制御されており、それにより出力端子電圧ＶＳのスルーレートが抑制されているので、リカバリー電流によるノイズは低減される。
【００７５】
出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが一定となる時刻ｔ４〜時刻ｔ５の期間では、出力電流ＩＤＳに変化がないため、ターンオン時間を短くしてスイッチング損失を低減するために、ゲート−ソース間電圧ＶＧＳを急速に立ち上げることが望ましい。前述したようにゲート−ソース間電圧ＶＧＳの変化ｄＶＧＳ／ｄｔはゲート電流ＩＧの電流量に比例する。本実施の形態１では、この期間にゲート電流ＩＧが最大ゲート電流Ｉｇｍａｘまで増加されるので、ゲート端子電圧を速やかに立ち上げ、出力端子電圧ＶＳを速やかに上昇させてターンオン時間を短縮させることができる。
【００７６】
以上のように、本実施の形態１では、時刻ｔ２〜時刻ｔ５の期間において、初期（時刻ｔ２〜時刻ｔ４）ではゲート電流ＩＧを低電流に抑制し、リカバリー領域時間後の時刻ｔ４〜ｔ５においてゲート電流ＩＧを大電流に増加させる。
【００７７】
また、時刻ｔ５〜時刻ｔ６の期間では、再びゲート−ソース間電圧ＶＧＳが上昇する。この期間も出力電流ＩＤＳに変化がないため、ターンオン時間を短くしてスイッチング損失を低減するためにゲート−ソース間電圧ＶＧＳを急速に立ち上げることが望ましい。本実施の形態１では、ゲート電流ＩＧはゲート−ソース間電圧ＶＧＳが規定値に達するまで最大ゲート電流Ｉｇｍａｘに維持されており、ゲート−ソース間電圧ＶＧＳを急峻に立ち上げてターンオン時間を短縮させることができる。
【００７８】
以上のように、本実施の形態１では、出力トランジスタＳＷ１のターンオン時に、第１の充電期間である時刻ｔ１〜時刻ｔ４の期間（出力トランジスタＳＷ１のゲート端子に寄生する寄生容量１０、１１に電流を充電し始めてから、出力トランジスタＳＷ１の出力電流ＩＤＳが一定となるまでの期間）において、第２の充電期間である時刻ｔ４〜時刻ｔ６の期間（出力トランジスタＳＷ１の出力電流ＩＤＳが一定となってから、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの変動が終わるまでの期間）に充電する電流よりも小さい電流値の電流で充電することにより、ノイズとスイッチング損失を同時に低減している。
【００７９】
続いて、図２（ｂ）に示すタイムチャートを用いて、本実施の形態１における出力トランジスタＳＷ１のターンオフ時のゲート電流波形について説明する。
【００８０】
時刻ｔ１に入力端子４ａ、５ａにオフ指令が入力されると、出力トランジスタＳＷ１のゲート端子からのゲート電流ＩＧの放電が開始されて、それにより出力トランジスタＳＷ１のゲート端子に寄生する容量１０、１１からの放電が開始され、それにより出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの減少が開始する。
【００８１】
時刻ｔ１〜時刻ｔ２の期間では、出力電流ＩＤＳに変化がないため、ターンオフ時間を短くしてスイッチング損失を低減するために、ゲート−ソース間電圧ＶＧＳを急速に立ち下げることが望ましい。前述したようにゲート−ソース間電圧ＶＧＳの変化ｄＶＧＳ／ｄｔはゲート電流ＩＧの電流量に比例する。本実施の形態１では、時刻ｔ１において最小ゲート電流−Ｉｇｍｉｎが出力トランジスタＳＷ１のゲート端子に供給され、時刻ｔ１〜時刻ｔ２の期間では、ゲート電流（放電電流）ＩＧは大電流に制御されており、ターンオフ時間を短縮させることができる。
【００８２】
時刻ｔ２〜時刻ｔ３の期間では、ＭＯＳＦＥＴの特性（ミラー効果）により、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが一定になり、時刻ｔ３において、再びゲート−ソース間電圧ＶＧＳが減少し始める。この期間では、出力電流ＩＤＳに変化がないため、ターンオフ時間を短くしてスイッチング損失を低減するために、ゲート−ソース間電圧ＶＧＳを急速に立ち下げることが望ましい。本実施の形態１では、この期間のゲート電流（放電電流）ＩＧは大電流に制御されており、ターンオフ時間を短縮させることができる。
【００８３】
時刻ｔ３では、出力トランジスタＳＷ１の出力電流ＩＤＳが減少し始める。時刻ｔ４では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳがゲート閾値Ｖｔ以下となり、出力電流ＩＤＳは遮断される。この時刻ｔ３〜時刻ｔ４の期間の出力電流ＩＤＳの変化が配線のインダクタンスＬｓ７に発生することでノイズが発生するが、本実施の形態１では、この期間のゲート電流（放電電流）ＩＧは小電流に制御されており、そのノイズは低減される。
【００８４】
これ以降にコイル９に流れる電流は、第２の電源である接地電位からダイオードＤ２を介して発生するため、出力トランジスタＳＷ１の出力端子電圧ＶＳは負電圧となる。この後、時刻ｔ５において、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが‘０’Ｖに近づいて、その変動を終える。
【００８５】
以上のように、本実施の形態１では、出力トランジスタＳＷ１のターンオフ時に、第２の放電期間である時刻ｔ３〜時刻ｔ５の期間（出力トランジスタＳＷ１の出力電流ＩＤＳが減少し始めてから、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの変動が終わるまでの期間）において、第１の放電期間である時刻ｔ１〜時刻ｔ３の期間（出力トランジスタＳＷ１のゲート端子に寄生する寄生容量１０、１１から電流を放電し始めてから、出力トランジスタＳＷ１の出力電流ＩＤＳが減少し始めるまでの期間）に放電する電流よりも小さい電流値の電流で放電することにより、ノイズとスイッチング損失を同時に低減している。
【００８６】
以上、本実施の形態１におけるゲート電流波形について説明した。ここで、本実施の形態１における出力トランジスタのターンオンおよびターンオフ時の各動作波形のシミュレーション結果と、従来のゲート電流を一定に制御する方式による出力トランジスタのターンオンおよびターンオフ時の各動作波形のシミュレーション結果を比較する。
【００８７】
図３（ａ）に本実施の形態１における出力トランジスタのターンオン時の各動作波形のシミュレーション結果を示し、図３（ｂ）に従来のゲート電流を一定に制御する方式による出力トランジスタのターンオン時の各動作波形のシミュレーション結果を示す。また、図４（ａ）に本実施の形態１における出力トランジスタのターンオフ時の各動作波形のシミュレーション結果を示し、図４（ｂ）に従来のゲート電流を一定に制御する方式による出力トランジスタのターンオフ時の各動作波形のシミュレーション結果を示す。
【００８８】
なお、図３（ａ）と図３（ｂ）および図４（ａ）と図４（ｂ）には、消費電力量すなわちスイッチング損失波形の面積を同等にし、出力トランジスタで発生する発熱量をあわせたシミュレーション結果を示している。また、図３（ａ）、図３（ｂ）、図４（ａ）、図４（ｂ）には、それぞれ上から順に、ゲート電流ＩＧ［ｍＡ］のグラフ、出力トランジスタのゲート−ソース間電圧ＶＧＳ［Ｖ］のグラフ、出力トランジスタの出力端子電圧ＶＳ［Ｖ］のグラフ、出力トランジスタのドレイン−ソース間電圧ＶＤＳ［Ｖ］のグラフ、出力トランジスタの出力電流ＩＤＳ［Ａ］のグラフ、出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔ［Ａ／μｓ］のグラフ、出力トランジスタのスイッチング損失Ｐ［Ｗ］のグラフを示している。
【００８９】
これらの図からわかるように、ターンオン時、ターンオフ時とも、従来のゲート電流を一定に制御する方法に比べて、ｄＩＤＳ／ｄｔが大幅に低減されている。従来のように、ゲート電流を一定に制御する方法では、ノイズ発生の原因となる時間領域とスイッチング損失が発生する時間領域の両方においてゲート電流が一定であるため、ノイズを懸念してゲート電流を削減するとスイッチング損失が悪化する。このように、従来のゲート電流を一定に制御する方法では、ノイズの低減とスイッチング損失の低減がトレードオフの関係にあり、ノイズとスイッチング損失を同時に低減することが不可能であった。
【００９０】
これに対して、本実施の形態１によれば、ターンオン時においては、出力トランジスタの出力電流ＩＤＳの変化時ではゲート電流ＩＧを小電流に抑制してノイズを低減させ、ノイズ発生期間後では、ゲート電流ＩＧを大電流に増加させてスイッチング時間を短縮させることによりスイッチング損失を低減させている。また、ターンオフ時においては、出力トランジスタの出力電流ＩＤＳが変化し始めるまでの期間は、ゲート電流ＩＧを大電流にしてスイッチング時間を短縮させることによりスイッチング損失を低減させ、出力トランジスタの出力電流ＩＤＳの変化時にはゲート電流を減衰させてノイズを低減させている。
【００９１】
このように、本実施の形態１によれば、従来はトレードオフ事項であったノイズの低減とスイッチング損失の低減を同時に実現することができる。
【００９２】
（実施の形態２）
以下、本発明の実施の形態２におけるスイッチング素子の制御方法およびスイッチング素子制御装置について、図面を参照しながら説明する。但し、前述した実施の形態１において説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００９３】
図５は、本発明の実施の形態２におけるスイッチング素子制御装置の具体的な回路の一例を示す図である。図５に示すように、出力トランジスタＳＷ１に接続するスイッチング素子制御装置１のＯＮ／ＯＦＦ制御回路２は、電源（第３の電源）１４と接地電位（第４の電源）との間にＯＮ制御トランジスタ（Ｐ型ＭＯＳＦＥＴ）１２とＯＦＦ制御トランジスタ（Ｎ型ＭＯＳＦＥＴ）１３が直列に接続された構成となっている。また、ＯＮ制御トランジスタ１２のゲート端子は入力端子４ａに接続され、ＯＦＦ制御トランジスタ１３のゲート端子は入力端子５ａに接続されている。このＯＮ制御トランジスタ１２とＯＦＦ制御トランジスタ１３の接続点（ノード）がゲート駆動回路３に接続している。
【００９４】
ゲート駆動回路３は、図５に示すように、コンデンサ（キャパシタ）１５、インダクタ１６、逆流防止ダイオード１７、ゲート抵抗１８、ゲート電圧クリップダイオード（クリップ回路）１９を備える。
【００９５】
コンデンサ（容量）１５は、その一端がＯＮ制御トランジスタ１２とＯＦＦ制御トランジスタ１３の接続点（接続部）に接続し、その他端が出力トランジスタＳＷ１のソース端子に接続している。
【００９６】
インダクタ１６と逆流防止ダイオード１７は直列に接続しており、インダクタ１６は、その一端がＯＮ制御トランジスタ１２とＯＦＦ制御トランジスタ１３の接続点（接続部）に接続し、その他端が逆流防止ダイオード１７のアノードに接続している。また、逆流防止ダイオード１７のカソードは、出力トランジスタＳＷ１のゲート端子に接続している。
【００９７】
ゲート抵抗１８は、インダクタ１６と逆流防止ダイオード１７が直列に接続された回路に並列に接続している。すなわち、ゲート抵抗１８は、その一端がＯＮ制御トランジスタ１２とＯＦＦ制御トランジスタ１３の接続点（接続部）に接続し、その他端が出力トランジスタＳＷ１のゲート端子に接続している。
【００９８】
ゲート電圧クリップダイオード１９は、その一端（アノード側）が出力トランジスタＳＷ１のゲート端子に接続し、その他端（カソード側）がＯＮ／ＯＦＦ制御回路２の電源１４に接続している。
【００９９】
なお、出力トランジスタＳＷ２に接続するスイッチング素子制御装置１の構成は、出力トランジスタＳＷ１に接続するスイッチング素子制御装置１と同様であるので、説明を省略する。
【０１００】
続いて、図６（ａ）、図６（ｂ）に示すタイムチャートを用いて出力トランジスタＳＷ１のターンオンおよびターンオフ時の各動作波形について説明する。なお、図６（ａ）、図６（ｂ）には、それぞれ上から順に、入力端子４ａ、５ａに入力されるオン／オフ指令（入力信号Ｓ１およびＳ２）のグラフ、ＯＮ／ＯＦＦ制御回路２のＯＦＦ制御トランジスタ１３のドレイン電圧のグラフ、ゲート電流ＩＧのグラフ、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳのグラフ、出力トランジスタＳＷ１の出力端子電圧ＶＳのグラフ、出力トランジスタＳＷ１のドレイン−ソース間電圧ＶＤＳのグラフ、出力トランジスタＳＷ１の出力電流ＩＤＳのグラフ、出力トランジスタＳＷ１のスイッチング損失Ｐのグラフを示している。
【０１０１】
まず図６（ａ）に示すタイムチャートを用いて、出力トランジスタＳＷ１のターンオン時の各動作波形について説明する。なお、この図６（ａ）に示すタイムチャート中では、図５に示すコイル９のａ方向に電流が流れており、かつ出力トランジスタＳＷ２はオフしているものとする。
【０１０２】
初期の時刻ｔ０では、入力信号Ｓ１およびＳ２の論理レベルがハイレベルであるため、出力トランジスタＳＷ１のゲート端子電圧は略‘０’Ｖとなっており、出力トランジスタＳＷ１はオフ状態となっている。また、コイル９のａ方向に流れる電流は、第２の電源である接地電位から出力トランジスタＳＷ２のダイオードＤ２を介して発生しているため、出力トランジスタＳＷ１の出力端子電圧ＶＳは負電位になっている。
【０１０３】
時刻ｔ１において、入力信号Ｓ１およびＳ２の論理レベルがハイレベルからローレベルに切り替わると、ＯＮ制御トランジスタ１２がオン状態、ＯＦＦ制御トランジスタ１３がオフ状態となり、ＯＦＦ制御トランジスタ１３のドレイン電圧、すなわちＯＮ制御トランジスタ１２とＯＦＦ制御トランジスタ１３の接続点の電圧（オン電圧）が上昇を開始する。
【０１０４】
時刻ｔ１〜時刻ｔ２の期間では、オン電圧の上昇に伴い、出力トランジスタＳＷ１のゲート端子に寄生する容量１０、１１が充電されて、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが上昇する。ここで、オン電圧の上昇速度はコンデンサ１５によって制限され、それに加えてインダクタ１６の特性により、ゲート電流ＩＧは緩やかに増加する。つまり、このコンデンサ１５とインダクタ１６の特性を用いることでゲート電流ＩＧを小電流に制御している。
【０１０５】
時刻ｔ２では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳがゲート閾値Ｖｔに到達し、出力トランジスタＳＷ１の出力電流ＩＤＳが流れ始める。
【０１０６】
時刻ｔ２〜時刻ｔ３の期間では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの上昇に伴い、出力トランジスタＳＷ１の出力電流ＩＤＳが上昇する。ところで、電源６と出力トランジスタＳＷ１のドレイン端子との間の配線には配線のインダクタンスＬｓ７が存在する。そのため、出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔが大きい場合、サージ電圧Ｖ＝Ｌｓ・ｄＩＤＳ／ｄｔが発生し、ノイズ（スイッチングノイズ）が発生する。本実施の形態２では、コンデンサ１５とインダクタ１６によりゲート電流ＩＧが抑制されており、ｄＶＧＳ／ｄｔが小さいため、ノイズは低減される。
【０１０７】
時刻ｔ３では、出力トランジスタＳＷ１が負荷（コイル９）に流れる全電流を供給できるようになるまで出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが増加して、出力トランジスタＳＷ１の出力端子電圧ＶＳが上昇を開始する。
【０１０８】
時刻ｔ３〜時刻ｔ４の期間では、ＭＯＳＦＥＴの特性（ミラー効果）により、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが一定になる。時刻ｔ４〜時刻ｔ５の期間では、インダクタ１６の特性によって、それまでインダクタ１６に流れていた電流（ゲート電流ＩＧ）が流れ続けるため、出力トランジスタＳＷ１のゲート端子に寄生する容量１０、１１への充電が減衰せずに行われ、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳは急速に増大する。このように、インダクタ１６の特性を利用することで、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳを急速に増大させることができるので、前述の実施の形態１において説明した図３（ａ）、図３（ｂ）からわかるように、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの立ち上り時間は、従来に比べて約１／４となる。
【０１０９】
出力トランジスタＳＷ１のゲート端子電圧は、ＯＮ／ＯＦＦ制御回路２の電源１４の電圧に対して、ゲート電圧クリップダイオード１９によって決定されるクリップ電圧まで上昇する。時刻ｔ５において、出力トランジスタＳＷ１のゲート端子電圧がクリップ電圧に到達すると、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの増加が停止する。また、それまでインダクタ１６から発生していたゲート電流ＩＧは、ゲート電圧クリップダイオード１９を介してＯＮ／ＯＦＦ制御回路２へ還流される。
【０１１０】
このとき、インダクタ１６を流れる電流は時間経過とともに減少する。インダクタ１６に発生していた電流がなくなると共振現象によりインダクタ１６は出力トランジスタＳＷ１のゲート端子からＯＮ／ＯＦＦ制御回路２へ電流を発生させる。それによりゲート端子電圧にリンギングが発生する。本実施の形態２では、インダクタ１６に直列に逆流防止用のダイオード１７を接続しているため、リンギングが発生しない。
【０１１１】
続いて、図６（ｂ）に示すタイムチャートを用いて、出力トランジスタＳＷ１のターンオフ時の各動作波形について説明する。なお、この図６（ｂ）に示すタイムチャート中では、図５に示すコイル９のａ方向に電流が流れており、かつ出力トランジスタＳＷ２はオフしているものとする。
【０１１２】
初期の時刻ｔ０では、入力信号Ｓ１およびＳ２は論理レベルがローレベルであるため、出力トランジスタＳＷ１のゲート端子電圧は前記したクリップ電圧となっており、出力トランジスタＳＷ１はオン状態となっている。つまり、コイル９のａ方向に流れる電流は、第１の電源である電源６から出力トランジスタＳＷ１を通って流れており、また、出力トランジスタＳＷ１の出力端子電圧ＶＳは、ほぼ電源６の電圧となっている。
【０１１３】
時刻ｔ１において、入力信号Ｓ１およびＳ２の論理レベルがローレベルからハイレベルに切り替わると、ＯＮ制御トランジスタ１２がオフ状態、ＯＦＦ制御トランジスタ１３がオン状態となり、ＯＦＦ制御トランジスタ１３のドレイン電圧、すなわちＯＮ制御トランジスタ１２とＯＦＦ制御トランジスタ１３の接続点の電圧（オフ電圧）が減少を開始する。
【０１１４】
時刻ｔ１〜時刻ｔ２の期間では、オフ電圧の減少に伴い、出力トランジスタＳＷ１のゲート端子に寄生する容量１０、１１からゲート抵抗１８を経て電流が放電され、それにより出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが減少する。ここで、オフ電圧の減少速度はコンデンサ１５によって制限されるが、オフ電圧の減少に伴い、ゲート電流（放電電流）ＩＧは増加する。
【０１１５】
時刻ｔ２において、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが、出力トランジスタＳＷ１が負荷（コイル９）に流れる全電流を流すことができる最小値に達すると、出力トランジスタＳＷ１の出力端子電圧ＶＳが減少を開始する。
【０１１６】
時刻ｔ２〜時刻ｔ３の期間では、ＭＯＳＦＥＴの特性（ミラー効果）により、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが一定になる。時刻ｔ３において、出力トランジスタＳＷ１がコイル９に流れる全電流を供給できないようになると、コイル９に流れる電流の不足分が第２の電源である接地電位からダイオードＤ２を経て供給され、出力トランジスタＳＷ１の出力端子電圧ＶＳは負電圧になり、再び出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが減少し始める。
【０１１７】
時刻ｔ３〜時刻ｔ４の期間では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの低下に伴い、出力トランジスタＳＷ１の出力電流ＩＤＳが減少する。既に述べたように出力電流ＩＤＳの変化ｄＶＧＳ／ｄｔが大きい場合、ノイズが発生する。本実施の形態２では、ゲート電流（放電電流）ＩＧはゲート抵抗１８と容量１０、１１により決まる時定数で減衰するので、出力電流ＩＤＳの変化ｄＶＧＳ／ｄｔが抑制されて、ノイズが低減される。
【０１１８】
時刻ｔ４では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳがゲート閾値Ｖｔに到達して、出力トランジスタＳＷ１はターンオフし、コイル９に流れる全電流は第２の電源である接地電位からダイオードＤ２を経て供給される。この後、時刻ｔ５において、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが‘０’Ｖに近づいて、その変動を終える。
【０１１９】
このように本実施の形態２によれば、出力トランジスタのターンオン時には、その初期においてコンデンサ１５とインダクタ１６の特性によりゲート電流ＩＧの変化が抑制されるため、ノイズを低減することができる。その上、ゲート電流ＩＧが最大ゲート電流Ｉｇｍａｘとなった後は、インダクタの特性を利用してゲート電流ＩＧを流し続けるので、ゲート端子に寄生する容量を速やか充電して、スイッチング損失を低減することができる。したがって、本実施の形態２によれば、出力トランジスタのターンオン時に発生するノイズとスイッチング損失を同時に低減させることができる。また、ターンオフ時においても、ゲート抵抗１８により放電電流を時定数に従い減衰させることで、ノイズとスイッチング損失を同時に低減させることができる。
【０１２０】
なお、本実施の形態２では、ターンオン時の初期において、コンデンサとインダクタを用いてゲート電流ＩＧの増加を抑制したが、インダクタのみを用いてもよい。
【０１２１】
また、本実施の形態２では、クリップ回路として１個のダイオード１９を設けたが、クリップ回路は少なくとも１個のダイオードまたはツェナーダイオードを含む構成であればよく、任意に組合せることによりクリップ電圧を自在に可変することができる。また、ゲート電圧クリップダイオード１９のカソードをＯＮ／ＯＦＦ制御回路２の電源１４に接続したが、他の任意の電源に接続させることができる。
【０１２２】
続いて、スイッチング素子制御装置１を集積化する場合の構成について説明する。スイッチング素子制御装置１は、その全部または一部を集積化することが可能である。図７に、スイッチング素子制御装置１の一部を集積化した構成の一例を示す。図７に示す例では、ＯＮ／ＯＦＦ制御回路２と、ゲート駆動回路３の一部をＩＣ２０内に集積化している。
【０１２３】
５［Ａ］や１０［Ａ］もしくはそれ以上の大電流を扱うスイッチング素子のオン／オフを制御する場合、スイッチング素子をＩＣ内に内蔵させずに外付けにするケースがある。その場合、スイッチング素子が変更されても使えるように、ゲート電流調整用の部材も外付けにする。すなわち、図７に示すように、ゲート電流を調整する素子であるコンデンサ１５、インダクタ１６およびゲート抵抗１８を外付け部品にて構成し、ＯＮ／ＯＦＦ制御回路２、逆流防止ダイオード１７およびゲート電圧クリップダイオード１９をＩＣ２０に集積化する。素子定数設定例としては、コンデンサ１５：５００ｐＦ、インダクタ１６：１５０ｕＨ、ゲート抵抗１８：１．２ｋΩと設定することで、任意のスイッチング素子にて低スイッチング損失、低ノイズの実現を確認した。
【０１２４】
もし、ターンオン時においてノイズが問題となっている場合は、コンデンサ１５の容量値を増加させることでノイズの低減が可能である。また、スイッチング時間やスイッチング損失が問題になっている場合は、ターンオン時に関してはインダクタ１６を調整し、ターンオフ時に関してはゲート抵抗１８を調整することでスイッチング時間の短縮やスイッチング損失の低減を行うことが可能である。
【０１２５】
なお、無論、スイッチング素子制御装置１の構成のうち集積化する部分は、図７に示す例に限定されるものではない。また、定電圧源１４については、同一半導体基板上に集積化せずに、ＯＮ制御トランジスタ１２のドレイン端子を電源ラインに接続する構成としてもよい。また、スイッチング素子制御装置１の一部を集積化したＩＣチップと、その余の集積化していないディスクリート部品を同一基板上に搭載してハイブリッドＩＣ化してもよい。
【０１２６】
（実施の形態３）
以下、本発明の実施の形態３におけるモータ駆動装置について、図面を参照しながら説明する。但し、前述した実施の形態１、２において説明した部材と同一の部材には同一符号を付して、説明を省略する。
【０１２７】
図８は、本発明の実施の形態３におけるモータ駆動装置の一例を示す全体構成図である。図８に示すように、モータ駆動装置２１は、３相の誘導負荷（巻線）を有するモータ２２と、モータ２２の各相Ｕ、Ｖ、Ｗの巻線に電力を供給する三相ブリッジ回路２３と、三相ブリッジ回路２３の各スイッチング素子（出力トランジスタＳＷ１〜ＳＷ６）ごとに設けられた６個のスイッチング素子制御装置１を備えている。なお、スイッチング素子制御装置１の回路構成および特性は、前述した実施の形態１もしくは２と同様であるので、説明を省略する。
【０１２８】
三相ブリッジ回路２３は、６個の出力トランジスタＳＷ１〜ＳＷ６からなり、第１の電源である電源６と第２の電源である接地電位との間に、直列接続された一対の出力トランジスタＳＷを並列に３組接続した構成となっており、各一対の出力トランジスタＳＷの接続部分がモータ２２の各相Ｕ、Ｖ、Ｗの巻線に接続されており、第１の電源である電源６および第２の電源である接地電位からモータ２２の各相Ｕ、Ｖ、Ｗの巻線に電力を供給する。
【０１２９】
なお、ここでは、出力トランジスタ（電圧駆動型スイッチング素子）としてＮ型ＭＯＳＦＥＴを例示している。電圧駆動型スイッチング素子の他例としては、例えば、ゲート端子（制御端子）とコレクタ端子（入力端子）とエミッタ端子（出力端子）を有するＩＧＢＴ等がある。
【０１３０】
また、本実施の形態３では、３相のモータを駆動するモータ駆動装置について説明したが、この場合に限らず、本発明は、単相または複数相のモータを駆動するモータ駆動装置に適用可能である。
【０１３１】
また、本実施の形態３では、三相ブリッジ回路２３の各出力トランジスタＳＷ１〜ＳＷ６のオン／オフ動作を制御するスイッチング素子制御装置として前述した実施の形態１もしくは２で説明したスイッチング素子制御装置１を用いているが、必ずしも全ての出力トランジスタに用いなくともよい。例えば、一対の出力トランジスタの片側のみに用いてもよい。例えば図９に示すように、第１の電源である電源６に接続する出力トランジスタＳＷ１、ＳＷ３、ＳＷ５（ハイサイド側の出力トランジスタ）に、前述した実施の形態１もしくは２で説明したスイッチング素子制御装置１を接続し、第２の電源である接地電位に接続する出力トランジスタＳＷ２、ＳＷ４、ＳＷ６（ローサイド側の出力トランジスタ）に、スイッチング素子制御装置としてＯＮ／ＯＦＦ制御回路２を接続してもよいし、逆に、図１０に示すように、ハイサイド側の出力トランジスタにスイッチング素子制御装置としてＯＮ／ＯＦＦ制御回路２を接続し、ローサイド側の出力トランジスタに、前述した実施の形態１もしくは２で説明したスイッチング素子制御装置１を接続してもよい。
【０１３２】
また、モータ駆動装置２１は、その全部又は一部を集積化することが可能である。例えば、前述の実施の形態２で説明したように、ＯＮ／ＯＦＦ制御回路２と、ゲート駆動回路３の一部（逆流防止ダイオード１７およびゲート電圧クリップダイオード１９）をモータ駆動ＩＣ内に集積化し、ゲート駆動回路３の他の部分（コンデンサ１５、インダクタ１６およびゲート抵抗１８）と、三相ブリッジ回路２３を構成する出力トランジスタＳＷ１〜ＳＷ６を外付け部品としてもよい。
【０１３３】
また、モータ駆動装置２１の一部を集積化したモータ駆動ＩＣチップと、その余の集積化していない部分を同一基板上に搭載してハイブリッドＩＣ化してもよい。例えば、ＯＮ／ＯＦＦ制御回路２と逆流防止ダイオード１７とゲート電圧クリップダイオード１９を集積化したモータ駆動ＩＣと、コンデンサ１５とインダクタ１６とゲート抵抗１８のディスクリード部品と、出力トランジスタＳＷ１〜ＳＷ６とを絶縁基板上にハイブリッド集積化してもよい。
【０１３４】
この場合、モータ駆動ＩＣは絶縁基板上に半田付けあるいはワイヤボンディングなどにより搭載する。ディスクリート部品も絶縁基板上に半田付あるいはワイヤボンディングなどにより搭載する。出力トランジスタも絶縁基板上に半田付けあるいはワイヤボンディングなどにより搭載する。また、ディスクリート部品をワイヤによりモータ駆動ＩＣや出力トランジスタと接続する。
【０１３５】
（実施の形態４）
以下、本発明の実施の形態４における家電機器について、図面を参照しながら説明する。但し、前述した実施の形態１〜３において説明した部材と同一の部材には同一符号を付して、説明を省略する。ここでは、家電機器の一例として、洗濯機を例に説明する。図１１は、本発明の実施の形態４における洗濯機の一例を示す概略構成図である。
【０１３６】
洗濯機３０には、一般的に、洗濯モードでは高トルクかつ低速回転が求められ、脱水モードでは低トルクかつ高速回転が求められる。このように、洗濯機３０では、動作モードに応じてモータ３１の回転数とともに必要なトルクも変化する。また、洗濯モードでは攪拌体３２によって洗濯槽３３内の洗濯物３４を攪拌するため、洗濯物３４の絡み合いなどによってモータ３１にかかる負荷が変化する。負荷が変動することでモータ３１に供給する電流が増減する。特に高負荷時においては負荷電流が増大するため、ノイズ（スイッチングノイズ）やスイッチング損失が大きくなる。したがって、モータ３１を駆動するモータ駆動装置３５として前述の実施の形態３で説明したモータ駆動装置を設けることで、ノイズやスイッチング損失の低い洗濯機を実現できる。
【０１３７】
なお、ここでは家電機器として洗濯機を例に説明したが、本発明は、空気調和機や冷蔵庫、掃除機などのモータを備えた家電機器全般に適用可能である。
【０１３８】
（実施の形態５）
以下、本発明の実施の形態５における事務機器について、図面を参照しながら説明する。但し、前述した実施の形態１〜３において説明した部材と同一の部材には同一符号を付して、説明を省略する。ここでは、事務機器の一例として、プリンタを例に説明する。図１２は、本発明の実施の形態５におけるプリンタの一例を示す概略構成図である。
【０１３９】
プリンタでは、モータ４１を感光ドラム４２や紙送り機構４３などの回転駆動に用いる。プリンタで印字可能な用紙４４は、上質紙、ＯＨＰ用フォイル、封筒などさまざまであるため、紙送り機構４３の回転速度が一定であったとしても給紙の種類によってモータ４１にかかる負荷が変化する。負荷が変動することでモータ４１に供給する電流が増減する。特に高負荷時においてはノイズ（スイッチングノイズ）やスイッチング損失が大きくなる。したがって、モータ４１を駆動するモータ駆動装置４５として前述の実施の形態３で説明したモータ駆動装置を設けることで、ノイズやスイッチング損失の低いプリンタを実現できる。
【０１４０】
なお、ここでは事務機器としてプリンタを例に説明したが、本発明は、複写機やシュレッダ装置などのモータを備えた事務機器全般に適用可能である。
【０１４１】
（実施の形態６）
以下、本発明の実施の形態６における移動体について、図面を参照しながら説明する。但し、前述した実施の形態１〜３において説明した部材と同一の部材には同一符号を付して、説明を省略する。ここでは、移動体の一例として、電気自動車を例に説明する。図１３は、本発明の実施の形態６における電気自動車の一例を示す概略構成図である。
【０１４２】
ハイブリッドカーなどのモータ５１を備えた電気自動車では、一定速度で走行中に道路状況や勾配などによりモータ５１にかかる負荷が変化する。負荷が変動することでモータ５１に供給する電流が増減する。特に高負荷時においてはノイズ（スイッチングノイズ）やスイッチング損失が大きくなる。したがって、モータ５１を駆動するモータ駆動装置５２として前述の実施の形態３で説明したモータ駆動装置を設けることで、ノイズやスイッチング損失の低い電気自動車を実現できる。
【０１４３】
なお、ここでは移動体として電気自動車を例に説明したが、本発明は、電気二輪車や電動アシスト自転車、列車、飛行機など、動力源としてモータを備えた移動体全般に適用可能である。
【産業上の利用可能性】
【０１４４】
本発明にかかるスイッチング素子の制御方法およびスイッチング素子制御装置は、スイッチングノイズとスイッチング損失を同時に低減でき、ＰＷＭ制御などによって駆動されるスイッチング素子を介してモータなどの誘導性負荷への通電を制御する制御回路などに有用である。
【０１４５】
また、本発明にかかるモータ駆動装置は、モータ負荷が変化しても低ノイズ、低損失の駆動が可能であり、モータの負荷が変化するような製品、例えば、空気調和機や洗濯機、冷蔵庫、掃除機などの家電機器、複写機やプリンタなどの事務機器、電動ハイブリッド自転車やハイブリッド自動車などの移動体に有用である。
【図面の簡単な説明】
【０１４６】
【図１】本発明の実施の形態１におけるスイッチング素子制御装置の一例を示す概略ブロック図
【図２】本発明の実施の形態１におけるスイッチング素子の動作タイムチャートの一例を示す図
【図３】本発明の実施の形態１および従来のスイッチング素子のターンオン時の各動作波形のシミュレーション結果の一例を示す図
【図４】本発明の実施の形態１および従来のスイッチング素子のターンオフ時の各動作波形のシミュレーション結果の一例を示す図
【図５】本発明の実施の形態２におけるスイッチング素子制御装置の具体的な回路の一例を示す図
【図６】本発明の実施の形態２におけるスイッチング素子の動作タイムチャートの一例を示す図
【図７】本発明の実施の形態２におけるスイッチング素子制御装置を集積化した構成の一例を示す図
【図８】本発明の実施の形態３におけるモータ駆動装置の一例を示す全体構成図
【図９】本発明の実施の形態３におけるモータ駆動装置の他の例を示す全体構成図
【図１０】本発明の実施の形態３におけるモータ駆動装置の他の例を示す全体構成図
【図１１】本発明の実施の形態４における洗濯機の一例を示す概略構成図
【図１２】本発明の実施の形態５におけるプリンタの一例を示す概略構成図
【図１３】本発明の実施の形態６における電気自動車の一例を示す概略構成図
【図１４】従来のスイッチング素子制御装置の回路図
【図１５】従来のスイッチング素子のターンオン時の各動作波形を示す図
【符号の説明】
【０１４７】
１、１０１ スイッチング素子制御装置
２、１０２ ＯＮ／ＯＦＦ制御回路
３ ゲート駆動回路
４ａ〜４ｆ、１０７ａ、１０７ｂ 入力端子
５ａ〜５ｆ、１０８ａ、１０８ｂ 入力端子
６、１０９ 電源
７、８、１１０、１１１ 配線のインダクタンスＬｓ
９、１１２ 負荷（コイル）
１０、１１３ ゲート−ドレイン間の容量
１１、１１４ ゲート−ソース間の容量
１２、１０４ ＯＮ制御トランジスタ
１３、１０５ ＯＦＦ制御トランジスタ
１４、１０６ 電源
１５ コンデンサ
１６ インダクタ
１７ ダイオード
１８、１０３ 抵抗
１９ ダイオード
２０ ＩＣ
２１ モータ駆動装置
２２ モータ負荷
２３ 三相ブリッジ回路
３０ 洗濯機
３１ モータ
３２ 攪拌体
３３ 洗濯槽
３４ 洗濯物
３５ モータ駆動装置
４１ モータ
４２ 感光ドラム
４３ 送り機構
４４ 印刷用紙
４５ モータ駆動装置
５０ 自動車
５１ モータ
５２ モータ駆動装置
ＳＷ１〜ＳＷ２ 電圧駆動型スイッチング素子（出力トランジスタ）
Ｄ１〜Ｄ６ ダイオード
【技術分野】
【０００１】
本発明は、スイッチング素子のオン／オフ動作を制御する方法および装置、並びにスイッチング素子を用いてモータを駆動するモータ駆動回路に関する。
【背景技術】
【０００２】
従来より、ＭＯＳＦＥＴやＩＧＢＴなどの電圧駆動型スイッチング素子の駆動回路として、電圧駆動型スイッチング素子（以下「出力トランジスタ」と称する。）の制御端子にオン電圧およびオフ電圧を印加するためのＯＮ／ＯＦＦ制御回路を備え、このＯＮ／ＯＦＦ制御回路により出力トランジスタのオン／オフ状態を制御するものが知られている。
【０００３】
図１４に従来のスイッチング素子制御装置（駆動回路）を示す。図１４に示すように、出力トランジスタＳＷ１と出力トランジスタＳＷ２は、電源１０９と接地電位との間に直列に接続されている。なお、ここでは、出力トランジスタとしてＮ型ＭＯＳＦＥＴを例に説明する。
【０００４】
各出力トランジスタＳＷ１、ＳＷ２にはそれぞれ、ドレイン端子とソース端子との間にダイオードＤ１、Ｄ２が寄生している。また、出力トランジスタＳＷ１のドレイン端子と電源１０９との間には配線のインダクタンスＬｓ１１０が存在する。同様に、出力トランジスタＳＷ２のソース端子と接地電位との間には配線のインダクタンスＬｓ１１１が存在する。また、一対の出力トランジスタＳＷ１、ＳＷ２の直列接続点（ノード）には負荷であるコイル１１２が接続している。また、出力トランジスタＳＷ１、ＳＷ２にはそれぞれ、ゲート端子とドレイン端子との間に容量１１３が寄生し、且つゲート端子とソース端子との間に容量１１４が寄生している。
【０００５】
各出力トランジスタＳＷ１、ＳＷ２のゲート端子には、スイッチング素子制御装置（駆動回路）１０１が接続している。スイッチング素子制御装置１０１は、ＯＮ／ＯＦＦ制御回路１０２とゲート抵抗１０３を備える。
【０００６】
出力トランジスタＳＷ１に接続するスイッチング素子制御装置１０１のＯＮ／ＯＦＦ制御回路１０２は、電源１０６と接地電位との間にＯＮ制御トランジスタ（Ｐ型ＭＯＳＦＥＴ）１０４とＯＦＦ制御トランジスタ（Ｎ型ＭＯＳＦＥＴ）１０５が直列に接続された構成となっている。また、ＯＮ制御トランジスタ１０４のゲート端子は入力端子１０７ａに接続され、ＯＦＦ制御トランジスタ１０５のゲート端子は入力端子１０８ａに接続されている。このＯＮ制御トランジスタ１０４とＯＦＦ制御トランジスタ１０５の接続点（ノード）が、ゲート抵抗１０３の一端に接続し、ゲート抵抗１０３の他端が出力トランジスタＳＷ１のゲート端子に接続している。
【０００７】
出力トランジスタＳＷ１に接続するスイッチング素子制御装置１０１のＯＮ／ＯＦＦ制御回路１０２は、入力端子１０７ａ、１０８ａに入力されたオン指令またはオフ指令を受信すると、ゲート抵抗１０３を介してオン電圧またはオフ電圧を出力トランジスタＳＷ１のゲート端子に印加して、出力トランジスタＳＷ１をターンオンまたはターンオフさせる。
【０００８】
なお、出力トランジスタＳＷ２に接続するスイッチング素子制御装置１０１の構成および動作は、出力トランジスタＳＷ１に接続するスイッチング素子制御装置１０１と同様である。
【０００９】
ところで、出力トランジスタ（電圧駆動型スイッチング素子）のスイッチング動作は、その制御端子に生じる寄生容量の充放電動作として理解することができる。つまり、出力トランジスタの制御端子にオン電圧またはオフ電圧が印加された場合、ゲート電圧やゲート電流は、制御端子に寄生する容量とＯＮ／ＯＦＦ制御回路から制御端子までの抵抗成分によって決まる時定数により制御される。
【００１０】
また、出力トランジスタの入力端子または出力端子と電源間には配線のインダクタンス成分Ｌｓが存在する。そのため、スイッチング時における出力電流の変化ｄＩＤＳ／ｄｔによりノイズ（スイッチングノイズ）が発生する。
【００１１】
そこで、従来は、図１４に示すように、出力トランジスタＳＷ１、ＳＷ２の制御端子（ゲート端子）とＯＮ／ＯＦＦ制御回路１０２との間にゲート抵抗１０３を設けて、そのゲート抵抗１０３の抵抗値を調整することによりゲート電流のピーク値や変化率を低減して、スイッチング時に発生するノイズを抑えていた。
【００１２】
図１５に、従来のスイッチング素子制御装置における出力トランジスタＳＷ１のターンオン時の各動作波形について説明する。なお、図１５には上から順に、入力端子１０７ａ、１０８ａに入力されるオン／オフ指令のグラフ、ＯＮ／ＯＦＦ制御回路１０２のＯＦＦ制御トランジスタ１０５のドレイン電圧のグラフ、ゲート電流ＩＧのグラフ、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳのグラフ、出力トランジスタＳＷ１の出力端子電圧ＶＳのグラフ、出力トランジスタＳＷ１のドレイン−ソース間電圧ＶＤＳのグラフ、出力トランジスタＳＷ１の出力電流ＩＤＳのグラフ、出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔのグラフ、出力トランジスタＳＷ１のスイッチング損失Ｐのグラフを示している。
【００１３】
図１５に示すように、時刻ｔ１にて、入力端子１０７ａ、１０８ａにオン指令が入力されると、ＯＦＦ制御トランジスタ１０５のドレイン電圧（オン電圧）が上昇し、それによりゲート電流ＩＧが流れ始め、それにより出力トランジスタＳＷ１のゲート端子に寄生する容量１１３、１１４への充電が開始され、それにより出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが上昇し始める。なお、ゲート電流ＩＧは、前述したように、出力トランジスタＳＷ１のゲート端子に寄生する容量１１３、１１４とゲート抵抗１０３によって決まる時定数により制御される。
【００１４】
時刻ｔ２では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳがゲート閾値Ｖｔに到達し、出力トランジスタＳＷ１の出力電流ＩＤＳが流れ始める。
【００１５】
時刻ｔ３では、出力電流ＩＤＳが一定となり、出力トランジスタＳＷ１の出力端子電圧ＶＳが上昇し始めるとともに、出力トランジスタＳＷ１のドレイン−ソース間電圧ＶＤＳが減少し始める。
【００１６】
上述したように、出力電流が変化する期間（時刻ｔ２〜時刻ｔ３）にスイッチングノイズが発生する。そこで、従来は、図１５に破線で示すように、ゲート抵抗１０３の抵抗値を大きくしてゲート電流のピーク値や変化率を低減することで、スイッチングノイズを低減している。
【００１７】
しかしながら、図１５に示すように、ゲート抵抗１０３の抵抗値を大きく設定すると、スイッチング時間やスイッチング損失（図１５に示すスイッチング損失Ｐの波形の面積）が増大する。逆に、ゲート抵抗１０３の抵抗値を小さく設定すると、出力トランジスタＳＷ１の出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔやリカバリー電流が増大し、それらを原因とするスイッチングノイズが悪化する。
【００１８】
つまり、従来のゲート抵抗を用いてゲート電流ＩＧを調整する方法では、スイッチングノイズの低減とスイッチング損失およびスイッチング時間の低減との間にトレードオフの関係があるため、それらを同時に低減することができなかった。
【００１９】
この種の駆動回路では、出力トランジスタのスイッチング時に発生するスイッチング損失やスイッチングノイズを共に低減することが望ましいため、様々な提案がなされている。例えば特許文献１には、インダクタを用いてゲート電流を調整する方法が提案されている。
【００２０】
この駆動回路においては、インダクタに予め電流を発生させて、インダクタにエネルギーを蓄えさせる。このエネルギーにより、出力トランジスタのターンオンまたはターンオフ時に制御端子から急速に電流を充放電して、スイッチング速度を高めている。つまり、スイッチング時間を短縮することにより、スイッチング損失を抑えている。
【００２１】
しかしながら、従来のインダクタを用いてゲート電流を調整する方法では、出力トランジスタがターンオンまたはターンオフする間にゲート電流は一定となる。そのため、例えばスイッチング損失に着目してゲート電流を設定する場合、ゲート電流を大きな値に設定する必要があるが、ゲート電圧の変化ｄＶＧＳ／ｄｔおよび出力電流の変化ｄＩＤＳ／ｄｔはゲート電流に比例するため、出力電流の変化ｄＩＤＳ／ｄｔによるノイズが増大する。つまり、一定のゲート電流によりスイッチングする方法ではスイッチング損失とスイッチングノイズとのトレードオフの関係からは逃れられない問題がある。
【特許文献１】特開２００６−２３０１６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明は、上記従来の問題に鑑み、スイッチング損失とスイッチングノイズを同時に低減可能なスイッチング素子の制御方法、スイッチング素子制御装置、モータ駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００２３】
本発明の請求項１記載のスイッチング素子の制御方法は、スイッチング素子のターンオン時に、スイッチング素子の制御端子に電流を充電する第１の充電期間のステップと第２の充電期間のステップを有し、スイッチング素子のターンオフ時に、スイッチング素子の制御端子から電流を放電する第１の放電期間のステップと第２の放電期間のステップを有し、前記第１の充電期間では、前記第２の充電期間に充電する電流よりも電流値が小さい電流で充電し、前記第２の放電期間では、前記第１の放電期間に放電する電流よりも電流値が小さい電流で放電し、前記第１の充電期間は、スイッチング素子の制御端子に電流を充電し始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となるまでの期間であり、前記第２の充電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となってから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間であり、前記第１の放電期間は、スイッチング素子の制御端子から電流を放電し始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少を開始するまでの期間であり、前記第２の放電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少し始めてから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間であることを特徴とする。
【００２４】
また、本発明の請求項２記載のスイッチング素子制御装置は、オン指令またはオフ指令を受信すると、オン信号またはオフ信号を生成するＯＮ／ＯＦＦ制御回路と、前記ＯＮ／ＯＦＦ制御回路からオン信号が入力されるとスイッチング素子の制御端子に電流を充電させてそのスイッチング素子をターンオンさせ、前記ＯＮ／ＯＦＦ制御回路からオフ信号が入力されるとスイッチング素子の制御端子から電流を放電させてそのスイッチング素子をターンオフさせる駆動回路と、備え、前記駆動回路によりスイッチング素子の制御端子に充電される電流は、第１の充電期間の波形と第２の充電期間の波形を有し、前記第１の充電期間に充電される電流の電流値は前記第２の充電期間に充電される電流の電流値よりも小さく、前記第１の充電期間は、スイッチング素子の制御端子に電流が充電され始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となるまでの期間であり、前記第２の充電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となってから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間であり、前記駆動回路によりスイッチング素子の制御端子から放電される電流は、第１の放電期間の波形と第２の放電期間の波形を有し、前記第２の放電期間に放電される電流の電流値は前記第１の放電期間に放電される電流の電流値よりも小さく、前記第１の放電期間は、スイッチング素子の制御端子から電流が放電され始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少を開始するまでの期間であり、前記第２の放電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少し始めてから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間であることを特徴とする。
【００２５】
また、本発明の請求項３記載のスイッチング素子制御装置は、請求項２記載のスイッチング素子制御装置であって、前記駆動回路は、前記ＯＮ／ＯＦＦ制御回路からのオン信号を、インダクタもしくはインダクタおよび容量を介してスイッチング素子の制御端子へ伝播させることにより、前記したスイッチング素子の制御端子に充電される電流の波形を形成し、前記ＯＮ／ＯＦＦ制御回路からのオフ信号を、抵抗を介してスイッチング素子の制御端子へ伝播させることにより、前記したスイッチング素子の制御端子から放電される電流の波形を形成することを特徴とする。
【００２６】
また、本発明の請求項４記載のスイッチング素子制御装置は、オン指令を受信するとオン信号を生成するＯＮ制御トランジスタと、前記ＯＮ制御トランジスタに直列に接続し、オフ指令を受信するとオフ信号を生成するＯＦＦ制御トランジスタとを有するＯＮ／ＯＦＦ制御回路と、前記ＯＮ／ＯＦＦ制御回路からのオン信号を基にスイッチング素子をターンオンさせるオン駆動信号を生成し、前記ＯＮ／ＯＦＦ制御回路からのオフ信号を基にスイッチング素子をターンオフさせるオフ駆動信号を生成する駆動回路と、備え、前記駆動回路は、前記ＯＮ／ＯＦＦ制御回路の前記ＯＮ制御トランジスタと前記ＯＦＦ制御トランジスタとの接続部に一端が接続し、スイッチング素子の出力端子に他端が接続する容量と、前記ＯＮ／ＯＦＦ制御回路の前記ＯＮ制御トランジスタと前記ＯＦＦ制御トランジスタとの接続部に一端が接続し、スイッチング素子の制御端子に他端が接続するインダクタと、前記インダクタに並列に接続される抵抗と、前記スイッチング素子の制御端子に一端が接続し他端が任意の電源に接続するクリップ回路と、を有することを特徴とする。
【００２７】
また、本発明の請求項５記載のスイッチング素子制御装置は、請求項４記載のスイッチング素子制御装置であって、前記駆動回路は、前記インダクタに直列に接続する逆流防止ダイオードをさらに有することを特徴とする。
【００２８】
また、本発明の請求項６記載のスイッチング素子制御装置は、請求項４もしくは５のいずれかに記載のスイッチング素子制御装置であって、前記クリップ回路は、少なくとも１個のダイオードまたはツェナーダイオードを含むことを特徴とする。
【００２９】
また、本発明の請求項７記載のスイッチング素子制御装置は、請求項２ないし６のいずれかに記載のスイッチング素子制御装置であって、当該スイッチング素子制御装置は、その全部又は一部が集積化されていることを特徴とする。
【００３０】
また、本発明の請求項８記載のスイッチング素子制御装置は、請求項２ないし６のいずれかに記載のスイッチング素子制御装置であって、当該スイッチング素子制御装置は、その一部が集積化されており、その集積化された部分とその余の部分が同一基板上に搭載されてハイブリッド化されていることを特徴とする。
【００３１】
また、本発明の請求項９記載のモータ駆動装置は、第１の電源と第２の電源との間に直列接続され、その直列接続点に単相または複数相の誘導負荷を有するモータの一端が接続される第１のスイッチング素子および第２のスイッチング素子と、前記第１のスイッチング素子および前記第２のスイッチング素子のそれぞれのオン／オフ動作をそれぞれ制御する各スイッチング素子制御装置と、を備え、前記第１および第２のスイッチング素子は前記モータの相数に応じて設けられ、前記モータの各相の前記第１または第２のスイッチング素子の少なくとも一方のオン／オフ動作を制御する前記スイッチング素子制御装置は、請求項２ないし６のいずれかに記載のスイッチング素子制御装置であることを特徴とする。
【００３２】
また、本発明の請求項１０記載のモータ駆動装置は、請求項９記載のモータ駆動装置であって、当該モータ駆動装置は、その全部又は一部が集積化されていることを特徴とする。
【００３３】
また、本発明の請求項１１記載のモータ駆動装置は、請求項９記載のモータ駆動装置であって、当該モータ駆動装置は、その一部が集積化されており、その集積化された部分とその余の部分が同一基板上に搭載されてハイブリッド化されていることを特徴とする。
【発明の効果】
【００３４】
本発明の好ましい形態によれば、出力電流ＩＤＳが変化する期間では、ゲート端子に充放電される電流量が小電流に制御されるので、スイッチング時の電磁波ノイズ（スイッチングノイズ）の要因である出力電流の変化ｄＩＤＳ／ｄｔが低減され、ノイズを低減することができる。また、出力電流ＩＤＳが一定の期間では、ゲート電流が大電流に制御されるので、スイッチング時間を短縮し、スイッチング損失を低減することができる。したがって、スイッチングノイズとスイッチング損失を同時に低減することができる。
【発明を実施するための最良の形態】
【００３５】
（実施の形態１）
以下、本発明の実施の形態１におけるスイッチング素子の制御方法およびスイッチング素子制御装置について、図面を参照しながら説明する。図１は、本発明の実施の形態１におけるスイッチング素子制御装置の一例を示す概略ブロック図である。
【００３６】
図１に示すように、制御対象の電圧駆動型スイッチング素子である出力トランジスタＳＷ１（第１のスイッチング素子）と出力トランジスタＳＷ２（第２のスイッチング素子）は、電源（第１の電源）６と接地電位（第２の電源）との間に直列に接続されている。なお、ここでは、出力トランジスタ（電圧駆動型スイッチング素子）としてＮ型ＭＯＳＦＥＴを例に説明する。電圧駆動型スイッチング素子の他例としては、例えば、ゲート端子（制御端子）とコレクタ端子（入力端子）とエミッタ端子（出力端子）を有するＩＧＢＴ等がある。
【００３７】
各出力トランジスタＳＷ１、ＳＷ２にはそれぞれ、ドレイン端子（入力端子）とソース端子（出力端子）との間にダイオードＤ１、Ｄ２が寄生している。また、出力トランジスタＳＷ１のドレイン端子と電源６との間には配線のインダクタンスＬｓ７が存在する。同様に、出力トランジスタＳＷ２のソース端子と接地電位との間には配線のインダクタンスＬｓ８が存在する。また、一対の出力トランジスタＳＷ１、ＳＷ２の直列接続点（ノード）には負荷であるコイル９が接続している。また、出力トランジスタＳＷ１、ＳＷ２にはそれぞれ、ゲート端子（制御端子）とドレイン端子との間に容量１０が寄生し、且つゲート端子とソース端子との間に容量１１が寄生している。
【００３８】
各出力トランジスタＳＷ１、ＳＷ２のゲート端子には、スイッチング素子制御装置１が接続している。スイッチング素子制御装置１は、ＯＮ／ＯＦＦ制御回路２とゲート駆動回路３を備える。
【００３９】
出力トランジスタＳＷ１に接続するスイッチング素子制御装置１のＯＮ／ＯＦＦ制御回路２は、入力端子４ａ、５ａに入力されたオン指令またはオフ指令を受信するとオン電圧（オン信号）またはオフ電圧（オフ信号）を生成する。ゲート駆動回路３は、ＯＮ／ＯＦＦ制御回路２からのオン電圧を基に出力トランジスタＳＷ１をターンオンさせるオン駆動電圧（オン駆動信号）を生成し、ＯＮ／ＯＦＦ制御回路２からのオフ電圧を基に出力トランジスタＳＷ１をターンオフさせるオフ駆動電圧（オフ駆動信号）を生成する。
【００４０】
同様に、出力トランジスタＳＷ２に接続するスイッチング素子制御装置１のＯＮ／ＯＦＦ制御回路２は、入力端子４ｂ、５ｂに入力されたオン指令またはオフ指令を受信するとオン電圧（オン信号）またはオフ電圧（オフ信号）を生成する。ゲート駆動回路３は、ＯＮ／ＯＦＦ制御回路２からのオン電圧を基に出力トランジスタＳＷ２をターンオンさせるオン駆動電圧（オン駆動信号）を生成し、ＯＮ／ＯＦＦ制御回路２からのオフ電圧を基に出力トランジスタＳＷ２をターンオフさせるオフ駆動電圧（オフ駆動信号）を生成する。
【００４１】
出力トランジスタＳＷ１、ＳＷ２は、ゲート端子にスイッチング素子制御装置１（ゲート駆動回路３）からのオン駆動電圧が印加されるとターンオンし、オフ駆動電圧が印加されるとターンオフする。詳細には、電圧駆動型のスイッチング素子のスイッチング動作は、その制御端子に寄生する容量の充放電動作に換言することができる。すなわち、電圧駆動型のスイッチング素子は、制御端子にオン駆動電圧を印加することによりその制御端子に寄生する容量に電流（ゲート電流）が充電され、それにより制御端子と出力端子との間の電位差がゲート閾値以上に上昇することでターンオンする。また、電圧駆動型のスイッチング素子は、制御端子にオフ駆動電圧を印加することによりその制御端子に寄生する容量から電流（ゲート電流）が放電され、それにより制御端子と出力端子との間の電位差がゲート閾値Ｖｔ以下に減少することでターンオフする。
【００４２】
続いて、図２（ａ）、図２（ｂ）に示すタイムチャートを用いて出力トランジスタＳＷ１のターンオンおよびターンオフ時の各動作波形について説明する。なお、図２（ａ）、図２（ｂ）には、それぞれ上から順に、ＯＮ／ＯＦＦ制御回路２が生成するオン／オフ電圧のグラフ、ゲート電流ＩＧのグラフ、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳのグラフ、出力トランジスタＳＷ１の出力端子電圧ＶＳ（一対の出力トランジスタＳＷ１、ＳＷ２の直列接続点の電圧）のグラフ、出力トランジスタＳＷ１のドレイン端子とソース端子との間に流れる出力電流ＩＤＳのグラフ、出力トランジスタＳＷ１のドレイン−ソース間電圧ＶＤＳのグラフ、出力トランジスタＳＷ１のスイッチング損失Ｐのグラフを示している。
【００４３】
まず図２（ａ）に示すタイムチャートを用いて、出力トランジスタＳＷ１のターンオン時の各動作波形について説明する。なお、この図２（ａ）に示すタイムチャート中では、図１に示すコイル９のａ方向に電流が流れており、かつ出力トランジスタＳＷ２はオフしているものとする。
【００４４】
時刻ｔ１では、出力トランジスタＳＷ１のゲート端子へのゲート電流ＩＧの供給が開始されて、それにより出力トランジスタＳＷ１のゲート端子に寄生する容量１０、１１への充電が開始され、それにより出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが上昇し始める。
【００４５】
時刻ｔ２では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳがゲート閾値Ｖｔに到達し、出力トランジスタＳＷ１の出力電流ＩＤＳが流れ始める。
【００４６】
時刻ｔ３〜時刻ｔ５の期間では、ＭＯＳＦＥＴの特性（ミラー効果）により、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが一定になる。また、時刻ｔ３では、出力トランジスタＳＷ１の出力端子電圧ＶＳが上昇し始めるとともに、出力トランジスタＳＷ１のドレイン−ソース間電圧ＶＤＳが減少し始める。
【００４７】
時刻ｔ３〜時刻ｔ４の期間では、出力トランジスタＳＷ２のダイオードＤ２に逆バイアスがかかり、数１０ｎｓの間、リカバリー電流が発生する。また、リカバリー電流が流れ終わる時刻ｔ４以降は、出力トランジスタＳＷ１の出力電流ＩＤＳは一定になる。
【００４８】
時刻ｔ５では、再び出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが上昇し始める。上昇を再開したゲート−ソース間電圧ＶＧＳは、時刻ｔ６に規定値に達して、その変動を終える。
【００４９】
続いて、図２（ｂ）に示すタイムチャートを用いて、出力トランジスタＳＷ１のターンオフ時の各動作波形について説明する。なお、この図２（ｂ）に示すタイムチャート中では、図１のコイル９のａ方向に電流が流れており、かつ出力トランジスタＳＷ２はオフしているものとする。
【００５０】
時刻ｔ１では、出力トランジスタＳＷ１のゲート端子からのゲート電流ＩＧの放電が開始されて、それにより出力トランジスタＳＷ１のゲート端子に寄生する容量１０、１１からの放電が開始され、それにより出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが減少し始める。
【００５１】
時刻ｔ２〜時刻ｔ３の期間では、ＭＯＳＦＥＴの特性（ミラー効果）により、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが一定になる。また、出力トランジスタＳＷ１の出力端子電圧ＶＳが急峻に減少するとともに、出力トランジスタＳＷ１のドレイン−ソース間電圧ＶＤＳが急峻に上昇する。
【００５２】
時刻ｔ３では、再び出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが減少し始める。また、時刻ｔ３では、出力トランジスタＳＷ１の出力電流ＩＤＳが減少し始める。
【００５３】
時刻ｔ４では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳがゲート閾値Ｖｔ以下となり、出力電流ＩＤＳは遮断される。これ以降にコイル９に流れる電流は、第２の電源である接地電位からダイオードＤ２を介して発生する。この後、時刻ｔ５において、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが‘０’Ｖに近づいて、その変動を終える。
【００５４】
以上、出力トランジスタＳＷ１のターンオンおよびターンオフ時の各動作波形について述べた。ここで、本発明におけるゲート電流ＩＧの理想的な波形について説明する。本実施の形態１では、出力トランジスタＳＷ１、ＳＷ２のゲート端子（制御端子）の充放電電流であるゲート電流ＩＧの波形を、以下で説明する理想的な波形に近づけることで、出力トランジスタＳＷ１、ＳＷ２のターンオンおよびターンオフ時に発生するスイッチングノイズ（以下、単に「ノイズ」と称す。）とスイッチング損失を同時に低減する。
【００５５】
出力トランジスタＳＷ１のターンオン時にノイズが発生する時間領域は、出力トランジスタＳＷ１の出力電流ＩＤＳが変化する時間領域（図２（ａ）に示す時刻ｔ２〜時刻ｔ３の期間）と、リカバリー電流が発生する時間領域（図２（ａ）に示す時刻ｔ３〜時刻ｔ４の期間）である。
【００５６】
時刻ｔ２〜時刻ｔ３の期間（ｄＩＤＳ／ｄｔ時間領域）では、出力トランジスタＳＷ１の出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔが配線のインダクタンスＬｓ７に発生することで、Ｖ＝Ｌｓ・ｄＩＤＳ／ｄｔのノイズが発生するため、出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔを抑制することが望まれる。
【００５７】
また、時刻ｔ３〜時刻ｔ４の期間（リカバリー時間領域）では、出力トランジスタＳＷ２のダイオードＤ２に逆バイアスがかかり、数１０ｎｓの間、リカバリー電流が発生する。したがって、このリカバリー電流が配線のインダクタＬｓ７、８に発生することでノイズが発生する。時刻ｔ３〜時刻ｔ４のリカバリー時間はダイオードＤ２に固有であり、その期間中にダイオードＤ２に逆バイアスされる電圧、つまり出力トランジスタＳＷ１の出力端子電圧ＶＳによりノイズ源となるリカバリー電流が流れる。そのため、リカバリー時間領域では、出力トランジスタＳＷ１の出力端子電圧ＶＳのスルーレートを抑制して、出力端子電圧ＶＳを低く抑えることが望まれる。
【００５８】
また、ターンオン時にスイッチング損失が発生する時間領域は、図２（ａ）に示す時刻ｔ２〜時刻ｔ６の期間であるが、前記したように時刻ｔ２〜ｔ４の期間はノイズの観点からゲート電流ＩＧを制御する必要があり、残りの時刻ｔ４〜時刻ｔ６の期間を短縮してスイッチング損失を低減することが望まれる。
【００５９】
一方、出力トランジスタＳＷ１のターンオフ時にノイズが発生する時間領域は、出力トランジスタＳＷ１の出力電流ＩＤＳが変化する時間領域（図２（ｂ）に示す時刻ｔ３〜時刻ｔ４の期間）である。したがって、ターンオン時と同様に、この時間領域（ｄＩＤＳ／ｄｔ時間領域）において出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔを抑制することが望まれる。
【００６０】
また、ターンオフ時にスイッチング損失が発生する時間領域は、図２（ｂ）に示す時刻ｔ１〜時刻ｔ４の期間であるが、前記したように時刻ｔ３〜時刻ｔ４の期間はノイズの観点からゲート電流ＩＧを制御する必要があり、残りの時刻ｔ１〜時刻ｔ３の期間を短縮してスイッチング損失を低減することが望まれる。
【００６１】
ここで、出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔは次式の通りである。
【００６２】
【数１】
したがって、出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔを小さくするためには、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの変化ｄＶＧＳ／ｄｔを抑えることが効果的である。
【００６３】
前述したように、電圧駆動型のスイッチング素子のスイッチング動作は、その制御端子に寄生する容量の充放電動作に換言することができ、ゲート−ソース間電圧ＶＧＳの変化ｄＶＧＳ／ｄｔは次式のようになる。
【００６４】
【数２】
【００６５】
すなわち、出力電流の変化ｄＩＤＳ／ｄｔにより発生するノイズの低減は、ゲート電流ＩＧを小電流に抑えることで実現できる。また、リカバリー電流により発生するノイズの低減についても、ゲート電流ＩＧを小電流に抑えることで実現できる。つまり、リカバリー時間領域においてゲート電流ＩＧを小電流に抑えることで、出力トランジスタＳＷ１の出力端子電圧ＶＳのスルーレートを抑制して、出力端子電圧ＶＳを低く抑える。また、スイッチング損失の低減は、ゲート−ソース間電圧ＶＧＳの変化時間を短時間に抑えることで実現できるので、ゲート電流ＩＧを大電流（充電時には最大ゲート電流Ｉｇｍａｘ、放電時には最小ゲート電流−Ｉｇｍｉｎ）にすることで実現できる。
【００６６】
以上のように、出力トランジスタＳＷ１のターンオン時には、リカバリー時間領域後の時刻ｔ４〜時刻ｔ６の期間（第２の充電期間）において最大ゲート電流Ｉｇｍａｘで充電し、ｄＩＤＳ／ｄｔ時間領域とリカバリー時間領域を含む時刻ｔ１〜時刻ｔ４の期間（第１の充電期間）において、第２の充電期間に充電するゲート電流ＩＧ（最大ゲート電流Ｉｇｍａｘ）よりも電流値が小さいゲート電流ＩＧで充電することにより、出力トランジスタＳＷ１のターンオン時に発生するノイズとスイッチング損失を同時に低減できる。また、出力トランジスタＳＷ１のターンオフ時には、時刻ｔ１〜時刻ｔ３の期間（第１の放電期間）において最小ゲート電流−Ｉｇｍｉｎで放電し、その後のｄＩＤＳ／ｄｔ時間領域を含む時刻ｔ３〜時刻ｔ５の期間（第２の放電期間）において、第１の放電期間に放電するゲート電流ＩＧ（最小ゲート電流−Ｉｇｍｉｎ）よりも電流値の絶対値が小さいゲート電流ＩＧで放電することにより、出力トランジスタＳＷ１のターンオフ時に発生するノイズとスイッチング損失を同時に低減できる。したがって、ゲート電流ＩＧの理想的な波形は、図２（ａ）、（ｂ）のゲート電流ＩＧのグラフに一点鎖線で示す波形となる。
【００６７】
本実施の形態１におけるゲート電流波形を、図２（ａ）、（ｂ）に実線で示す。図２（ａ）に実線で示すゲート電流ＩＧの波形は、ＯＮ／ＯＦＦ制御回路２からのオン電圧を、インダクタもしくはインダクタおよび容量を介して出力トランジスタＳＷ１のゲート端子へ伝播させることにより形成することができる。すなわち、ターンオン時の初期においては、インダクタの特性もしくはインダクタおよび容量の特性を利用してゲート電流ＩＧの増加を抑制し、ゲート電流ＩＧが最大ゲート電流Ｉｇｍａｘとなった後は、インダクタの特性を利用してその最大ゲート電流Ｉｇｍａｘを維持することにより、ゲート電流ＩＧの波形を、一点鎖線で示す理想的な波形に近づけることが可能となる。また、図２（ｂ）に実線で示すゲート電流ＩＧの波形は、ＯＮ／ＯＦＦ制御回路２からのオフ電圧を、抵抗を介して出力トランジスタＳＷ１のゲート端子へ伝播させることにより形成することができる。すなわち、抵抗とゲート端子に寄生する容量により決まる時定数に従いゲート電流ＩＧを減衰させることにより、ゲート電流ＩＧの波形を、一点鎖線で示す理想的な波形に近づけることが可能となる。
【００６８】
続いて、図２（ａ）に示すタイムチャートを用いて、本実施の形態１における出力トランジスタＳＷ１のターンオン時のゲート電流波形について説明する。
【００６９】
時刻ｔ１において、図１に示すコイル９のａ方向に流れている電流は、第２の電源である接地電位からダイオードＤ２を介して発生しているため、出力トランジスタＳＷ１の出力端子電圧ＶＳは負電位になっている。
【００７０】
時刻ｔ１に入力端子４ａ、５ａにオン指令が入力されると、出力トランジスタＳＷ１のゲート端子へのゲート電流ＩＧの供給が開始される。それにより出力トランジスタＳＷ１のゲート端子に寄生する容量１０、１１への充電が開始され、それにより出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが上昇し始める。
【００７１】
時刻ｔ２では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳがゲート閾値Ｖｔに到達し、出力トランジスタＳＷ１のドレイン端子とソース端子との間に出力電流ＩＤＳが流れ始める。つまり、時刻ｔ２のタイミングから出力トランジスタＳＷ１においてスイッチング損失が発生し始める。
【００７２】
時刻ｔ２〜時刻ｔ３の期間では、出力トランジスタＳＷ１の出力電流ＩＤＳが変化する。この変化が配線のインダクタンスＬｓ７に発生することでノイズが発生するが、本実施の形態１では、この期間のゲート電流ＩＧは小電流に制御されており、そのノイズは低減される。
【００７３】
時刻ｔ３〜時刻ｔ４の期間では、出力トランジスタＳＷ２のダイオードＤ２に逆バイアスがかかり、数１０ｎｓの間、リカバリー電流が発生する。このリカバリー電流が配線のインダクタＬｓ７、８に発生することでノイズが発生する。
【００７４】
リカバリー時間はダイオードＤ２に固有であり、その間の逆バイアス電圧によりリカバリー電流が決まる。逆バイアス電圧は出力トランジスタＳＷ１の出力端子電圧ＶＳである。よって、出力端子電圧ＶＳのスルーレートを抑制して、出力端子電圧ＶＳを低く抑えることでリカバリー電流を抑えることができる。すなわち、時刻ｔ３〜時刻ｔ４の期間（リカバリー時間の数１０ｎｓの間）においては、出力トランジスタＳＷ１の出力端子電圧ＶＳを低く抑えることでノイズの低減が可能である。本実施の形態１では、この期間のゲート電流ＩＧは小電流に制御されており、それにより出力端子電圧ＶＳのスルーレートが抑制されているので、リカバリー電流によるノイズは低減される。
【００７５】
出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが一定となる時刻ｔ４〜時刻ｔ５の期間では、出力電流ＩＤＳに変化がないため、ターンオン時間を短くしてスイッチング損失を低減するために、ゲート−ソース間電圧ＶＧＳを急速に立ち上げることが望ましい。前述したようにゲート−ソース間電圧ＶＧＳの変化ｄＶＧＳ／ｄｔはゲート電流ＩＧの電流量に比例する。本実施の形態１では、この期間にゲート電流ＩＧが最大ゲート電流Ｉｇｍａｘまで増加されるので、ゲート端子電圧を速やかに立ち上げ、出力端子電圧ＶＳを速やかに上昇させてターンオン時間を短縮させることができる。
【００７６】
以上のように、本実施の形態１では、時刻ｔ２〜時刻ｔ５の期間において、初期（時刻ｔ２〜時刻ｔ４）ではゲート電流ＩＧを低電流に抑制し、リカバリー領域時間後の時刻ｔ４〜ｔ５においてゲート電流ＩＧを大電流に増加させる。
【００７７】
また、時刻ｔ５〜時刻ｔ６の期間では、再びゲート−ソース間電圧ＶＧＳが上昇する。この期間も出力電流ＩＤＳに変化がないため、ターンオン時間を短くしてスイッチング損失を低減するためにゲート−ソース間電圧ＶＧＳを急速に立ち上げることが望ましい。本実施の形態１では、ゲート電流ＩＧはゲート−ソース間電圧ＶＧＳが規定値に達するまで最大ゲート電流Ｉｇｍａｘに維持されており、ゲート−ソース間電圧ＶＧＳを急峻に立ち上げてターンオン時間を短縮させることができる。
【００７８】
以上のように、本実施の形態１では、出力トランジスタＳＷ１のターンオン時に、第１の充電期間である時刻ｔ１〜時刻ｔ４の期間（出力トランジスタＳＷ１のゲート端子に寄生する寄生容量１０、１１に電流を充電し始めてから、出力トランジスタＳＷ１の出力電流ＩＤＳが一定となるまでの期間）において、第２の充電期間である時刻ｔ４〜時刻ｔ６の期間（出力トランジスタＳＷ１の出力電流ＩＤＳが一定となってから、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの変動が終わるまでの期間）に充電する電流よりも小さい電流値の電流で充電することにより、ノイズとスイッチング損失を同時に低減している。
【００７９】
続いて、図２（ｂ）に示すタイムチャートを用いて、本実施の形態１における出力トランジスタＳＷ１のターンオフ時のゲート電流波形について説明する。
【００８０】
時刻ｔ１に入力端子４ａ、５ａにオフ指令が入力されると、出力トランジスタＳＷ１のゲート端子からのゲート電流ＩＧの放電が開始されて、それにより出力トランジスタＳＷ１のゲート端子に寄生する容量１０、１１からの放電が開始され、それにより出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの減少が開始する。
【００８１】
時刻ｔ１〜時刻ｔ２の期間では、出力電流ＩＤＳに変化がないため、ターンオフ時間を短くしてスイッチング損失を低減するために、ゲート−ソース間電圧ＶＧＳを急速に立ち下げることが望ましい。前述したようにゲート−ソース間電圧ＶＧＳの変化ｄＶＧＳ／ｄｔはゲート電流ＩＧの電流量に比例する。本実施の形態１では、時刻ｔ１において最小ゲート電流−Ｉｇｍｉｎが出力トランジスタＳＷ１のゲート端子に供給され、時刻ｔ１〜時刻ｔ２の期間では、ゲート電流（放電電流）ＩＧは大電流に制御されており、ターンオフ時間を短縮させることができる。
【００８２】
時刻ｔ２〜時刻ｔ３の期間では、ＭＯＳＦＥＴの特性（ミラー効果）により、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが一定になり、時刻ｔ３において、再びゲート−ソース間電圧ＶＧＳが減少し始める。この期間では、出力電流ＩＤＳに変化がないため、ターンオフ時間を短くしてスイッチング損失を低減するために、ゲート−ソース間電圧ＶＧＳを急速に立ち下げることが望ましい。本実施の形態１では、この期間のゲート電流（放電電流）ＩＧは大電流に制御されており、ターンオフ時間を短縮させることができる。
【００８３】
時刻ｔ３では、出力トランジスタＳＷ１の出力電流ＩＤＳが減少し始める。時刻ｔ４では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳがゲート閾値Ｖｔ以下となり、出力電流ＩＤＳは遮断される。この時刻ｔ３〜時刻ｔ４の期間の出力電流ＩＤＳの変化が配線のインダクタンスＬｓ７に発生することでノイズが発生するが、本実施の形態１では、この期間のゲート電流（放電電流）ＩＧは小電流に制御されており、そのノイズは低減される。
【００８４】
これ以降にコイル９に流れる電流は、第２の電源である接地電位からダイオードＤ２を介して発生するため、出力トランジスタＳＷ１の出力端子電圧ＶＳは負電圧となる。この後、時刻ｔ５において、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが‘０’Ｖに近づいて、その変動を終える。
【００８５】
以上のように、本実施の形態１では、出力トランジスタＳＷ１のターンオフ時に、第２の放電期間である時刻ｔ３〜時刻ｔ５の期間（出力トランジスタＳＷ１の出力電流ＩＤＳが減少し始めてから、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの変動が終わるまでの期間）において、第１の放電期間である時刻ｔ１〜時刻ｔ３の期間（出力トランジスタＳＷ１のゲート端子に寄生する寄生容量１０、１１から電流を放電し始めてから、出力トランジスタＳＷ１の出力電流ＩＤＳが減少し始めるまでの期間）に放電する電流よりも小さい電流値の電流で放電することにより、ノイズとスイッチング損失を同時に低減している。
【００８６】
以上、本実施の形態１におけるゲート電流波形について説明した。ここで、本実施の形態１における出力トランジスタのターンオンおよびターンオフ時の各動作波形のシミュレーション結果と、従来のゲート電流を一定に制御する方式による出力トランジスタのターンオンおよびターンオフ時の各動作波形のシミュレーション結果を比較する。
【００８７】
図３（ａ）に本実施の形態１における出力トランジスタのターンオン時の各動作波形のシミュレーション結果を示し、図３（ｂ）に従来のゲート電流を一定に制御する方式による出力トランジスタのターンオン時の各動作波形のシミュレーション結果を示す。また、図４（ａ）に本実施の形態１における出力トランジスタのターンオフ時の各動作波形のシミュレーション結果を示し、図４（ｂ）に従来のゲート電流を一定に制御する方式による出力トランジスタのターンオフ時の各動作波形のシミュレーション結果を示す。
【００８８】
なお、図３（ａ）と図３（ｂ）および図４（ａ）と図４（ｂ）には、消費電力量すなわちスイッチング損失波形の面積を同等にし、出力トランジスタで発生する発熱量をあわせたシミュレーション結果を示している。また、図３（ａ）、図３（ｂ）、図４（ａ）、図４（ｂ）には、それぞれ上から順に、ゲート電流ＩＧ［ｍＡ］のグラフ、出力トランジスタのゲート−ソース間電圧ＶＧＳ［Ｖ］のグラフ、出力トランジスタの出力端子電圧ＶＳ［Ｖ］のグラフ、出力トランジスタのドレイン−ソース間電圧ＶＤＳ［Ｖ］のグラフ、出力トランジスタの出力電流ＩＤＳ［Ａ］のグラフ、出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔ［Ａ／μｓ］のグラフ、出力トランジスタのスイッチング損失Ｐ［Ｗ］のグラフを示している。
【００８９】
これらの図からわかるように、ターンオン時、ターンオフ時とも、従来のゲート電流を一定に制御する方法に比べて、ｄＩＤＳ／ｄｔが大幅に低減されている。従来のように、ゲート電流を一定に制御する方法では、ノイズ発生の原因となる時間領域とスイッチング損失が発生する時間領域の両方においてゲート電流が一定であるため、ノイズを懸念してゲート電流を削減するとスイッチング損失が悪化する。このように、従来のゲート電流を一定に制御する方法では、ノイズの低減とスイッチング損失の低減がトレードオフの関係にあり、ノイズとスイッチング損失を同時に低減することが不可能であった。
【００９０】
これに対して、本実施の形態１によれば、ターンオン時においては、出力トランジスタの出力電流ＩＤＳの変化時ではゲート電流ＩＧを小電流に抑制してノイズを低減させ、ノイズ発生期間後では、ゲート電流ＩＧを大電流に増加させてスイッチング時間を短縮させることによりスイッチング損失を低減させている。また、ターンオフ時においては、出力トランジスタの出力電流ＩＤＳが変化し始めるまでの期間は、ゲート電流ＩＧを大電流にしてスイッチング時間を短縮させることによりスイッチング損失を低減させ、出力トランジスタの出力電流ＩＤＳの変化時にはゲート電流を減衰させてノイズを低減させている。
【００９１】
このように、本実施の形態１によれば、従来はトレードオフ事項であったノイズの低減とスイッチング損失の低減を同時に実現することができる。
【００９２】
（実施の形態２）
以下、本発明の実施の形態２におけるスイッチング素子の制御方法およびスイッチング素子制御装置について、図面を参照しながら説明する。但し、前述した実施の形態１において説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００９３】
図５は、本発明の実施の形態２におけるスイッチング素子制御装置の具体的な回路の一例を示す図である。図５に示すように、出力トランジスタＳＷ１に接続するスイッチング素子制御装置１のＯＮ／ＯＦＦ制御回路２は、電源（第３の電源）１４と接地電位（第４の電源）との間にＯＮ制御トランジスタ（Ｐ型ＭＯＳＦＥＴ）１２とＯＦＦ制御トランジスタ（Ｎ型ＭＯＳＦＥＴ）１３が直列に接続された構成となっている。また、ＯＮ制御トランジスタ１２のゲート端子は入力端子４ａに接続され、ＯＦＦ制御トランジスタ１３のゲート端子は入力端子５ａに接続されている。このＯＮ制御トランジスタ１２とＯＦＦ制御トランジスタ１３の接続点（ノード）がゲート駆動回路３に接続している。
【００９４】
ゲート駆動回路３は、図５に示すように、コンデンサ（キャパシタ）１５、インダクタ１６、逆流防止ダイオード１７、ゲート抵抗１８、ゲート電圧クリップダイオード（クリップ回路）１９を備える。
【００９５】
コンデンサ（容量）１５は、その一端がＯＮ制御トランジスタ１２とＯＦＦ制御トランジスタ１３の接続点（接続部）に接続し、その他端が出力トランジスタＳＷ１のソース端子に接続している。
【００９６】
インダクタ１６と逆流防止ダイオード１７は直列に接続しており、インダクタ１６は、その一端がＯＮ制御トランジスタ１２とＯＦＦ制御トランジスタ１３の接続点（接続部）に接続し、その他端が逆流防止ダイオード１７のアノードに接続している。また、逆流防止ダイオード１７のカソードは、出力トランジスタＳＷ１のゲート端子に接続している。
【００９７】
ゲート抵抗１８は、インダクタ１６と逆流防止ダイオード１７が直列に接続された回路に並列に接続している。すなわち、ゲート抵抗１８は、その一端がＯＮ制御トランジスタ１２とＯＦＦ制御トランジスタ１３の接続点（接続部）に接続し、その他端が出力トランジスタＳＷ１のゲート端子に接続している。
【００９８】
ゲート電圧クリップダイオード１９は、その一端（アノード側）が出力トランジスタＳＷ１のゲート端子に接続し、その他端（カソード側）がＯＮ／ＯＦＦ制御回路２の電源１４に接続している。
【００９９】
なお、出力トランジスタＳＷ２に接続するスイッチング素子制御装置１の構成は、出力トランジスタＳＷ１に接続するスイッチング素子制御装置１と同様であるので、説明を省略する。
【０１００】
続いて、図６（ａ）、図６（ｂ）に示すタイムチャートを用いて出力トランジスタＳＷ１のターンオンおよびターンオフ時の各動作波形について説明する。なお、図６（ａ）、図６（ｂ）には、それぞれ上から順に、入力端子４ａ、５ａに入力されるオン／オフ指令（入力信号Ｓ１およびＳ２）のグラフ、ＯＮ／ＯＦＦ制御回路２のＯＦＦ制御トランジスタ１３のドレイン電圧のグラフ、ゲート電流ＩＧのグラフ、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳのグラフ、出力トランジスタＳＷ１の出力端子電圧ＶＳのグラフ、出力トランジスタＳＷ１のドレイン−ソース間電圧ＶＤＳのグラフ、出力トランジスタＳＷ１の出力電流ＩＤＳのグラフ、出力トランジスタＳＷ１のスイッチング損失Ｐのグラフを示している。
【０１０１】
まず図６（ａ）に示すタイムチャートを用いて、出力トランジスタＳＷ１のターンオン時の各動作波形について説明する。なお、この図６（ａ）に示すタイムチャート中では、図５に示すコイル９のａ方向に電流が流れており、かつ出力トランジスタＳＷ２はオフしているものとする。
【０１０２】
初期の時刻ｔ０では、入力信号Ｓ１およびＳ２の論理レベルがハイレベルであるため、出力トランジスタＳＷ１のゲート端子電圧は略‘０’Ｖとなっており、出力トランジスタＳＷ１はオフ状態となっている。また、コイル９のａ方向に流れる電流は、第２の電源である接地電位から出力トランジスタＳＷ２のダイオードＤ２を介して発生しているため、出力トランジスタＳＷ１の出力端子電圧ＶＳは負電位になっている。
【０１０３】
時刻ｔ１において、入力信号Ｓ１およびＳ２の論理レベルがハイレベルからローレベルに切り替わると、ＯＮ制御トランジスタ１２がオン状態、ＯＦＦ制御トランジスタ１３がオフ状態となり、ＯＦＦ制御トランジスタ１３のドレイン電圧、すなわちＯＮ制御トランジスタ１２とＯＦＦ制御トランジスタ１３の接続点の電圧（オン電圧）が上昇を開始する。
【０１０４】
時刻ｔ１〜時刻ｔ２の期間では、オン電圧の上昇に伴い、出力トランジスタＳＷ１のゲート端子に寄生する容量１０、１１が充電されて、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが上昇する。ここで、オン電圧の上昇速度はコンデンサ１５によって制限され、それに加えてインダクタ１６の特性により、ゲート電流ＩＧは緩やかに増加する。つまり、このコンデンサ１５とインダクタ１６の特性を用いることでゲート電流ＩＧを小電流に制御している。
【０１０５】
時刻ｔ２では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳがゲート閾値Ｖｔに到達し、出力トランジスタＳＷ１の出力電流ＩＤＳが流れ始める。
【０１０６】
時刻ｔ２〜時刻ｔ３の期間では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの上昇に伴い、出力トランジスタＳＷ１の出力電流ＩＤＳが上昇する。ところで、電源６と出力トランジスタＳＷ１のドレイン端子との間の配線には配線のインダクタンスＬｓ７が存在する。そのため、出力電流ＩＤＳの変化ｄＩＤＳ／ｄｔが大きい場合、サージ電圧Ｖ＝Ｌｓ・ｄＩＤＳ／ｄｔが発生し、ノイズ（スイッチングノイズ）が発生する。本実施の形態２では、コンデンサ１５とインダクタ１６によりゲート電流ＩＧが抑制されており、ｄＶＧＳ／ｄｔが小さいため、ノイズは低減される。
【０１０７】
時刻ｔ３では、出力トランジスタＳＷ１が負荷（コイル９）に流れる全電流を供給できるようになるまで出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが増加して、出力トランジスタＳＷ１の出力端子電圧ＶＳが上昇を開始する。
【０１０８】
時刻ｔ３〜時刻ｔ４の期間では、ＭＯＳＦＥＴの特性（ミラー効果）により、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが一定になる。時刻ｔ４〜時刻ｔ５の期間では、インダクタ１６の特性によって、それまでインダクタ１６に流れていた電流（ゲート電流ＩＧ）が流れ続けるため、出力トランジスタＳＷ１のゲート端子に寄生する容量１０、１１への充電が減衰せずに行われ、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳは急速に増大する。このように、インダクタ１６の特性を利用することで、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳを急速に増大させることができるので、前述の実施の形態１において説明した図３（ａ）、図３（ｂ）からわかるように、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの立ち上り時間は、従来に比べて約１／４となる。
【０１０９】
出力トランジスタＳＷ１のゲート端子電圧は、ＯＮ／ＯＦＦ制御回路２の電源１４の電圧に対して、ゲート電圧クリップダイオード１９によって決定されるクリップ電圧まで上昇する。時刻ｔ５において、出力トランジスタＳＷ１のゲート端子電圧がクリップ電圧に到達すると、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの増加が停止する。また、それまでインダクタ１６から発生していたゲート電流ＩＧは、ゲート電圧クリップダイオード１９を介してＯＮ／ＯＦＦ制御回路２へ還流される。
【０１１０】
このとき、インダクタ１６を流れる電流は時間経過とともに減少する。インダクタ１６に発生していた電流がなくなると共振現象によりインダクタ１６は出力トランジスタＳＷ１のゲート端子からＯＮ／ＯＦＦ制御回路２へ電流を発生させる。それによりゲート端子電圧にリンギングが発生する。本実施の形態２では、インダクタ１６に直列に逆流防止用のダイオード１７を接続しているため、リンギングが発生しない。
【０１１１】
続いて、図６（ｂ）に示すタイムチャートを用いて、出力トランジスタＳＷ１のターンオフ時の各動作波形について説明する。なお、この図６（ｂ）に示すタイムチャート中では、図５に示すコイル９のａ方向に電流が流れており、かつ出力トランジスタＳＷ２はオフしているものとする。
【０１１２】
初期の時刻ｔ０では、入力信号Ｓ１およびＳ２は論理レベルがローレベルであるため、出力トランジスタＳＷ１のゲート端子電圧は前記したクリップ電圧となっており、出力トランジスタＳＷ１はオン状態となっている。つまり、コイル９のａ方向に流れる電流は、第１の電源である電源６から出力トランジスタＳＷ１を通って流れており、また、出力トランジスタＳＷ１の出力端子電圧ＶＳは、ほぼ電源６の電圧となっている。
【０１１３】
時刻ｔ１において、入力信号Ｓ１およびＳ２の論理レベルがローレベルからハイレベルに切り替わると、ＯＮ制御トランジスタ１２がオフ状態、ＯＦＦ制御トランジスタ１３がオン状態となり、ＯＦＦ制御トランジスタ１３のドレイン電圧、すなわちＯＮ制御トランジスタ１２とＯＦＦ制御トランジスタ１３の接続点の電圧（オフ電圧）が減少を開始する。
【０１１４】
時刻ｔ１〜時刻ｔ２の期間では、オフ電圧の減少に伴い、出力トランジスタＳＷ１のゲート端子に寄生する容量１０、１１からゲート抵抗１８を経て電流が放電され、それにより出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが減少する。ここで、オフ電圧の減少速度はコンデンサ１５によって制限されるが、オフ電圧の減少に伴い、ゲート電流（放電電流）ＩＧは増加する。
【０１１５】
時刻ｔ２において、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが、出力トランジスタＳＷ１が負荷（コイル９）に流れる全電流を流すことができる最小値に達すると、出力トランジスタＳＷ１の出力端子電圧ＶＳが減少を開始する。
【０１１６】
時刻ｔ２〜時刻ｔ３の期間では、ＭＯＳＦＥＴの特性（ミラー効果）により、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが一定になる。時刻ｔ３において、出力トランジスタＳＷ１がコイル９に流れる全電流を供給できないようになると、コイル９に流れる電流の不足分が第２の電源である接地電位からダイオードＤ２を経て供給され、出力トランジスタＳＷ１の出力端子電圧ＶＳは負電圧になり、再び出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが減少し始める。
【０１１７】
時刻ｔ３〜時刻ｔ４の期間では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳの低下に伴い、出力トランジスタＳＷ１の出力電流ＩＤＳが減少する。既に述べたように出力電流ＩＤＳの変化ｄＶＧＳ／ｄｔが大きい場合、ノイズが発生する。本実施の形態２では、ゲート電流（放電電流）ＩＧはゲート抵抗１８と容量１０、１１により決まる時定数で減衰するので、出力電流ＩＤＳの変化ｄＶＧＳ／ｄｔが抑制されて、ノイズが低減される。
【０１１８】
時刻ｔ４では、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳがゲート閾値Ｖｔに到達して、出力トランジスタＳＷ１はターンオフし、コイル９に流れる全電流は第２の電源である接地電位からダイオードＤ２を経て供給される。この後、時刻ｔ５において、出力トランジスタＳＷ１のゲート−ソース間電圧ＶＧＳが‘０’Ｖに近づいて、その変動を終える。
【０１１９】
このように本実施の形態２によれば、出力トランジスタのターンオン時には、その初期においてコンデンサ１５とインダクタ１６の特性によりゲート電流ＩＧの変化が抑制されるため、ノイズを低減することができる。その上、ゲート電流ＩＧが最大ゲート電流Ｉｇｍａｘとなった後は、インダクタの特性を利用してゲート電流ＩＧを流し続けるので、ゲート端子に寄生する容量を速やか充電して、スイッチング損失を低減することができる。したがって、本実施の形態２によれば、出力トランジスタのターンオン時に発生するノイズとスイッチング損失を同時に低減させることができる。また、ターンオフ時においても、ゲート抵抗１８により放電電流を時定数に従い減衰させることで、ノイズとスイッチング損失を同時に低減させることができる。
【０１２０】
なお、本実施の形態２では、ターンオン時の初期において、コンデンサとインダクタを用いてゲート電流ＩＧの増加を抑制したが、インダクタのみを用いてもよい。
【０１２１】
また、本実施の形態２では、クリップ回路として１個のダイオード１９を設けたが、クリップ回路は少なくとも１個のダイオードまたはツェナーダイオードを含む構成であればよく、任意に組合せることによりクリップ電圧を自在に可変することができる。また、ゲート電圧クリップダイオード１９のカソードをＯＮ／ＯＦＦ制御回路２の電源１４に接続したが、他の任意の電源に接続させることができる。
【０１２２】
続いて、スイッチング素子制御装置１を集積化する場合の構成について説明する。スイッチング素子制御装置１は、その全部または一部を集積化することが可能である。図７に、スイッチング素子制御装置１の一部を集積化した構成の一例を示す。図７に示す例では、ＯＮ／ＯＦＦ制御回路２と、ゲート駆動回路３の一部をＩＣ２０内に集積化している。
【０１２３】
５［Ａ］や１０［Ａ］もしくはそれ以上の大電流を扱うスイッチング素子のオン／オフを制御する場合、スイッチング素子をＩＣ内に内蔵させずに外付けにするケースがある。その場合、スイッチング素子が変更されても使えるように、ゲート電流調整用の部材も外付けにする。すなわち、図７に示すように、ゲート電流を調整する素子であるコンデンサ１５、インダクタ１６およびゲート抵抗１８を外付け部品にて構成し、ＯＮ／ＯＦＦ制御回路２、逆流防止ダイオード１７およびゲート電圧クリップダイオード１９をＩＣ２０に集積化する。素子定数設定例としては、コンデンサ１５：５００ｐＦ、インダクタ１６：１５０ｕＨ、ゲート抵抗１８：１．２ｋΩと設定することで、任意のスイッチング素子にて低スイッチング損失、低ノイズの実現を確認した。
【０１２４】
もし、ターンオン時においてノイズが問題となっている場合は、コンデンサ１５の容量値を増加させることでノイズの低減が可能である。また、スイッチング時間やスイッチング損失が問題になっている場合は、ターンオン時に関してはインダクタ１６を調整し、ターンオフ時に関してはゲート抵抗１８を調整することでスイッチング時間の短縮やスイッチング損失の低減を行うことが可能である。
【０１２５】
なお、無論、スイッチング素子制御装置１の構成のうち集積化する部分は、図７に示す例に限定されるものではない。また、定電圧源１４については、同一半導体基板上に集積化せずに、ＯＮ制御トランジスタ１２のドレイン端子を電源ラインに接続する構成としてもよい。また、スイッチング素子制御装置１の一部を集積化したＩＣチップと、その余の集積化していないディスクリート部品を同一基板上に搭載してハイブリッドＩＣ化してもよい。
【０１２６】
（実施の形態３）
以下、本発明の実施の形態３におけるモータ駆動装置について、図面を参照しながら説明する。但し、前述した実施の形態１、２において説明した部材と同一の部材には同一符号を付して、説明を省略する。
【０１２７】
図８は、本発明の実施の形態３におけるモータ駆動装置の一例を示す全体構成図である。図８に示すように、モータ駆動装置２１は、３相の誘導負荷（巻線）を有するモータ２２と、モータ２２の各相Ｕ、Ｖ、Ｗの巻線に電力を供給する三相ブリッジ回路２３と、三相ブリッジ回路２３の各スイッチング素子（出力トランジスタＳＷ１〜ＳＷ６）ごとに設けられた６個のスイッチング素子制御装置１を備えている。なお、スイッチング素子制御装置１の回路構成および特性は、前述した実施の形態１もしくは２と同様であるので、説明を省略する。
【０１２８】
三相ブリッジ回路２３は、６個の出力トランジスタＳＷ１〜ＳＷ６からなり、第１の電源である電源６と第２の電源である接地電位との間に、直列接続された一対の出力トランジスタＳＷを並列に３組接続した構成となっており、各一対の出力トランジスタＳＷの接続部分がモータ２２の各相Ｕ、Ｖ、Ｗの巻線に接続されており、第１の電源である電源６および第２の電源である接地電位からモータ２２の各相Ｕ、Ｖ、Ｗの巻線に電力を供給する。
【０１２９】
なお、ここでは、出力トランジスタ（電圧駆動型スイッチング素子）としてＮ型ＭＯＳＦＥＴを例示している。電圧駆動型スイッチング素子の他例としては、例えば、ゲート端子（制御端子）とコレクタ端子（入力端子）とエミッタ端子（出力端子）を有するＩＧＢＴ等がある。
【０１３０】
また、本実施の形態３では、３相のモータを駆動するモータ駆動装置について説明したが、この場合に限らず、本発明は、単相または複数相のモータを駆動するモータ駆動装置に適用可能である。
【０１３１】
また、本実施の形態３では、三相ブリッジ回路２３の各出力トランジスタＳＷ１〜ＳＷ６のオン／オフ動作を制御するスイッチング素子制御装置として前述した実施の形態１もしくは２で説明したスイッチング素子制御装置１を用いているが、必ずしも全ての出力トランジスタに用いなくともよい。例えば、一対の出力トランジスタの片側のみに用いてもよい。例えば図９に示すように、第１の電源である電源６に接続する出力トランジスタＳＷ１、ＳＷ３、ＳＷ５（ハイサイド側の出力トランジスタ）に、前述した実施の形態１もしくは２で説明したスイッチング素子制御装置１を接続し、第２の電源である接地電位に接続する出力トランジスタＳＷ２、ＳＷ４、ＳＷ６（ローサイド側の出力トランジスタ）に、スイッチング素子制御装置としてＯＮ／ＯＦＦ制御回路２を接続してもよいし、逆に、図１０に示すように、ハイサイド側の出力トランジスタにスイッチング素子制御装置としてＯＮ／ＯＦＦ制御回路２を接続し、ローサイド側の出力トランジスタに、前述した実施の形態１もしくは２で説明したスイッチング素子制御装置１を接続してもよい。
【０１３２】
また、モータ駆動装置２１は、その全部又は一部を集積化することが可能である。例えば、前述の実施の形態２で説明したように、ＯＮ／ＯＦＦ制御回路２と、ゲート駆動回路３の一部（逆流防止ダイオード１７およびゲート電圧クリップダイオード１９）をモータ駆動ＩＣ内に集積化し、ゲート駆動回路３の他の部分（コンデンサ１５、インダクタ１６およびゲート抵抗１８）と、三相ブリッジ回路２３を構成する出力トランジスタＳＷ１〜ＳＷ６を外付け部品としてもよい。
【０１３３】
また、モータ駆動装置２１の一部を集積化したモータ駆動ＩＣチップと、その余の集積化していない部分を同一基板上に搭載してハイブリッドＩＣ化してもよい。例えば、ＯＮ／ＯＦＦ制御回路２と逆流防止ダイオード１７とゲート電圧クリップダイオード１９を集積化したモータ駆動ＩＣと、コンデンサ１５とインダクタ１６とゲート抵抗１８のディスクリード部品と、出力トランジスタＳＷ１〜ＳＷ６とを絶縁基板上にハイブリッド集積化してもよい。
【０１３４】
この場合、モータ駆動ＩＣは絶縁基板上に半田付けあるいはワイヤボンディングなどにより搭載する。ディスクリート部品も絶縁基板上に半田付あるいはワイヤボンディングなどにより搭載する。出力トランジスタも絶縁基板上に半田付けあるいはワイヤボンディングなどにより搭載する。また、ディスクリート部品をワイヤによりモータ駆動ＩＣや出力トランジスタと接続する。
【０１３５】
（実施の形態４）
以下、本発明の実施の形態４における家電機器について、図面を参照しながら説明する。但し、前述した実施の形態１〜３において説明した部材と同一の部材には同一符号を付して、説明を省略する。ここでは、家電機器の一例として、洗濯機を例に説明する。図１１は、本発明の実施の形態４における洗濯機の一例を示す概略構成図である。
【０１３６】
洗濯機３０には、一般的に、洗濯モードでは高トルクかつ低速回転が求められ、脱水モードでは低トルクかつ高速回転が求められる。このように、洗濯機３０では、動作モードに応じてモータ３１の回転数とともに必要なトルクも変化する。また、洗濯モードでは攪拌体３２によって洗濯槽３３内の洗濯物３４を攪拌するため、洗濯物３４の絡み合いなどによってモータ３１にかかる負荷が変化する。負荷が変動することでモータ３１に供給する電流が増減する。特に高負荷時においては負荷電流が増大するため、ノイズ（スイッチングノイズ）やスイッチング損失が大きくなる。したがって、モータ３１を駆動するモータ駆動装置３５として前述の実施の形態３で説明したモータ駆動装置を設けることで、ノイズやスイッチング損失の低い洗濯機を実現できる。
【０１３７】
なお、ここでは家電機器として洗濯機を例に説明したが、本発明は、空気調和機や冷蔵庫、掃除機などのモータを備えた家電機器全般に適用可能である。
【０１３８】
（実施の形態５）
以下、本発明の実施の形態５における事務機器について、図面を参照しながら説明する。但し、前述した実施の形態１〜３において説明した部材と同一の部材には同一符号を付して、説明を省略する。ここでは、事務機器の一例として、プリンタを例に説明する。図１２は、本発明の実施の形態５におけるプリンタの一例を示す概略構成図である。
【０１３９】
プリンタでは、モータ４１を感光ドラム４２や紙送り機構４３などの回転駆動に用いる。プリンタで印字可能な用紙４４は、上質紙、ＯＨＰ用フォイル、封筒などさまざまであるため、紙送り機構４３の回転速度が一定であったとしても給紙の種類によってモータ４１にかかる負荷が変化する。負荷が変動することでモータ４１に供給する電流が増減する。特に高負荷時においてはノイズ（スイッチングノイズ）やスイッチング損失が大きくなる。したがって、モータ４１を駆動するモータ駆動装置４５として前述の実施の形態３で説明したモータ駆動装置を設けることで、ノイズやスイッチング損失の低いプリンタを実現できる。
【０１４０】
なお、ここでは事務機器としてプリンタを例に説明したが、本発明は、複写機やシュレッダ装置などのモータを備えた事務機器全般に適用可能である。
【０１４１】
（実施の形態６）
以下、本発明の実施の形態６における移動体について、図面を参照しながら説明する。但し、前述した実施の形態１〜３において説明した部材と同一の部材には同一符号を付して、説明を省略する。ここでは、移動体の一例として、電気自動車を例に説明する。図１３は、本発明の実施の形態６における電気自動車の一例を示す概略構成図である。
【０１４２】
ハイブリッドカーなどのモータ５１を備えた電気自動車では、一定速度で走行中に道路状況や勾配などによりモータ５１にかかる負荷が変化する。負荷が変動することでモータ５１に供給する電流が増減する。特に高負荷時においてはノイズ（スイッチングノイズ）やスイッチング損失が大きくなる。したがって、モータ５１を駆動するモータ駆動装置５２として前述の実施の形態３で説明したモータ駆動装置を設けることで、ノイズやスイッチング損失の低い電気自動車を実現できる。
【０１４３】
なお、ここでは移動体として電気自動車を例に説明したが、本発明は、電気二輪車や電動アシスト自転車、列車、飛行機など、動力源としてモータを備えた移動体全般に適用可能である。
【産業上の利用可能性】
【０１４４】
本発明にかかるスイッチング素子の制御方法およびスイッチング素子制御装置は、スイッチングノイズとスイッチング損失を同時に低減でき、ＰＷＭ制御などによって駆動されるスイッチング素子を介してモータなどの誘導性負荷への通電を制御する制御回路などに有用である。
【０１４５】
また、本発明にかかるモータ駆動装置は、モータ負荷が変化しても低ノイズ、低損失の駆動が可能であり、モータの負荷が変化するような製品、例えば、空気調和機や洗濯機、冷蔵庫、掃除機などの家電機器、複写機やプリンタなどの事務機器、電動ハイブリッド自転車やハイブリッド自動車などの移動体に有用である。
【図面の簡単な説明】
【０１４６】
【図１】本発明の実施の形態１におけるスイッチング素子制御装置の一例を示す概略ブロック図
【図２】本発明の実施の形態１におけるスイッチング素子の動作タイムチャートの一例を示す図
【図３】本発明の実施の形態１および従来のスイッチング素子のターンオン時の各動作波形のシミュレーション結果の一例を示す図
【図４】本発明の実施の形態１および従来のスイッチング素子のターンオフ時の各動作波形のシミュレーション結果の一例を示す図
【図５】本発明の実施の形態２におけるスイッチング素子制御装置の具体的な回路の一例を示す図
【図６】本発明の実施の形態２におけるスイッチング素子の動作タイムチャートの一例を示す図
【図７】本発明の実施の形態２におけるスイッチング素子制御装置を集積化した構成の一例を示す図
【図８】本発明の実施の形態３におけるモータ駆動装置の一例を示す全体構成図
【図９】本発明の実施の形態３におけるモータ駆動装置の他の例を示す全体構成図
【図１０】本発明の実施の形態３におけるモータ駆動装置の他の例を示す全体構成図
【図１１】本発明の実施の形態４における洗濯機の一例を示す概略構成図
【図１２】本発明の実施の形態５におけるプリンタの一例を示す概略構成図
【図１３】本発明の実施の形態６における電気自動車の一例を示す概略構成図
【図１４】従来のスイッチング素子制御装置の回路図
【図１５】従来のスイッチング素子のターンオン時の各動作波形を示す図
【符号の説明】
【０１４７】
１、１０１ スイッチング素子制御装置
２、１０２ ＯＮ／ＯＦＦ制御回路
３ ゲート駆動回路
４ａ〜４ｆ、１０７ａ、１０７ｂ 入力端子
５ａ〜５ｆ、１０８ａ、１０８ｂ 入力端子
６、１０９ 電源
７、８、１１０、１１１ 配線のインダクタンスＬｓ
９、１１２ 負荷（コイル）
１０、１１３ ゲート−ドレイン間の容量
１１、１１４ ゲート−ソース間の容量
１２、１０４ ＯＮ制御トランジスタ
１３、１０５ ＯＦＦ制御トランジスタ
１４、１０６ 電源
１５ コンデンサ
１６ インダクタ
１７ ダイオード
１８、１０３ 抵抗
１９ ダイオード
２０ ＩＣ
２１ モータ駆動装置
２２ モータ負荷
２３ 三相ブリッジ回路
３０ 洗濯機
３１ モータ
３２ 攪拌体
３３ 洗濯槽
３４ 洗濯物
３５ モータ駆動装置
４１ モータ
４２ 感光ドラム
４３ 送り機構
４４ 印刷用紙
４５ モータ駆動装置
５０ 自動車
５１ モータ
５２ モータ駆動装置
ＳＷ１〜ＳＷ２ 電圧駆動型スイッチング素子（出力トランジスタ）
Ｄ１〜Ｄ６ ダイオード
【特許請求の範囲】
【請求項１】
スイッチング素子のターンオン時に、スイッチング素子の制御端子に電流を充電する第１の充電期間のステップと第２の充電期間のステップを有し、スイッチング素子のターンオフ時に、スイッチング素子の制御端子から電流を放電する第１の放電期間のステップと第２の放電期間のステップを有し、
前記第１の充電期間では、前記第２の充電期間に充電する電流よりも電流値が小さい電流で充電し、
前記第２の放電期間では、前記第１の放電期間に放電する電流よりも電流値が小さい電流で放電し、
前記第１の充電期間は、スイッチング素子の制御端子に電流を充電し始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となるまでの期間であり、
前記第２の充電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となってから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間であり、
前記第１の放電期間は、スイッチング素子の制御端子から電流を放電し始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少を開始するまでの期間であり、
前記第２の放電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少し始めてから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間である
ことを特徴とするスイッチング素子の制御方法。
【請求項２】
オン指令またはオフ指令を受信すると、オン信号またはオフ信号を生成するＯＮ／ＯＦＦ制御回路と、
前記ＯＮ／ＯＦＦ制御回路からオン信号が入力されるとスイッチング素子の制御端子に電流を充電させてそのスイッチング素子をターンオンさせ、前記ＯＮ／ＯＦＦ制御回路からオフ信号が入力されるとスイッチング素子の制御端子から電流を放電させてそのスイッチング素子をターンオフさせる駆動回路と、備え、
前記駆動回路によりスイッチング素子の制御端子に充電される電流は、第１の充電期間の波形と第２の充電期間の波形を有し、前記第１の充電期間に充電される電流の電流値は前記第２の充電期間に充電される電流の電流値よりも小さく、前記第１の充電期間は、スイッチング素子の制御端子に電流が充電され始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となるまでの期間であり、前記第２の充電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となってから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間であり、
前記駆動回路によりスイッチング素子の制御端子から放電される電流は、第１の放電期間の波形と第２の放電期間の波形を有し、前記第２の放電期間に放電される電流の電流値は前記第１の放電期間に放電される電流の電流値よりも小さく、前記第１の放電期間は、スイッチング素子の制御端子から電流が放電され始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少を開始するまでの期間であり、前記第２の放電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少し始めてから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間である
ことを特徴とするスイッチング素子制御装置。
【請求項３】
請求項２記載のスイッチング素子制御装置であって、前記駆動回路は、前記ＯＮ／ＯＦＦ制御回路からのオン信号を、インダクタもしくはインダクタおよび容量を介してスイッチング素子の制御端子へ伝播させることにより、前記したスイッチング素子の制御端子に充電される電流の波形を形成し、前記ＯＮ／ＯＦＦ制御回路からのオフ信号を、抵抗を介してスイッチング素子の制御端子へ伝播させることにより、前記したスイッチング素子の制御端子から放電される電流の波形を形成することを特徴とするスイッチング素子制御装置。
【請求項４】
オン指令を受信するとオン信号を生成するＯＮ制御トランジスタと、前記ＯＮ制御トランジスタに直列に接続し、オフ指令を受信するとオフ信号を生成するＯＦＦ制御トランジスタとを有するＯＮ／ＯＦＦ制御回路と、
前記ＯＮ／ＯＦＦ制御回路からのオン信号を基にスイッチング素子をターンオンさせるオン駆動信号を生成し、前記ＯＮ／ＯＦＦ制御回路からのオフ信号を基にスイッチング素子をターンオフさせるオフ駆動信号を生成する駆動回路と、備え、
前記駆動回路は、
前記ＯＮ／ＯＦＦ制御回路の前記ＯＮ制御トランジスタと前記ＯＦＦ制御トランジスタとの接続部に一端が接続し、スイッチング素子の出力端子に他端が接続する容量と、
前記ＯＮ／ＯＦＦ制御回路の前記ＯＮ制御トランジスタと前記ＯＦＦ制御トランジスタとの接続部に一端が接続し、スイッチング素子の制御端子に他端が接続するインダクタと、
前記インダクタに並列に接続される抵抗と、
前記スイッチング素子の制御端子に一端が接続し他端が任意の電源に接続するクリップ回路と、を有する
ことを特徴とするスイッチング素子制御装置。
【請求項５】
請求項４記載のスイッチング素子制御装置であって、前記駆動回路は、前記インダクタに直列に接続する逆流防止ダイオードをさらに有することを特徴とするスイッチング素子制御装置。
【請求項６】
請求項４もしくは５のいずれかに記載のスイッチング素子制御装置であって、前記クリップ回路は、少なくとも１個のダイオードまたはツェナーダイオードを含むことを特徴とするスイッチング素子制御装置。
【請求項７】
請求項２ないし６のいずれかに記載のスイッチング素子制御装置であって、当該スイッチング素子制御装置は、その全部又は一部が集積化されていることを特徴とするスイッチング素子制御装置。
【請求項８】
請求項２ないし６のいずれかに記載のスイッチング素子制御装置であって、当該スイッチング素子制御装置は、その一部が集積化されており、その集積化された部分とその余の部分が同一基板上に搭載されてハイブリッド化されていることを特徴とするスイッチング素子制御装置。
【請求項９】
第１の電源と第２の電源との間に直列接続され、その直列接続点に単相または複数相の誘導負荷を有するモータの一端が接続される第１のスイッチング素子および第２のスイッチング素子と、
前記第１のスイッチング素子および前記第２のスイッチング素子のそれぞれのオン／オフ動作をそれぞれ制御する各スイッチング素子制御装置と、を備え、
前記第１および第２のスイッチング素子は前記モータの相数に応じて設けられ、
前記モータの各相の前記第１または第２のスイッチング素子の少なくとも一方のオン／オフ動作を制御する前記スイッチング素子制御装置は、請求項２ないし６のいずれかに記載のスイッチング素子制御装置である
ことを特徴とするモータ駆動装置。
【請求項１０】
請求項９記載のモータ駆動装置であって、当該モータ駆動装置は、その全部又は一部が集積化されていることを特徴とするモータ駆動装置。
【請求項１１】
請求項９記載のモータ駆動装置であって、当該モータ駆動装置は、その一部が集積化されており、その集積化された部分とその余の部分が同一基板上に搭載されてハイブリッド化されていることを特徴とするモータ駆動装置。
【請求項１】
スイッチング素子のターンオン時に、スイッチング素子の制御端子に電流を充電する第１の充電期間のステップと第２の充電期間のステップを有し、スイッチング素子のターンオフ時に、スイッチング素子の制御端子から電流を放電する第１の放電期間のステップと第２の放電期間のステップを有し、
前記第１の充電期間では、前記第２の充電期間に充電する電流よりも電流値が小さい電流で充電し、
前記第２の放電期間では、前記第１の放電期間に放電する電流よりも電流値が小さい電流で放電し、
前記第１の充電期間は、スイッチング素子の制御端子に電流を充電し始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となるまでの期間であり、
前記第２の充電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となってから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間であり、
前記第１の放電期間は、スイッチング素子の制御端子から電流を放電し始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少を開始するまでの期間であり、
前記第２の放電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少し始めてから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間である
ことを特徴とするスイッチング素子の制御方法。
【請求項２】
オン指令またはオフ指令を受信すると、オン信号またはオフ信号を生成するＯＮ／ＯＦＦ制御回路と、
前記ＯＮ／ＯＦＦ制御回路からオン信号が入力されるとスイッチング素子の制御端子に電流を充電させてそのスイッチング素子をターンオンさせ、前記ＯＮ／ＯＦＦ制御回路からオフ信号が入力されるとスイッチング素子の制御端子から電流を放電させてそのスイッチング素子をターンオフさせる駆動回路と、備え、
前記駆動回路によりスイッチング素子の制御端子に充電される電流は、第１の充電期間の波形と第２の充電期間の波形を有し、前記第１の充電期間に充電される電流の電流値は前記第２の充電期間に充電される電流の電流値よりも小さく、前記第１の充電期間は、スイッチング素子の制御端子に電流が充電され始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となるまでの期間であり、前記第２の充電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が一定となってから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間であり、
前記駆動回路によりスイッチング素子の制御端子から放電される電流は、第１の放電期間の波形と第２の放電期間の波形を有し、前記第２の放電期間に放電される電流の電流値は前記第１の放電期間に放電される電流の電流値よりも小さく、前記第１の放電期間は、スイッチング素子の制御端子から電流が放電され始めてから、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少を開始するまでの期間であり、前記第２の放電期間は、スイッチング素子の入力端子と出力端子との間に流れる出力電流が減少し始めてから、スイッチング素子の制御端子と出力端子との間の電位差の変動が終わるまでの期間である
ことを特徴とするスイッチング素子制御装置。
【請求項３】
請求項２記載のスイッチング素子制御装置であって、前記駆動回路は、前記ＯＮ／ＯＦＦ制御回路からのオン信号を、インダクタもしくはインダクタおよび容量を介してスイッチング素子の制御端子へ伝播させることにより、前記したスイッチング素子の制御端子に充電される電流の波形を形成し、前記ＯＮ／ＯＦＦ制御回路からのオフ信号を、抵抗を介してスイッチング素子の制御端子へ伝播させることにより、前記したスイッチング素子の制御端子から放電される電流の波形を形成することを特徴とするスイッチング素子制御装置。
【請求項４】
オン指令を受信するとオン信号を生成するＯＮ制御トランジスタと、前記ＯＮ制御トランジスタに直列に接続し、オフ指令を受信するとオフ信号を生成するＯＦＦ制御トランジスタとを有するＯＮ／ＯＦＦ制御回路と、
前記ＯＮ／ＯＦＦ制御回路からのオン信号を基にスイッチング素子をターンオンさせるオン駆動信号を生成し、前記ＯＮ／ＯＦＦ制御回路からのオフ信号を基にスイッチング素子をターンオフさせるオフ駆動信号を生成する駆動回路と、備え、
前記駆動回路は、
前記ＯＮ／ＯＦＦ制御回路の前記ＯＮ制御トランジスタと前記ＯＦＦ制御トランジスタとの接続部に一端が接続し、スイッチング素子の出力端子に他端が接続する容量と、
前記ＯＮ／ＯＦＦ制御回路の前記ＯＮ制御トランジスタと前記ＯＦＦ制御トランジスタとの接続部に一端が接続し、スイッチング素子の制御端子に他端が接続するインダクタと、
前記インダクタに並列に接続される抵抗と、
前記スイッチング素子の制御端子に一端が接続し他端が任意の電源に接続するクリップ回路と、を有する
ことを特徴とするスイッチング素子制御装置。
【請求項５】
請求項４記載のスイッチング素子制御装置であって、前記駆動回路は、前記インダクタに直列に接続する逆流防止ダイオードをさらに有することを特徴とするスイッチング素子制御装置。
【請求項６】
請求項４もしくは５のいずれかに記載のスイッチング素子制御装置であって、前記クリップ回路は、少なくとも１個のダイオードまたはツェナーダイオードを含むことを特徴とするスイッチング素子制御装置。
【請求項７】
請求項２ないし６のいずれかに記載のスイッチング素子制御装置であって、当該スイッチング素子制御装置は、その全部又は一部が集積化されていることを特徴とするスイッチング素子制御装置。
【請求項８】
請求項２ないし６のいずれかに記載のスイッチング素子制御装置であって、当該スイッチング素子制御装置は、その一部が集積化されており、その集積化された部分とその余の部分が同一基板上に搭載されてハイブリッド化されていることを特徴とするスイッチング素子制御装置。
【請求項９】
第１の電源と第２の電源との間に直列接続され、その直列接続点に単相または複数相の誘導負荷を有するモータの一端が接続される第１のスイッチング素子および第２のスイッチング素子と、
前記第１のスイッチング素子および前記第２のスイッチング素子のそれぞれのオン／オフ動作をそれぞれ制御する各スイッチング素子制御装置と、を備え、
前記第１および第２のスイッチング素子は前記モータの相数に応じて設けられ、
前記モータの各相の前記第１または第２のスイッチング素子の少なくとも一方のオン／オフ動作を制御する前記スイッチング素子制御装置は、請求項２ないし６のいずれかに記載のスイッチング素子制御装置である
ことを特徴とするモータ駆動装置。
【請求項１０】
請求項９記載のモータ駆動装置であって、当該モータ駆動装置は、その全部又は一部が集積化されていることを特徴とするモータ駆動装置。
【請求項１１】
請求項９記載のモータ駆動装置であって、当該モータ駆動装置は、その一部が集積化されており、その集積化された部分とその余の部分が同一基板上に搭載されてハイブリッド化されていることを特徴とするモータ駆動装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００９−２１３３１３（Ｐ２００９−２１３３１３Ａ）
【公開日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願番号】特願２００８−５５６５７（Ｐ２００８−５５６５７）
【出願日】平成２０年３月６日（２００８．３．６）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願日】平成２０年３月６日（２００８．３．６）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]