説明

スパッタリング方法

【課題】 被処理基板Sに、Li等を含有する高揮発性膜を形成する場合に、当該膜へのダメージを防止しつつ、高いスパッタレートが得られ、高い量産性が達成できるスパッタリング方法を提供する。
【解決手段】 真空雰囲気にて所定のスパッタガスを導入し、高揮発性金属含有のターゲット4に所定の電力を投入してプラズマ雰囲気を形成し、当該ターゲットをスパッタリングすることで、被処理基板表面に高揮発性膜を形成するスパッタリング方法において、ターゲットに負の電位を印加してスパッタリングする間、前記被処理基板Sが正の電位となるようにし、被処理基板へのプラズマ中の二次電子の流入を防止または抑制する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、処理基板表面に所定の高揮発性膜を形成するためのスパッタリング方法に関し、より詳細には、リチウム二次電池の製造工程で例えば固体電解質を形成することに用いられるスパッタリング方法に関する。
【背景技術】
【0002】
所定の薄膜を形成する方法の一つとしてスパッタリング(以下、「スパッタ」という)法があり、このスパッタ法では、プラズマ雰囲気中のイオンを、処理基板表面に成膜しようする膜の組成に応じて所定形状に作製されたターゲットに向けて加速させて衝撃させ、ターゲット原子を処理基板に向かって飛散させて処理基板表面に付着、堆積させて所定の薄膜を形成する。このようなスパッタ法による薄膜形成は従来から種々の分野において用いられ、例えばリチウム二次電池の製造工程で固体電解質を形成することにも用いられている。例えば、特許文献1には、スパッタ法により固定電解質たるリン酸リチウム膜を形成することが開示されている。
【0003】
ここで、スパッタ法によりリン酸リチウムの薄膜を形成するには、通常、リン酸リチウムからなる絶縁体ターゲットが用いられ、このような絶縁体ターゲットをスパッタするには、高周波電源(13.56MHz)を利用した公知の構造を有する高周波スパッタ装置が使用される。
【特許文献1】特開平10−284130号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
上記高周波スパッタ装置では、ターゲットとグランド接地の真空チャンバとの間で高周波電圧を印加してターゲットを交互に正負の電位とし、プラズマ中のイオンによる帯電を打ち消すことでターゲットの電位を負に保持できる。このため、絶縁体ターゲットであっても、スパッタ法による薄膜の形成が可能になる。然し、このようなスパッタ装置を用いてリチウム二次電池の固体電解質たるリチウム含有の薄膜を形成する場合、高いスパッタレートが得られるように投入電力を高くすると、当該薄膜がダメージを受けることが判明した。即ち、被処理基板表面でリチウム含有の薄膜がデントライト状に成長する。このような薄膜をリチウム二次電池の固体電解質として用いると、短絡を生じさせ得る。この場合、ターゲットへの投入電力を減少させると、当該薄膜へのダメージが抑制できるものの、スパッタレートが著しく低下し、高い量産性が達成できない。
【0005】
そこで、本発明は、被処理基板に形成しようする高揮発性膜へのダメージを防止しつつ、高いスパッタレートが得られ、高い量産性が達成できる最適なスパッタリング方法を提供することをその課題とするものである。
【課題を解決するための手段】
【0006】
上記課題を解決するために、本発明のスパッタリング方法は、真空雰囲気にて所定のスパッタガスを導入し、高揮発性金属含有のターゲットに所定の電力を投入してプラズマ雰囲気を形成し当該ターゲットをスパッタリングすることで、被処理基板表面に高揮発性膜を形成するスパッタリング方法において、前記ターゲットに負の電位を印加してスパッタリングする間、前記被処理基板が正の電位となるようにして当該被処理基板へのプラズマ中の二次電子の流入を防止または抑制することを特徴とする。
【0007】
本発明においては、リチウム含有の薄膜等の高揮発性膜を被処理基板表面に形成する場合に、ターゲットに高電圧を印加しても、被処理基板へのプラズマ中の二次電子の流入を防止または抑制することで、当該薄膜へのダメージが抑制できた。その上、二次電子の流入を防止または抑制することで、被処理基板に一旦形成された薄膜の逆スパッタが抑制されることで、二次電子の流入を防止または抑制せずに同一の電圧を印加してスパッタする場合と比較して、成膜速度が向上した。
【0008】
このように本発明によれば、被処理基板に形成しようする高揮発性膜へのダメージを抑制できることで製品歩留まりが向上することと、スパッタレートが高くなって処理時間が短くなることで、高い量産性を達成できる。
【0009】
なお、本発明のスパッタ方法を用いて形成される高揮発性膜とは、1000kで10−4Pa以上の蒸気圧である膜(メタルもしくは酸化物の状態で)をいい、このような高揮発性膜としては、例えば、Pbを含有する酸化物膜(Pb(Zr、Ti)O等:FeRAM用)、Znを含有する酸化物膜(ZnO等:光学用)、Teを含有する膜(GeSbTe等:メモリ用)やSeを含有する膜(GeSe,AgSe等:メモリ用)が挙げられる。
【0010】
本発明においは、前記被処理基板を、前記ターゲットに対向配置された基板ステージで保持させ、前記基板ステージのインピーダンスを4Ω以上としておけばよい。これにより、例えば、高周波電源を介して所定の電力(例えば、2.5kW)をターゲットに投入し、高揮発性膜を形成する場合に、当該高揮発性膜へのダメージが抑制できると共に、上記インピーダンスが増加するに従い成膜速度を向上させることができる。
【0011】
この場合、前記基板ステージのインピーダンスを調節自在とする構成を採用することもできる。
【0012】
なお、本発明は、前記ターゲットとしてLiCoOまたはLiPOを用いる場合に適しており、これにより、リチウム二次電池の固体電解質たるリチウム含有の薄膜を高い生産性で作製できる。
【発明を実施するための最良の形態】
【0013】
図1を参照して説明すれば、1は、リチウム等の高揮発性金属含有のターゲットをスパッタして高揮発性膜を形成するのに適したスパッタ装置である。スパッタ装置1は、ロータリーポンプ、ターボ分子ポンプなどの真空排気手段(図示せず)を介して所定の真空度に保持できる真空チャンバ2を有する。真空チャンバ2の底面には、基板ステージ3が絶縁材21を介してフローティング状態で設けられている(この場合、被処理基板Sのインピーダンスは約50Ωとなる)。当該基板ステージ3には、スパッタ法により薄膜形成しようとするガラス、Siウエハなどの被処理基板Sが載置されて保持できるようになっている。
【0014】
真空チャンバ2の上面には、被処理基板Sに対向させてターゲット4が配置されている。ターゲット4は、LiCoOやLiPO等のリチウム含有の絶縁体ターゲットであり、公知の方法で作製されている。なお、ターゲット4は、これに限定されるものではなく、被処理基板S表面に成膜しようとする薄膜の組成に応じて、PbやZnなどの高揮発性金属を含有するものを適宜用いることができる。また、ターゲット4は、被処理基板Sの形状に応じて平面視円形や長方形等の任意の形状で作製され、スパッタ面41の面積が処理基板Sの外形寸法より大きくなるように設定される。
【0015】
ターゲット4は、スパッタ中、当該ターゲット4を冷却するバッキングプレート5にインジウムやスズなどのボンディング材を介して接合され、この状態で、ターゲット4のスパッタ面41が被処理基板Sと対向するように絶縁材22を介して取付けられている。ターゲット4の周囲には、グランド接地されたアノードとしての役割を果たすシールド(図示せず)が取付けられる。
【0016】
また、ターゲット4は、真空チャンバ2外側に設けた公知の構造を有するマッチングボックス6を介して公知の構造を有する高周波電源7に接続され、スパッタに際して、ターゲット4がグランド接地の真空チャンバ2に対して負の電位となるように当該ターゲット4に所定の電力が投入されるようになっている。
【0017】
なお、ターゲット4の後方(スパッタ面41と反対側)に公知の構造を有する磁石組立体を設け、ターゲット4の前方(スパッタ面41側)に、釣り合った閉ループのトンネル状の磁束を形成して、ターゲット4の前方で電離した電子及びスパッタリングによって生じた二次電子を捕捉することで、ターゲット4前方での電子密度を高くしてプラズマ密度を高くするようにしてもよい。
【0018】
真空チャンバ2には、図示省略したガス導入手段が設けられている。ガス導入手段は、真空チャンバ2の壁面に接続されたガス管を有し、当該ガス管の他端が、マスフローコントローラを介してガス源に連通している。そして、アルゴンなどのスパッタガスや反応性スパッタリングの際に用いる酸素等の反応ガスが真空チャンバ2内に一定量で導入できる。
【0019】
そして、被処理基板Sを基板ステージSに載置して保持させた後、真空チャンバ2を所定の圧力(1×10−5Pa)まで真空引きする。真空チャンバ2が所定の圧力に達すると、ガス導入手段を介して所定のスパッタガス(や反応ガス)を導入すると共に、高周波電源7及びマッチングボックス6を介して当該ターゲット4に負の高周波電位を印加してプラズマ雰囲気Pを形成する。これにより、プラズマ雰囲気P中のイオンがターゲット4に向けて加速させて衝撃し、ターゲット原子が処理基板Sに向かって飛散されて処理基板S表面に付着、堆積し、LiCoOやLiPO等の所定の組成を有する高揮発性膜が形成される。
【0020】
ここで、本実施の形態では、スパッタ中、基板ステージ3をフローティング状態とすることで、基板ステージ3で保持された被処理基板Sの電位は正の電位に保持される。このため、スパッタ中、被処理基板Sへのプラズマ中の二次電子の流入が防止または抑制され、その結果、被処理基板S表面に形成された高揮発性膜がダメージを受けることが防止される。その上、被処理基板Sに一旦形成された薄膜の逆スパッタが抑制されることで、成膜速度が向上する。
【0021】
次に、上記実施の形態に係るスパッタ方法の効果を示すために、基板ステージ3のインピーダンスと、高揮発性膜に与えるダメージとの関連を示す実験を行った。この実験のために、基板ステージ3に、インダクタンスLおよび可変コンデンサC1、C2を備えた他のマッチングボックス8及び他の高周波電源9を接続し、スパッタ中、基板ステージ3に所定のバイアス電力を投入できるようにした。
【0022】
また、スパッタ条件として、LiPOセラミックス性のターゲットを用い、被処理基板Sとして、φ200mmのシリコン製ウェハを用いた。この場合、ターゲット4と被処理基板Sとの間の間隔を150mmに設定し、また、高周波電源7からの投入電力を2.5kW(13.56MHz)に設定し、Arガス導入量を12sccmに設定してスパッタ中の真空チャンバ2内の圧力が0.25Paとなるようにした。そして、成膜時間を80minに設定し、被処理基板S表面にLiPO膜を形成した。
【0023】
図2は、基板ステージ3のインピーダンスを0〜50Ωの範囲で変化させたときのグランド及び被処理基板S間の電位(V)の変化を示すグラフである。これによれば、基板ステージ3のインピーダンスが4Ωを超えると、被処理基板Sの電位が正の電位となっていることが判る。
【0024】
また、図3は、基板ステージSのインピーダンスを0〜50Ωの範囲で変化させたときの成膜速度(nm/min)の変化を示すグラフである。これによれば、基板ステージ3のインピーダンスが増加するに従い成膜速度が急激に向上し、インピーダンスが4Ωを超えると、徐々に成膜速度が速くなっていくことが判る。
【0025】
さらに、図4は、被処理基板Sの電位(V)が約−140〜約40Vの範囲で変化したときの成膜速度(nm/min)の変化を示すグラフである。これによれば、被処理基板Sの電位が正の方向に増加するのに従い成膜速度が比例して向上していることが判る。
【0026】
このような実験過程において、基板ステージ3のインピーダンスを3.2Ω(被処理基板Sが負の電位となる)、及び47Ω(被処理基板Sが正の電位となる)に設定し、上記スパッタ条件で被処理基板S表面にLiPO膜をそれぞれ形成し、LiPO膜の表面状態を観察した。図5は、LiPO膜のSEM写真である。これによれば、インピーダンスが3.2Ωの場合、LiPO膜がデントライト状に成長していることが判る。それに対して、インピーダンスが47Ωの場合、表面平滑性に優れたLiPO膜が形成されていることが判る。
【0027】
以上の実験結果から、高周波電源7からの投入電力を所定値に保持した状態で、スパッタ中、基板ステージ3のインピーダンスを制御して被処理基板Sの電位を正に保持すれば、被処理基板S表面に形成された高揮発性膜がダメージを受けず、また、高いスパッタレートが得られることが判る。このため、高い量産性でリチウム二次電池の固体電解質たるリチウム含有の薄膜を形成することに本発明は最適である。
【0028】
尚、本実施の形態においては、高周波電源を用いてターゲットをスパッタし、薄膜形成するものについて説明したが、高揮発性金属を含有するターゲットが導電性であれば、DC電源を用いて電力投入するようにした場合でも、本発明の効果が得られる。
【図面の簡単な説明】
【0029】
【図1】本発明のスパッタ装置の構成を概略的に示す模式断面図。
【図2】基板ステージのインピーダンスと被処理基板Sの電位との関係を示すグラフ。
【図3】基板ステージのインピーダンスと成膜速度との関係を示すグラフ。
【図4】基板の電位と成膜速度との関係を示すグラフ。
【図5】(a)及び(b)は、基板ステージのインピーダンスを所定値に設定し、LiPO膜を形成したときのSEM写真。
【符号の説明】
【0030】
1 スパッタ装置
2 真空チャンバ
3 基板ステージ
4 ターゲット
6 マッチングボックス
7 高周波電源
S 被処理基板

【特許請求の範囲】
【請求項1】
真空雰囲気にて所定のスパッタガスを導入し、高揮発性金属含有のターゲットに所定の電力を投入してプラズマ雰囲気を形成し、当該ターゲットをスパッタリングすることで、被処理基板表面に高揮発性膜を形成するスパッタリング方法において、
前記ターゲットに負の電位を印加してスパッタリングする間、前記被処理基板が正の電位となるようにして当該被処理基板へのプラズマ中の二次電子の流入を防止または抑制することを特徴とするスパッタリング方法。
【請求項2】
前記被処理基板を、前記ターゲットに対向配置された基板ステージで保持させ、前記基板ステージのインピーダンスを4Ω以上としたことを特徴とする請求項1記載のスパッタリング方法。
【請求項3】
前記基板ステージのインピーダンスを調節自在としたことを特徴とする請求項2記載のスパッタリング方法。
【請求項4】
前記ターゲットは、LiCoOまたはLiPOから構成されていることを特徴とする請求項1乃至請求項3のいずれか1項に記載のスパッタリング方法。


【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate


【公開番号】特開2009−114510(P2009−114510A)
【公開日】平成21年5月28日(2009.5.28)
【国際特許分類】
【出願番号】特願2007−289700(P2007−289700)
【出願日】平成19年11月7日(2007.11.7)
【出願人】(000231464)株式会社アルバック (1,740)
【Fターム(参考)】