センサ装置
【課題】より一層の高感度化が可能なセンサ装置を提供する。
【解決手段】このCMOSイメージセンサは、電子を増倍させる電界を発生するための増倍ゲート電極8と、増倍ゲート電極8に隣接するとともに、増倍ゲート電極8に電子を転送させる電界を発生するための転送ゲート電極9とを備え、増倍ゲート電極8には、平面的に見て、転送ゲート電極9側の側面8cに凹凸形状部8dが形成されている。
【解決手段】このCMOSイメージセンサは、電子を増倍させる電界を発生するための増倍ゲート電極8と、増倍ゲート電極8に隣接するとともに、増倍ゲート電極8に電子を転送させる電界を発生するための転送ゲート電極9とを備え、増倍ゲート電極8には、平面的に見て、転送ゲート電極9側の側面8cに凹凸形状部8dが形成されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、センサ装置に関し、特に、信号電荷を増加させる電界を発生するための電極を備えたセンサ装置に関する。
【背景技術】
【0002】
従来、電子(信号電荷)を増加させる電界を発生させるための電極を備えたCMOSイメージセンサが知られている(たとえば、特許文献1参照)。
【0003】
上記特許文献1には、電子(信号電荷)を増加(増倍)させる電界を発生するための増倍電極と、電子を転送させる電界を発生するための転送電極とを備えたCMOSイメージセンサ(センサ装置)が開示されている。上記特許文献1に記載のCMOSイメージセンサでは、転送電極からの電界によって転送された電子を、増加電極からの電界によって格子原子と衝突電離させることにより増倍させるように構成されている。
【0004】
【特許文献1】特開2008−060550号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
上記特許文献1に記載された従来のセンサ装置にあっては、より一層の高感度化が望まれている。
【0006】
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、より一層の高感度化が可能なセンサ装置を提供することである。
【課題を解決するための手段】
【0007】
上記目的を達成するために、この発明の一の局面におけるセンサ装置は、信号電荷を増加させる電界を発生するための第1電極と、第1電極に隣接するとともに、第1電極に信号電荷を転送させる電界を発生するための第2電極とを備え、第1電極は、平面的に見て、第2電極側の第1側面の少なくとも一部が凹凸形状を有する。
【発明の効果】
【0008】
この発明の一の局面によるセンサ装置では、上記の構成により、より一層高感度化させることができる。
【発明を実施するための最良の形態】
【0009】
以下、本発明の実施形態を図面に基づいて説明する。
【0010】
(第1実施形態)
図1は、本発明の第1実施形態によるCMOSイメージセンサの全体構成を示した平面図である。また、図2〜図5は、第1実施形態によるCMOSイメージセンサの構造を説明するための図である。第1実施形態では、センサ装置の一例であるアクティブ(Active)型のCMOSイメージセンサに本発明を適用した場合について説明する。
【0011】
図1に示すように、CMOSイメージセンサは、マトリクス状(行列状)に配置された複数の画素50を含む撮像部51と、行選択レジスタ52と、列選択レジスタ53とを備えている。
【0012】
各画素50の断面構造としては、図2に示すように、n型シリコン基板(図示せず)の表面上に形成されたp型ウェル領域1の表面に、各画素50をそれぞれ分離するための素子分離領域2が形成されている。また、素子分離領域2によって囲まれる各画素50のp型ウェル領域1の表面には、n−型不純物領域からなる転送チャネル3が形成されている。転送チャネル3を挟む位置には、互いに対向するようにフォトダイオード部(PD部)4およびn型不純物領域からなるフローティングディフュージョン領域(FD領域)5が形成されている。
【0013】
PD部4は、入射光量に応じて電子を生成するとともに、その生成された電子を蓄積する機能を有する。また、PD部4は、素子分離領域2に隣接するとともに、転送チャネル3に隣接するように形成されている。FD領域5は、転送された電子による信号電荷を保持するとともに、この信号電荷を電圧に変換する機能を有する。そして、FD領域5により変換された電圧を検出することにより信号電圧を検出するように構成されている。また、FD領域5は、転送チャネル3に隣接するように形成されている。なお、転送チャネル3は、本発明の「電荷転送部」の一例である。
【0014】
転送チャネル3の表面上には、ゲート絶縁膜としての機能を有するとともに、シリコン酸化膜(SiO2膜)からなる第1絶縁膜6aおよび第2絶縁膜6bが形成されている。第1絶縁膜6aおよび第2絶縁膜6bの表面上には、それぞれポリシリコンからなる転送ゲート電極7と、増倍ゲート電極8と、転送ゲート電極9と、蓄積ゲート電極10と、読出ゲート電極11とが、PD部4側からFD領域5側に向かってこの順番に形成されている。なお、増倍ゲート電極8および転送ゲート電極9は、それぞれ、本発明の「第1電極」および「第2電極」の一例である。
【0015】
転送ゲート電極7、転送ゲート電極9および読出ゲート電極11は、それぞれ、第1絶縁膜6aの表面上に配置されているとともに、第2絶縁膜6bにより上面および側面が覆われている。増倍ゲート電極8は、転送ゲート電極7および9の間に配置されるとともに第2絶縁膜6bの表面上に形成された電極部8aと、転送ゲート電極7および9に対して乗り上げるように形成された乗り上げ部8bとからなるT字構造により構成されている。同様に、蓄積ゲート電極10は、転送ゲート電極9および読出ゲート電極11間に配置されるとともに第2絶縁膜6bの表面上に形成された電極部10aと、乗り上げ部10bとからなるT字構造により構成されている。また、各ゲート電極間は、それぞれ、長さL1の大きさ(ギャップ長)を有する。なお、ゲート電極間の長さL1の具体的な大きさについては後述する。また、第2絶縁膜6bは、本発明の「絶縁膜」の一例である。
【0016】
上記の構成により、各ゲート電極にそれぞれ所定の電圧(図2の約0V以上約2.9V以下など)が印加されることによって各ゲート電極下の転送チャネル3にチャネル領域が形成され、電子がPD部4およびFD領域5間を転送するように構成されている。
【0017】
増倍ゲート電極8下の転送チャネル3には電子増倍部3aが設けられているとともに、蓄積ゲート電極10下の転送チャネル3には電子蓄積部3bが設けられている。電子増倍部3aは、増倍ゲート電極8に高電圧(約24V)が印加された際に約25Vの高電位になるとともに、この高電位により加速した電子が格子原子との衝突電離により増倍されるように構成されている。電子蓄積部3bは、転送および増倍された電子を蓄積する。また、電子蓄積部3bに蓄積された電子が、転送ゲート電極9下の転送チャネル3を介して増倍ゲート電極8下の電子増倍部3a(高電位の状態時)に転送されることにより上記の増倍動作が行われるように構成されている。
【0018】
図2および図3に示すように、増倍ゲート電極8の電極部8aの転送ゲート電極9側の側面8cには、平面的に見て鋸歯形状に形成された凹凸形状部8dが形成されている。また、この凹凸形状部8dに対向する側の転送ゲート電極9の側面9aには、凹凸形状部8dに対応する鋸歯形状の凹凸形状部9bが形成されている。これは、側面9aに鋸歯形状の凹凸形状部9bが形成されるように転送ゲート電極9を設けた後に、転送ゲート電極9を覆うように第2絶縁膜6bを形成することにより、第2絶縁膜6bの側面が転送ゲート電極9の側面9aに設けられた凹凸形状部9bに沿った鋸歯形状に設けられる。その後、増倍ゲート電極8を形成することにより、増倍ゲート電極8の側面8cが第2絶縁膜6bの形状(鋸歯形状)に沿った形状(凹凸形状部8d)に形成されることによって上記の構成となる。また、平面的に見て、増倍ゲート電極8の凹凸形状部8dの全域が転送チャネル3と重なるように形成されている。ここで、本願における「全域」とは、本願の初期の目的を達成する程度の略全域の場合を含む。なお、側面8cおよび側面9aは、それぞれ、本発明の「第1側面」および「第2側面」の一例である。
【0019】
鋸歯形状に形成された凹凸形状部8dは、図4に示すように、角度αを有する尖った形状の複数の凸状部8eを含む。角度αの具体的な大きさについては後述において説明する。増倍ゲート電極8の電極部8a、転送ゲート電極9、および蓄積ゲート電極10の電極部10aは、それぞれ約0.6μmの幅W1を有するとともに、凸状部8eは、平面的に見て、側面8cから外側(転送ゲート電極9側)に約0.05μmの長さL2分突出している。同様に、凸状部8eは、側面8cから内側(増倍ゲート電極8側)にも約0.05μmの長さL2分窪んでいる。
【0020】
上記の構成により、増倍ゲート電極8に電圧を印加した際に、凹凸形状部8dの各凸状部8eの頂点付近において電界が集中して発生する(電界集中)ことにより、増倍ゲート電極8下の転送チャネル3(電子増倍部3a)における電界強度がより大きくなるように構成されている。その結果、増倍ゲート電極8が矩形状である従来の構造に比べて電界強度が大きくなる分、増倍特性を向上させることが可能となる。なお、この効果については後述するシミュレーション結果および実験結果により検証済みである。
【0021】
また、図2に示すように、読出ゲート電極11とともにFD領域5を挟む位置には、リセットゲート電極12が形成されている。このリセットゲート電極12は、転送ゲート電極7、転送ゲート電極9および読出ゲート電極11と同一工程により形成される。FD領域5とともにリセットゲート電極12を挟む位置には、リセットドレイン領域(RD領域)13が形成されている。また、FD領域5、リセットゲート電極12の表面およびドレイン領域13の表面上にまで第2絶縁膜6bが延びるように形成されている。また、リセットゲート電極12は第1絶縁膜6aの表面上に形成されているとともに、第1絶縁膜6aは、リセットゲート電極12のゲート絶縁膜としての機能を有する。
【0022】
転送ゲート電極7には、コンタクト部を介して電圧制御のためのクロック信号を供給する配線層7fが電気的に接続されている。同様に、増倍ゲート電極8、転送ゲート電極9、蓄積ゲート電極10および読出ゲート電極11にも配線層8f、9f、10fおよび11fが電気的に接続されている。なお、この配線層7f、8f、9f、10fおよび11fは、行毎に形成されているとともに、各行毎の全ての画素50の転送ゲート電極7、増倍ゲート電極8、転送ゲート電極9、蓄積ゲート電極10および読出ゲート電極11とそれぞれ電気的に接続されている。
【0023】
また、各々の画素50は、転送ゲート電極7、増倍ゲート電極8、転送ゲート電極9、蓄積ゲート電極10および読出ゲート電極11に加えて、リセットゲート電極12を含むリセットトランジスタTr1、増幅トランジスタTr2および選択トランジスタTr3(図3参照)を備えている。リセットトランジスタTr1のリセットゲート電極12には、コンタクト部を介してリセットゲート線12aが接続されており、リセット信号が供給されるように構成されている。
【0024】
図5に示すように、リセットドレイン13は、リセットトランジスタTr1のドレインとしての機能を有するとともに、電源電圧(VDD)線50aに接続されている。FD領域5は、リセットトランジスタTr1のソースおよび読出ゲート電極11のドレインとしての機能を有するとともに、増幅トランジスタTr2のゲートと接続されている。増幅トランジスタTr2のドレインには、選択トランジスタTr3のソースが接続されている。選択トランジスタTr3のゲートには行選択線50bが接続されているとともに、ドレインには出力線50cが接続されている。
【0025】
なお、第1実施形態のCMOSイメージセンサは、上記の回路構成を行うことにより、各画素50内で信号を増幅トランジスタTr2により増幅するようとともに、選択トランジスタTr3により信号を出力するように構成されている。また、読出ゲート電極11のオンオフ制御は行毎に行われる一方で、読出ゲート電極11以外のゲート電極のオンオフ制御は、画素50全体に対して一斉に行われるように構成されている。
【0026】
図6および図7は、本発明の第1実施形態によるCMOSイメージセンサに設けられた各画素50における電子の転送動作および増倍動作を説明するためのポテンシャル図である。
【0027】
まず、電子の転送動作について説明する。図6に示すように、PD部4に光が入射されると、光電変換により、PD部4に電子が生成される。そして、期間Aにおいて、PD部4により生成された電子は、転送ゲート電極7を介して、より高電位に調整された増倍ゲート電極8下の転送チャネル3に転送される。そして、期間Bにおいて、電子は、転送ゲート電極9下の転送チャネル3に転送されるとともに、期間Cにおいて、蓄積ゲート電極10下の転送チャネル3(電子蓄積部3b)に転送される。その後、期間Dにおいて、読出ゲート電極11を介して電子はFD領域5にまで転送される。
【0028】
次に、電子の増倍動作について説明する。電子の増倍動作は、上記の増倍ゲート電極8および蓄積ゲート電極10間の転送チャネル3において行われる。具体的には、電子が蓄積ゲート電極10下の転送チャネル3に保持された状態の期間Cの状態から、図7の期間E以降の動作を行う。すなわち、期間Eにおいて、増倍ゲート電極8下の電子増倍部3aが約25Vの電位に調整されるとともに、期間Fにおいて転送ゲート電極9下の転送チャネル3が約4Vの電位に調整される。その後、蓄積ゲート電極10下の電子蓄積部3bの電位が約1Vに調整されることにより、電子蓄積部3bに蓄積された電子は、転送ゲート電極9下の転送チャネル3(約4V)を介して、増倍ゲート電極8下の電子増倍部3a(約25V)に転送される。このとき、電子が格子原子と衝突電離することにより増倍される。そして、期間Gにおいて転送ゲート電極9がオフ状態になることにより、増倍動作は完了する。
【0029】
そして、この状態から上述した電子の転送動作を行うことによって増倍された電子はFD領域5に転送される。なお、転送ゲート電極7下および読出ゲート電極11下の各転送チャネル3の電位が、それ以外のゲート電極下の電位(約1V)よりも低い約0.5Vの電位に調整されることにより、電子の増倍動作時における電子のPD部4への移動、および、FD領域5への移動を抑制することが可能となる。
【0030】
また、電子増倍部3aおよび電子蓄積部3b間での電子の転送動作が複数回(たとえば、約400回)行われることにより、PD部4から転送された電子は約2000倍に増倍される。また、このように増倍および蓄積された電子による信号電荷は、上述した読出動作により、FD領域5を介して、電圧信号として読み出される。
【0031】
次に、上記第1実施形態におけるセンサ装置に設けたゲート電極の構成について行った種々のシミュレーション結果について説明する。
【0032】
まず、各々のゲート電極間の長さ(ギャップ長)と、ゲート電極から発生する電界の強度との関係についてのシミュレーションを行った。なお、凹凸形状部を備えた増倍ゲート電極の形状と比較するために、従来の構成と同様の矩形状のゲート電極(電極幅Wを約0.6μmに調整)についてシミュレーションを行った。
【0033】
図8に示すように、矩形状のゲート電極におけるゲート電極間の長さ(ギャップ長)を約0.05μmに調整した場合には、電界強度の最大値は約2.5MV/cmであった。同様に、ギャップ長を約0.075μmに調整した場合には電界強度の最大値は約1.67MV/cmであるとともに、ギャップ長を約0.10μmに調整した場合には電界強度の最大値は約1.25MV/cmであった。以上の結果より、ギャップ長が小さい程電界強度が大きくなることが判明した。なお、上記シミュレーションにおいては、ゲート電極は矩形状に形成されていることから、ゲート電極における所定の領域に電界集中が発生することはなかった。
【0034】
これにより、第1実施形態による構成においてギャップ長L1(図4参照)の大きさを調整する場合、上記シミュレーション結果に基づいてより小さくするのが好ましいと考えられる。このとき、ギャップ長を小さくした場合には電界強度が大きくなる一方で、電極間の耐圧が低下すると考えられるため、ギャップ長L1は約0.05μm程度の大きさであるのが好ましいと考えられる。
【0035】
次に、第1実施形態に示した増倍ゲート電極8から発生する電界の強度と、増倍ゲート電極8の凸状部8eの尖端角α(図4参照)との関係についてのシミュレーションを行った。なお、ギャップ長L1は約0.05μmに調整されている。
【0036】
図9に示すように、凸状部8eの先端角αを約30度に調整した場合には、電界強度の最大値は約19.6MV/cmであった。同様に、尖端角αを約90度に調整した場合には電界強度の最大値は約7.07MV/cmであるとともに、尖端角αを約145度に調整した場合には電界強度の最大値は約3.95MV/cmであった。また、尖端角αがいずれの角度の場合においても凸状部8eの先端部分(頂点部分)において電界集中が発生し、電界強度が最大であった。
【0037】
以上の結果により、図8および図9に示すように、増倍ゲート電極8に凹凸形状部8dを形成する場合の方が、凸状部8eの尖端角αの大きさに係わらず従来の構成に比べて電界強度の最大値が大きいことが判明した。これは、従来の構成のゲート電極(矩形状)とは異なり、増倍ゲート電極8に凹凸形状部8dを形成することにより、凸状部8eにおいて電界集中が発生するためであると考えられる。
【0038】
また、第1実施形態による構成において、尖端角αが鋭角になる程電界強度が高くなることから、より鋭角に形成するのが好ましいと考えられる。この場合、それぞれの尖端角αを鋭角に形成する程凹凸形成部8dに、より多数の凸状部8eを設けることが可能となる。これにより、より多数の凸状部8eが設けられる分、電界集中が発生する部分を多く形成することが可能となるので、より増倍特性を向上させることが可能であると考えられる。
【0039】
次に、第1実施形態に示した凹凸形状部8dを含む増倍ゲート電極8による増倍動作と、従来の矩形状のゲート電極による増倍動作との増倍特性を比較するために行った実験について説明する。
【0040】
図10は、増倍動作を行うために増倍ゲート電極8および従来のゲート電極にそれぞれ印加する電圧(増倍電圧)と、それに対する増倍率の大きさとの関係を示す図である。図10に示すように、同じ大きさの増倍電圧をそれぞれのゲート電極に加えた場合、印加電圧の大きさに係わらず、第1実施形態の増倍ゲート電極8による電子の増倍率の方が、従来のゲート電極による電子の増倍率よりも大きいことが判明した。また、印加電圧を次第に大きくした場合の従来のゲート電極による電子の増倍率の上昇率に対して、増倍ゲート電極8による電子の増倍率の上昇率がより大きくなることが判明した。なお、図10は、それぞれ、増倍動作を100回行った実験結果について示している。
【0041】
以上の結果により、第1実施形態における増倍ゲート電極8により増倍動作を行った場合、凹凸形状部8dの各凸状部8eにおいて電界集中が発生する分、従来のゲート電極に比べてより増倍率が大きくなると考えられる。
【0042】
また、第1実施形態では、増倍ゲート電極8とともに転送ゲート電極9にも鋸歯形状の凹凸形状部9bが形成されていることから、転送ゲート電極9側においても電界集中が発生すると考えられる。ここで、電子の増倍動作は、電子増倍部3aと転送ゲート電極9との境界付近から電子増倍部3aに至る領域において行われる。したがって、増倍ゲート電極8のみならず転送ゲート電極9にも凹凸形状部9bが形成されている分、さらに電界強度が大きくなるとともに、その分増倍特性が向上すると考えられる。
【0043】
本発明の第1実施形態に係るセンサ装置によれば、以下の効果を得ることができる。
【0044】
(1)増倍ゲート電極8の電極部8aの側面8cに鋸歯形状からなる凹凸形状部8dを設けることによって、増倍ゲート電極8に増倍電圧を印加した際に凹凸形状部8dの各々の凸状部8eにおいて電界集中が発生する。これにより、増倍ゲート電極8下の転送チャネル3(電子増倍部3a)における電界強度を大きくすることができる。したがって、従来の矩形状のゲート電極を用いる場合に比べてより増倍率を高くすることができるので、その分、より一層センサ装置を高感度化させることができる。
【0045】
(2)たとえばゲート電極の電極幅を小さくした場合には、電極の平面積が小さくなる分電界が小さくなるために増倍率は小さくなる。その一方で、増倍ゲート電極8の構成においては従来のゲート電極に比べて増倍率をより高くすることができることから、従来のゲート電極を用いる場合に比べて増倍ゲート電極8の電極幅を小さくした場合であっても従来と略同等の増倍率を得ることができる。したがって、増倍ゲート電極8の電極幅を小さくした場合、その分PD部4の形成可能な領域(平面積)を大きくすることができるので、従来のセンサ装置と同等の増倍特性を維持したままで、センサ装置を高感度化させることができる。
【0046】
(3)従来の矩形状のゲート電極に比べて増倍率を高くすることができることにより、増倍ゲート電極8に印加される増倍電圧が従来のゲート電極に印加される増倍電圧に比べて低電圧であっても、従来と略同等の増倍率を得ることができる。これにより、消費電力を低減することができる。
【0047】
(4)転送ゲート電極9の側面9aに鋸歯形状を形成しておくことによって、別途増倍ゲート電極8の凹凸形状部8dを形成するための工程を設けることなく、転送ゲート電極9の形成後に増倍ゲート電極8を形成することによって、増倍ゲート電極8に凹凸形状部8dを形成することができる。これにより、製造プロセスが複雑化するのを抑制することができる。
【0048】
(第2実施形態)
図11および図12は、本発明の第2実施形態によるCMOSイメージセンサの構造について説明するための図である。第2実施形態では、凹凸形状部8dを鋸歯形状に形成した第1実施形態とは異なり、増倍ゲート電極208の凹凸形状部208dを矩形波形状に形成した場合について説明する。
【0049】
図11に示すように、増倍ゲート電極208の電極部208aの転送ゲート電極209側の側面208cには、平面的に見て矩形波形状に形成された凹凸形状部208dが形成されているとともに、凹凸形状部208dに対向する転送ゲート電極209の側面209aには、凹凸形状部208dに対応する矩形波形状の凹凸形状部209bが形成されている。
【0050】
図12に示すように、矩形波形状に形成された凹凸形状部208dは、平面的に見て、増倍ゲート電極208の側面208cから内側(増倍ゲート電極208側)に約0.05μmの長さL3分窪む矩形状の凹部208eを含むとともに、凹部208eは、増倍ゲート電極208が延びる方向に沿って約0.5μmの長さL4を有する。また、凹部208eの内側端部は約90度の角度βを有する。そして、この凹部208eが約0.5μm(L4)間隔で増倍ゲート電極208の側面208cに沿って形成されていることにより、凹凸形状部208dが矩形波状に構成されている。
【0051】
転送ゲート電極209の凹凸形状部209bは、平面的に見て、側面209aから約0.05μmの長さL3突出する突出部209cを含むとともに、突出部209cは転送ゲート電極209が延びる方向に沿って約0.5μmの長さL4を有する。そして、突出部209cが約0.5μm(L4)間隔で転送ゲート電極209が延びる方向に沿って形成されていることによって、増倍ゲート電極208の凹凸形状部208dに対応した形状に形成されている。この場合においても、第1実施形態と同様に、突出部209cを含む転送ゲート電極209を形成した後に第2絶縁膜6bを形成し、その後に増倍ゲート電極208を形成することによって上記の構成となる。なお、第2実施形態のその他の構成および動作は、第1実施形態と同様である。
【0052】
次に、凹部208eを含む凹凸形状部208dが形成された増倍ゲート電極208から発生する電界の強度についてのシミュレーションについて説明する。
【0053】
図10に示すように、凹部208eの内側端部が約90度である矩形波形状の凹凸形状部208dを備えた場合、増倍ゲート電極208における電界強度の最大値は約6.16MV/cmであった。これにより、凹凸形状部208dを矩形波状に形成した場合であっても、従来の構成からなるゲート電極に比べて電界強度の最大値が大きいことが判明した。これは、第1実施形態と同様に、凹凸形状部208dの角部分(内側端部)において電界集中が発生し、電界強度が大きくなるためと考えられる。
【0054】
次に、第2実施形態に示した凹凸形状部208dを含む増倍ゲート電極208による増倍動作と、従来の構成によるゲート電極による増倍動作との増倍特性を比較するために行った実験について説明する。
【0055】
図10に示すように、第2実施形態においても、増倍ゲート電極208および従来のゲート電極にそれぞれ同じ大きさの印加電圧を加えた場合、印加電圧の大きさに係わらず、第2実施形態の増倍ゲート電極208による電子の増倍率の方が従来のゲート電極による電子の増倍率よりも大きいことが判明した。すなわち、第1実施形態と同様に、増倍ゲート電極208により増倍動作を行った際に凹凸形状部208dの内側端部において電界集中が発生する(電界強度が大きくなる)分、従来のゲート電極に比べてより増倍率が大きくなると考えられる。
【0056】
本発明の第2実施形態に係るセンサ装置によれば、以下の効果を得ることができる。
【0057】
(5)増倍ゲート電極208の凹凸形状部208dを矩形波形状に形成した場合であっても従来の構成によるゲート電極により増倍動作を行う場合に比べて、より高い増倍率を得ることができるので、その分、増倍効率を高くすることができる。したがって、第2実施形態における構成においてもセンサ装置をより一層高感度化させることができる。
【0058】
(第3実施形態)
図13は、本発明の第3実施形態によるCMOSイメージセンサの全体構成を示した断面図である。第3実施形態では、5本のゲート電極により構成された第1実施形態によるセンサ装置とは異なり、4本のゲート電極により構成された例について説明する。
【0059】
図13に示すように、第1絶縁膜6aおよび第2絶縁膜6bの表面上に、PD部304側からFD領域5側に向かって蓄積ゲート電極310、転送ゲート電極309、増倍ゲート電極308および読出ゲート電極311がこの順番に形成されている。蓄積ゲート電極310および増倍ゲート電極308は、それぞれ、隣接する転送ゲート電極309および読出ゲート電極311に乗り上げるように構成されている。そして、蓄積ゲート電極310と増倍ゲート電極308との間において、転送ゲート電極309を介して電子の増倍動作が行われるように構成されている。
【0060】
増倍ゲート電極308の電極部308aの転送ゲート電極309側の側面308cには、第1実施形態と同様に鋸歯形状からなる凹凸形状部308dが形成されている。また、転送ゲート電極309の増倍ゲート電極308側の側面309aには、増倍ゲート電極308の凹凸形状部308dに対応する鋸歯形状の凹凸形状部309bが形成されている。なお、第3実施形態のその他の構成および動作は、第1実施形態と同様である。
【0061】
本発明の第3実施形態に係るセンサ装置によれば、以下の効果を得ることができる。
【0062】
(6)4本のゲート電極によりセンサ装置を構成することによって、5本のゲート電極を備えたセンサ装置に比べてゲート電極の本数が少ない分、PD部304が構成される領域(平面積)をより大きくすることができる。したがって、PD部304の平面積が大きくなる分、集光率をより高くすることができるので、より高感度にすることができる。
【0063】
(第4実施形態)
図14は、本発明の第4実施形態によるCMOSイメージセンサの全体構成を示した断面図である。第4実施形態では、5本または4本のゲート電極により構成された第1または第3実施形態のセンサ装置とは異なり、3本のゲート電極により構成された例について説明する。
【0064】
図14に示すように、第1絶縁膜6aおよび第2絶縁膜6bの表面上に、PD部404側からFD領域5側に向かって転送ゲート電極409、増倍ゲート電極408および読出ゲート電極411がこの順番に形成されている。増倍ゲート電極408は、隣接する転送ゲート電極409および読出ゲート電極411に乗り上げるように構成されている。そして、PD部404と増倍ゲート電極408との間において、転送ゲート電極409を介して電子の増倍動作が行われるように構成されている。
【0065】
増倍ゲート電極408の電極部408aにおける転送ゲート電極409側の側面408cには、第1実施形態と同様に鋸歯形状からなる凹凸形状部408dが形成されている。また、転送ゲート電極409における増倍ゲート電極408側の側面409aには、増倍ゲート電極408の凹凸形状部408dに対応する鋸歯状の凹凸形状部409bが形成されている。なお、第4実施形態のその他の構成および動作は、第1実施形態と同様である。
【0066】
本発明の第4実施形態に係るセンサ装置によれば、以下の効果を得ることができる。
【0067】
(7)3本のゲート電極によりセンサ装置を構成することにより、4本のゲート電極からなるセンサ装置を構成する場合に比べてさらにゲート電極の本数が少ない分、PD部404が構成された領域(平面積)をより大きくすることができる。したがって、PD部404の平面積が大きくなる分、さらにセンサ装置を高感度にすることができる。
【0068】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0069】
たとえば、上記第1〜第4実施形態では、センサ装置の一例としてCMOSイメージセンサ(撮像装置)に本発明を適用する例を示したが、本発明はこれに限らず、センシング機能により電子(信号電荷)を発生させる装置に広く適用可能である。一例として、たとえば、図15に示すように、第1実施形態において配置したPD部4の代わりに電荷生成部540を配置する。これにより、種々のセンサ装置として駆動させることも可能であるとともに、上記構成により上記第1実施形態と同様の効果を得ることが可能である。また、上記第1実施形態と同様の動作を行うことにより、生成した電子(センシングしたデータ)を増倍させることも可能である。
【0070】
また、上記第1〜第4実施形態では、センサ装置の一例として各画素において信号電荷を増幅するアクティブ(Active)型のCMOSイメージセンサを示したが、本発明はこれに限らず、各画素において信号電荷を増幅しないパッシブ(Passive)型のCMOSイメージセンサにも適用可能である。
【0071】
また、上記第1〜第4施形態では、信号電荷として電子を用いた例を示したが、本発明はこれに限らず、基板不純物の導電型および印加する電圧の極性を全て反対にすることにより、信号電荷として正孔を用いるようにしてもよい。
【0072】
また、上記第1〜第4実施形態では、互いに隣接する増倍ゲート電極および転送ゲート電極の両方に凹凸形状部を形成する例を示したが、本発明はこれに限らず、増倍ゲート電極にのみ凹凸形状部を設けてもよい。
【0073】
また、上記第1〜第4実施形態では、増倍ゲート電極または蓄積ゲート電極が、それぞれ隣接する転送ゲート電極または読出ゲート電極に乗り上げるように形成する例を示したが、本発明はこれに限らず、全てのゲート電極を単一層により形成する場合であっても本発明を適用可能である。この場合、各々のゲート電極間に第2絶縁膜が形成されてもよいし、層間絶縁膜が形成されてもよい。
【0074】
また、上記第1〜第4実施形態では、増倍ゲート電極に鋸歯形状または矩形波形状からなる凹凸形状部を形成する例を示したが、本発明はこれに限らず、たとえば台形形状(多角形形状)など、上記実施形態以外の凹凸形状部を形成してもよい。
【0075】
上記第1および第2実施形態では、PD部に近い側に増倍ゲート電極を設けるとともにFD領域に近い側に蓄積ゲート電極を形成する例を示した。また、第3実施形態では、PD部に近い側に蓄積ゲート電極を設けるとともにFD領域に近い側に増倍ゲート電極を形成する例を示したが、本発明はこれに限らず、増倍ゲート電極と蓄積ゲート電極とを互いに反対側に形成してもよい。
【図面の簡単な説明】
【0076】
【図1】本発明の第1実施形態によるセンサ装置の全体構成を示した平面図である。
【図2】第1実施形態によるセンサ装置の画素部分の断面図である。
【図3】第1実施形態によるセンサ装置の画素部分の平面図である。
【図4】第1実施形態によるセンサ装置における増倍ゲート電極について説明するための拡大平面図である。
【図5】第1実施形態によるセンサ装置の等価回路図である。
【図6】第1実施形態によるセンサ装置の動作を説明するためのポテンシャル図である。
【図7】第1実施形態によるセンサ装置の動作を説明するためのポテンシャル図である。
【図8】第1および第2実施形態によるセンサ装置についてのシミュレーション結果を説明するための図である。
【図9】第1および第2実施形態によるセンサ装置についてのシミュレーション結果を説明するための図である。
【図10】第1および第2実施形態によるセンサ装置についての実験結果を説明するための図である。
【図11】第2実施形態によるセンサ装置の画素部分の平面図である。
【図12】第2実施形態によるセンサ装置における増倍ゲート電極について説明するための拡大平面図である。
【図13】第3実施形態によるセンサ装置の画素部分の断面図である。
【図14】第4実施形態によるセンサ装置の画素部分の断面図である。
【図15】本発明の変形例を説明するための断面図である。
【符号の説明】
【0077】
3 転送チャネル(電荷転送部)
6b 第2絶縁膜(絶縁膜)
8、208、308、408 増倍ゲート電極(第1電極)
8c、208c、308c、408c 側面(第1側面)
8d、208d、308d、408d 凹凸形状部(凹凸形状)
9、209、309、409 転送ゲート電極(第2電極)
9a、209a、309a、409a 側面(第2側面)
9b、209b、309b、409b 凹凸形状部(凹凸形状)
【技術分野】
【0001】
本発明は、センサ装置に関し、特に、信号電荷を増加させる電界を発生するための電極を備えたセンサ装置に関する。
【背景技術】
【0002】
従来、電子(信号電荷)を増加させる電界を発生させるための電極を備えたCMOSイメージセンサが知られている(たとえば、特許文献1参照)。
【0003】
上記特許文献1には、電子(信号電荷)を増加(増倍)させる電界を発生するための増倍電極と、電子を転送させる電界を発生するための転送電極とを備えたCMOSイメージセンサ(センサ装置)が開示されている。上記特許文献1に記載のCMOSイメージセンサでは、転送電極からの電界によって転送された電子を、増加電極からの電界によって格子原子と衝突電離させることにより増倍させるように構成されている。
【0004】
【特許文献1】特開2008−060550号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
上記特許文献1に記載された従来のセンサ装置にあっては、より一層の高感度化が望まれている。
【0006】
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、より一層の高感度化が可能なセンサ装置を提供することである。
【課題を解決するための手段】
【0007】
上記目的を達成するために、この発明の一の局面におけるセンサ装置は、信号電荷を増加させる電界を発生するための第1電極と、第1電極に隣接するとともに、第1電極に信号電荷を転送させる電界を発生するための第2電極とを備え、第1電極は、平面的に見て、第2電極側の第1側面の少なくとも一部が凹凸形状を有する。
【発明の効果】
【0008】
この発明の一の局面によるセンサ装置では、上記の構成により、より一層高感度化させることができる。
【発明を実施するための最良の形態】
【0009】
以下、本発明の実施形態を図面に基づいて説明する。
【0010】
(第1実施形態)
図1は、本発明の第1実施形態によるCMOSイメージセンサの全体構成を示した平面図である。また、図2〜図5は、第1実施形態によるCMOSイメージセンサの構造を説明するための図である。第1実施形態では、センサ装置の一例であるアクティブ(Active)型のCMOSイメージセンサに本発明を適用した場合について説明する。
【0011】
図1に示すように、CMOSイメージセンサは、マトリクス状(行列状)に配置された複数の画素50を含む撮像部51と、行選択レジスタ52と、列選択レジスタ53とを備えている。
【0012】
各画素50の断面構造としては、図2に示すように、n型シリコン基板(図示せず)の表面上に形成されたp型ウェル領域1の表面に、各画素50をそれぞれ分離するための素子分離領域2が形成されている。また、素子分離領域2によって囲まれる各画素50のp型ウェル領域1の表面には、n−型不純物領域からなる転送チャネル3が形成されている。転送チャネル3を挟む位置には、互いに対向するようにフォトダイオード部(PD部)4およびn型不純物領域からなるフローティングディフュージョン領域(FD領域)5が形成されている。
【0013】
PD部4は、入射光量に応じて電子を生成するとともに、その生成された電子を蓄積する機能を有する。また、PD部4は、素子分離領域2に隣接するとともに、転送チャネル3に隣接するように形成されている。FD領域5は、転送された電子による信号電荷を保持するとともに、この信号電荷を電圧に変換する機能を有する。そして、FD領域5により変換された電圧を検出することにより信号電圧を検出するように構成されている。また、FD領域5は、転送チャネル3に隣接するように形成されている。なお、転送チャネル3は、本発明の「電荷転送部」の一例である。
【0014】
転送チャネル3の表面上には、ゲート絶縁膜としての機能を有するとともに、シリコン酸化膜(SiO2膜)からなる第1絶縁膜6aおよび第2絶縁膜6bが形成されている。第1絶縁膜6aおよび第2絶縁膜6bの表面上には、それぞれポリシリコンからなる転送ゲート電極7と、増倍ゲート電極8と、転送ゲート電極9と、蓄積ゲート電極10と、読出ゲート電極11とが、PD部4側からFD領域5側に向かってこの順番に形成されている。なお、増倍ゲート電極8および転送ゲート電極9は、それぞれ、本発明の「第1電極」および「第2電極」の一例である。
【0015】
転送ゲート電極7、転送ゲート電極9および読出ゲート電極11は、それぞれ、第1絶縁膜6aの表面上に配置されているとともに、第2絶縁膜6bにより上面および側面が覆われている。増倍ゲート電極8は、転送ゲート電極7および9の間に配置されるとともに第2絶縁膜6bの表面上に形成された電極部8aと、転送ゲート電極7および9に対して乗り上げるように形成された乗り上げ部8bとからなるT字構造により構成されている。同様に、蓄積ゲート電極10は、転送ゲート電極9および読出ゲート電極11間に配置されるとともに第2絶縁膜6bの表面上に形成された電極部10aと、乗り上げ部10bとからなるT字構造により構成されている。また、各ゲート電極間は、それぞれ、長さL1の大きさ(ギャップ長)を有する。なお、ゲート電極間の長さL1の具体的な大きさについては後述する。また、第2絶縁膜6bは、本発明の「絶縁膜」の一例である。
【0016】
上記の構成により、各ゲート電極にそれぞれ所定の電圧(図2の約0V以上約2.9V以下など)が印加されることによって各ゲート電極下の転送チャネル3にチャネル領域が形成され、電子がPD部4およびFD領域5間を転送するように構成されている。
【0017】
増倍ゲート電極8下の転送チャネル3には電子増倍部3aが設けられているとともに、蓄積ゲート電極10下の転送チャネル3には電子蓄積部3bが設けられている。電子増倍部3aは、増倍ゲート電極8に高電圧(約24V)が印加された際に約25Vの高電位になるとともに、この高電位により加速した電子が格子原子との衝突電離により増倍されるように構成されている。電子蓄積部3bは、転送および増倍された電子を蓄積する。また、電子蓄積部3bに蓄積された電子が、転送ゲート電極9下の転送チャネル3を介して増倍ゲート電極8下の電子増倍部3a(高電位の状態時)に転送されることにより上記の増倍動作が行われるように構成されている。
【0018】
図2および図3に示すように、増倍ゲート電極8の電極部8aの転送ゲート電極9側の側面8cには、平面的に見て鋸歯形状に形成された凹凸形状部8dが形成されている。また、この凹凸形状部8dに対向する側の転送ゲート電極9の側面9aには、凹凸形状部8dに対応する鋸歯形状の凹凸形状部9bが形成されている。これは、側面9aに鋸歯形状の凹凸形状部9bが形成されるように転送ゲート電極9を設けた後に、転送ゲート電極9を覆うように第2絶縁膜6bを形成することにより、第2絶縁膜6bの側面が転送ゲート電極9の側面9aに設けられた凹凸形状部9bに沿った鋸歯形状に設けられる。その後、増倍ゲート電極8を形成することにより、増倍ゲート電極8の側面8cが第2絶縁膜6bの形状(鋸歯形状)に沿った形状(凹凸形状部8d)に形成されることによって上記の構成となる。また、平面的に見て、増倍ゲート電極8の凹凸形状部8dの全域が転送チャネル3と重なるように形成されている。ここで、本願における「全域」とは、本願の初期の目的を達成する程度の略全域の場合を含む。なお、側面8cおよび側面9aは、それぞれ、本発明の「第1側面」および「第2側面」の一例である。
【0019】
鋸歯形状に形成された凹凸形状部8dは、図4に示すように、角度αを有する尖った形状の複数の凸状部8eを含む。角度αの具体的な大きさについては後述において説明する。増倍ゲート電極8の電極部8a、転送ゲート電極9、および蓄積ゲート電極10の電極部10aは、それぞれ約0.6μmの幅W1を有するとともに、凸状部8eは、平面的に見て、側面8cから外側(転送ゲート電極9側)に約0.05μmの長さL2分突出している。同様に、凸状部8eは、側面8cから内側(増倍ゲート電極8側)にも約0.05μmの長さL2分窪んでいる。
【0020】
上記の構成により、増倍ゲート電極8に電圧を印加した際に、凹凸形状部8dの各凸状部8eの頂点付近において電界が集中して発生する(電界集中)ことにより、増倍ゲート電極8下の転送チャネル3(電子増倍部3a)における電界強度がより大きくなるように構成されている。その結果、増倍ゲート電極8が矩形状である従来の構造に比べて電界強度が大きくなる分、増倍特性を向上させることが可能となる。なお、この効果については後述するシミュレーション結果および実験結果により検証済みである。
【0021】
また、図2に示すように、読出ゲート電極11とともにFD領域5を挟む位置には、リセットゲート電極12が形成されている。このリセットゲート電極12は、転送ゲート電極7、転送ゲート電極9および読出ゲート電極11と同一工程により形成される。FD領域5とともにリセットゲート電極12を挟む位置には、リセットドレイン領域(RD領域)13が形成されている。また、FD領域5、リセットゲート電極12の表面およびドレイン領域13の表面上にまで第2絶縁膜6bが延びるように形成されている。また、リセットゲート電極12は第1絶縁膜6aの表面上に形成されているとともに、第1絶縁膜6aは、リセットゲート電極12のゲート絶縁膜としての機能を有する。
【0022】
転送ゲート電極7には、コンタクト部を介して電圧制御のためのクロック信号を供給する配線層7fが電気的に接続されている。同様に、増倍ゲート電極8、転送ゲート電極9、蓄積ゲート電極10および読出ゲート電極11にも配線層8f、9f、10fおよび11fが電気的に接続されている。なお、この配線層7f、8f、9f、10fおよび11fは、行毎に形成されているとともに、各行毎の全ての画素50の転送ゲート電極7、増倍ゲート電極8、転送ゲート電極9、蓄積ゲート電極10および読出ゲート電極11とそれぞれ電気的に接続されている。
【0023】
また、各々の画素50は、転送ゲート電極7、増倍ゲート電極8、転送ゲート電極9、蓄積ゲート電極10および読出ゲート電極11に加えて、リセットゲート電極12を含むリセットトランジスタTr1、増幅トランジスタTr2および選択トランジスタTr3(図3参照)を備えている。リセットトランジスタTr1のリセットゲート電極12には、コンタクト部を介してリセットゲート線12aが接続されており、リセット信号が供給されるように構成されている。
【0024】
図5に示すように、リセットドレイン13は、リセットトランジスタTr1のドレインとしての機能を有するとともに、電源電圧(VDD)線50aに接続されている。FD領域5は、リセットトランジスタTr1のソースおよび読出ゲート電極11のドレインとしての機能を有するとともに、増幅トランジスタTr2のゲートと接続されている。増幅トランジスタTr2のドレインには、選択トランジスタTr3のソースが接続されている。選択トランジスタTr3のゲートには行選択線50bが接続されているとともに、ドレインには出力線50cが接続されている。
【0025】
なお、第1実施形態のCMOSイメージセンサは、上記の回路構成を行うことにより、各画素50内で信号を増幅トランジスタTr2により増幅するようとともに、選択トランジスタTr3により信号を出力するように構成されている。また、読出ゲート電極11のオンオフ制御は行毎に行われる一方で、読出ゲート電極11以外のゲート電極のオンオフ制御は、画素50全体に対して一斉に行われるように構成されている。
【0026】
図6および図7は、本発明の第1実施形態によるCMOSイメージセンサに設けられた各画素50における電子の転送動作および増倍動作を説明するためのポテンシャル図である。
【0027】
まず、電子の転送動作について説明する。図6に示すように、PD部4に光が入射されると、光電変換により、PD部4に電子が生成される。そして、期間Aにおいて、PD部4により生成された電子は、転送ゲート電極7を介して、より高電位に調整された増倍ゲート電極8下の転送チャネル3に転送される。そして、期間Bにおいて、電子は、転送ゲート電極9下の転送チャネル3に転送されるとともに、期間Cにおいて、蓄積ゲート電極10下の転送チャネル3(電子蓄積部3b)に転送される。その後、期間Dにおいて、読出ゲート電極11を介して電子はFD領域5にまで転送される。
【0028】
次に、電子の増倍動作について説明する。電子の増倍動作は、上記の増倍ゲート電極8および蓄積ゲート電極10間の転送チャネル3において行われる。具体的には、電子が蓄積ゲート電極10下の転送チャネル3に保持された状態の期間Cの状態から、図7の期間E以降の動作を行う。すなわち、期間Eにおいて、増倍ゲート電極8下の電子増倍部3aが約25Vの電位に調整されるとともに、期間Fにおいて転送ゲート電極9下の転送チャネル3が約4Vの電位に調整される。その後、蓄積ゲート電極10下の電子蓄積部3bの電位が約1Vに調整されることにより、電子蓄積部3bに蓄積された電子は、転送ゲート電極9下の転送チャネル3(約4V)を介して、増倍ゲート電極8下の電子増倍部3a(約25V)に転送される。このとき、電子が格子原子と衝突電離することにより増倍される。そして、期間Gにおいて転送ゲート電極9がオフ状態になることにより、増倍動作は完了する。
【0029】
そして、この状態から上述した電子の転送動作を行うことによって増倍された電子はFD領域5に転送される。なお、転送ゲート電極7下および読出ゲート電極11下の各転送チャネル3の電位が、それ以外のゲート電極下の電位(約1V)よりも低い約0.5Vの電位に調整されることにより、電子の増倍動作時における電子のPD部4への移動、および、FD領域5への移動を抑制することが可能となる。
【0030】
また、電子増倍部3aおよび電子蓄積部3b間での電子の転送動作が複数回(たとえば、約400回)行われることにより、PD部4から転送された電子は約2000倍に増倍される。また、このように増倍および蓄積された電子による信号電荷は、上述した読出動作により、FD領域5を介して、電圧信号として読み出される。
【0031】
次に、上記第1実施形態におけるセンサ装置に設けたゲート電極の構成について行った種々のシミュレーション結果について説明する。
【0032】
まず、各々のゲート電極間の長さ(ギャップ長)と、ゲート電極から発生する電界の強度との関係についてのシミュレーションを行った。なお、凹凸形状部を備えた増倍ゲート電極の形状と比較するために、従来の構成と同様の矩形状のゲート電極(電極幅Wを約0.6μmに調整)についてシミュレーションを行った。
【0033】
図8に示すように、矩形状のゲート電極におけるゲート電極間の長さ(ギャップ長)を約0.05μmに調整した場合には、電界強度の最大値は約2.5MV/cmであった。同様に、ギャップ長を約0.075μmに調整した場合には電界強度の最大値は約1.67MV/cmであるとともに、ギャップ長を約0.10μmに調整した場合には電界強度の最大値は約1.25MV/cmであった。以上の結果より、ギャップ長が小さい程電界強度が大きくなることが判明した。なお、上記シミュレーションにおいては、ゲート電極は矩形状に形成されていることから、ゲート電極における所定の領域に電界集中が発生することはなかった。
【0034】
これにより、第1実施形態による構成においてギャップ長L1(図4参照)の大きさを調整する場合、上記シミュレーション結果に基づいてより小さくするのが好ましいと考えられる。このとき、ギャップ長を小さくした場合には電界強度が大きくなる一方で、電極間の耐圧が低下すると考えられるため、ギャップ長L1は約0.05μm程度の大きさであるのが好ましいと考えられる。
【0035】
次に、第1実施形態に示した増倍ゲート電極8から発生する電界の強度と、増倍ゲート電極8の凸状部8eの尖端角α(図4参照)との関係についてのシミュレーションを行った。なお、ギャップ長L1は約0.05μmに調整されている。
【0036】
図9に示すように、凸状部8eの先端角αを約30度に調整した場合には、電界強度の最大値は約19.6MV/cmであった。同様に、尖端角αを約90度に調整した場合には電界強度の最大値は約7.07MV/cmであるとともに、尖端角αを約145度に調整した場合には電界強度の最大値は約3.95MV/cmであった。また、尖端角αがいずれの角度の場合においても凸状部8eの先端部分(頂点部分)において電界集中が発生し、電界強度が最大であった。
【0037】
以上の結果により、図8および図9に示すように、増倍ゲート電極8に凹凸形状部8dを形成する場合の方が、凸状部8eの尖端角αの大きさに係わらず従来の構成に比べて電界強度の最大値が大きいことが判明した。これは、従来の構成のゲート電極(矩形状)とは異なり、増倍ゲート電極8に凹凸形状部8dを形成することにより、凸状部8eにおいて電界集中が発生するためであると考えられる。
【0038】
また、第1実施形態による構成において、尖端角αが鋭角になる程電界強度が高くなることから、より鋭角に形成するのが好ましいと考えられる。この場合、それぞれの尖端角αを鋭角に形成する程凹凸形成部8dに、より多数の凸状部8eを設けることが可能となる。これにより、より多数の凸状部8eが設けられる分、電界集中が発生する部分を多く形成することが可能となるので、より増倍特性を向上させることが可能であると考えられる。
【0039】
次に、第1実施形態に示した凹凸形状部8dを含む増倍ゲート電極8による増倍動作と、従来の矩形状のゲート電極による増倍動作との増倍特性を比較するために行った実験について説明する。
【0040】
図10は、増倍動作を行うために増倍ゲート電極8および従来のゲート電極にそれぞれ印加する電圧(増倍電圧)と、それに対する増倍率の大きさとの関係を示す図である。図10に示すように、同じ大きさの増倍電圧をそれぞれのゲート電極に加えた場合、印加電圧の大きさに係わらず、第1実施形態の増倍ゲート電極8による電子の増倍率の方が、従来のゲート電極による電子の増倍率よりも大きいことが判明した。また、印加電圧を次第に大きくした場合の従来のゲート電極による電子の増倍率の上昇率に対して、増倍ゲート電極8による電子の増倍率の上昇率がより大きくなることが判明した。なお、図10は、それぞれ、増倍動作を100回行った実験結果について示している。
【0041】
以上の結果により、第1実施形態における増倍ゲート電極8により増倍動作を行った場合、凹凸形状部8dの各凸状部8eにおいて電界集中が発生する分、従来のゲート電極に比べてより増倍率が大きくなると考えられる。
【0042】
また、第1実施形態では、増倍ゲート電極8とともに転送ゲート電極9にも鋸歯形状の凹凸形状部9bが形成されていることから、転送ゲート電極9側においても電界集中が発生すると考えられる。ここで、電子の増倍動作は、電子増倍部3aと転送ゲート電極9との境界付近から電子増倍部3aに至る領域において行われる。したがって、増倍ゲート電極8のみならず転送ゲート電極9にも凹凸形状部9bが形成されている分、さらに電界強度が大きくなるとともに、その分増倍特性が向上すると考えられる。
【0043】
本発明の第1実施形態に係るセンサ装置によれば、以下の効果を得ることができる。
【0044】
(1)増倍ゲート電極8の電極部8aの側面8cに鋸歯形状からなる凹凸形状部8dを設けることによって、増倍ゲート電極8に増倍電圧を印加した際に凹凸形状部8dの各々の凸状部8eにおいて電界集中が発生する。これにより、増倍ゲート電極8下の転送チャネル3(電子増倍部3a)における電界強度を大きくすることができる。したがって、従来の矩形状のゲート電極を用いる場合に比べてより増倍率を高くすることができるので、その分、より一層センサ装置を高感度化させることができる。
【0045】
(2)たとえばゲート電極の電極幅を小さくした場合には、電極の平面積が小さくなる分電界が小さくなるために増倍率は小さくなる。その一方で、増倍ゲート電極8の構成においては従来のゲート電極に比べて増倍率をより高くすることができることから、従来のゲート電極を用いる場合に比べて増倍ゲート電極8の電極幅を小さくした場合であっても従来と略同等の増倍率を得ることができる。したがって、増倍ゲート電極8の電極幅を小さくした場合、その分PD部4の形成可能な領域(平面積)を大きくすることができるので、従来のセンサ装置と同等の増倍特性を維持したままで、センサ装置を高感度化させることができる。
【0046】
(3)従来の矩形状のゲート電極に比べて増倍率を高くすることができることにより、増倍ゲート電極8に印加される増倍電圧が従来のゲート電極に印加される増倍電圧に比べて低電圧であっても、従来と略同等の増倍率を得ることができる。これにより、消費電力を低減することができる。
【0047】
(4)転送ゲート電極9の側面9aに鋸歯形状を形成しておくことによって、別途増倍ゲート電極8の凹凸形状部8dを形成するための工程を設けることなく、転送ゲート電極9の形成後に増倍ゲート電極8を形成することによって、増倍ゲート電極8に凹凸形状部8dを形成することができる。これにより、製造プロセスが複雑化するのを抑制することができる。
【0048】
(第2実施形態)
図11および図12は、本発明の第2実施形態によるCMOSイメージセンサの構造について説明するための図である。第2実施形態では、凹凸形状部8dを鋸歯形状に形成した第1実施形態とは異なり、増倍ゲート電極208の凹凸形状部208dを矩形波形状に形成した場合について説明する。
【0049】
図11に示すように、増倍ゲート電極208の電極部208aの転送ゲート電極209側の側面208cには、平面的に見て矩形波形状に形成された凹凸形状部208dが形成されているとともに、凹凸形状部208dに対向する転送ゲート電極209の側面209aには、凹凸形状部208dに対応する矩形波形状の凹凸形状部209bが形成されている。
【0050】
図12に示すように、矩形波形状に形成された凹凸形状部208dは、平面的に見て、増倍ゲート電極208の側面208cから内側(増倍ゲート電極208側)に約0.05μmの長さL3分窪む矩形状の凹部208eを含むとともに、凹部208eは、増倍ゲート電極208が延びる方向に沿って約0.5μmの長さL4を有する。また、凹部208eの内側端部は約90度の角度βを有する。そして、この凹部208eが約0.5μm(L4)間隔で増倍ゲート電極208の側面208cに沿って形成されていることにより、凹凸形状部208dが矩形波状に構成されている。
【0051】
転送ゲート電極209の凹凸形状部209bは、平面的に見て、側面209aから約0.05μmの長さL3突出する突出部209cを含むとともに、突出部209cは転送ゲート電極209が延びる方向に沿って約0.5μmの長さL4を有する。そして、突出部209cが約0.5μm(L4)間隔で転送ゲート電極209が延びる方向に沿って形成されていることによって、増倍ゲート電極208の凹凸形状部208dに対応した形状に形成されている。この場合においても、第1実施形態と同様に、突出部209cを含む転送ゲート電極209を形成した後に第2絶縁膜6bを形成し、その後に増倍ゲート電極208を形成することによって上記の構成となる。なお、第2実施形態のその他の構成および動作は、第1実施形態と同様である。
【0052】
次に、凹部208eを含む凹凸形状部208dが形成された増倍ゲート電極208から発生する電界の強度についてのシミュレーションについて説明する。
【0053】
図10に示すように、凹部208eの内側端部が約90度である矩形波形状の凹凸形状部208dを備えた場合、増倍ゲート電極208における電界強度の最大値は約6.16MV/cmであった。これにより、凹凸形状部208dを矩形波状に形成した場合であっても、従来の構成からなるゲート電極に比べて電界強度の最大値が大きいことが判明した。これは、第1実施形態と同様に、凹凸形状部208dの角部分(内側端部)において電界集中が発生し、電界強度が大きくなるためと考えられる。
【0054】
次に、第2実施形態に示した凹凸形状部208dを含む増倍ゲート電極208による増倍動作と、従来の構成によるゲート電極による増倍動作との増倍特性を比較するために行った実験について説明する。
【0055】
図10に示すように、第2実施形態においても、増倍ゲート電極208および従来のゲート電極にそれぞれ同じ大きさの印加電圧を加えた場合、印加電圧の大きさに係わらず、第2実施形態の増倍ゲート電極208による電子の増倍率の方が従来のゲート電極による電子の増倍率よりも大きいことが判明した。すなわち、第1実施形態と同様に、増倍ゲート電極208により増倍動作を行った際に凹凸形状部208dの内側端部において電界集中が発生する(電界強度が大きくなる)分、従来のゲート電極に比べてより増倍率が大きくなると考えられる。
【0056】
本発明の第2実施形態に係るセンサ装置によれば、以下の効果を得ることができる。
【0057】
(5)増倍ゲート電極208の凹凸形状部208dを矩形波形状に形成した場合であっても従来の構成によるゲート電極により増倍動作を行う場合に比べて、より高い増倍率を得ることができるので、その分、増倍効率を高くすることができる。したがって、第2実施形態における構成においてもセンサ装置をより一層高感度化させることができる。
【0058】
(第3実施形態)
図13は、本発明の第3実施形態によるCMOSイメージセンサの全体構成を示した断面図である。第3実施形態では、5本のゲート電極により構成された第1実施形態によるセンサ装置とは異なり、4本のゲート電極により構成された例について説明する。
【0059】
図13に示すように、第1絶縁膜6aおよび第2絶縁膜6bの表面上に、PD部304側からFD領域5側に向かって蓄積ゲート電極310、転送ゲート電極309、増倍ゲート電極308および読出ゲート電極311がこの順番に形成されている。蓄積ゲート電極310および増倍ゲート電極308は、それぞれ、隣接する転送ゲート電極309および読出ゲート電極311に乗り上げるように構成されている。そして、蓄積ゲート電極310と増倍ゲート電極308との間において、転送ゲート電極309を介して電子の増倍動作が行われるように構成されている。
【0060】
増倍ゲート電極308の電極部308aの転送ゲート電極309側の側面308cには、第1実施形態と同様に鋸歯形状からなる凹凸形状部308dが形成されている。また、転送ゲート電極309の増倍ゲート電極308側の側面309aには、増倍ゲート電極308の凹凸形状部308dに対応する鋸歯形状の凹凸形状部309bが形成されている。なお、第3実施形態のその他の構成および動作は、第1実施形態と同様である。
【0061】
本発明の第3実施形態に係るセンサ装置によれば、以下の効果を得ることができる。
【0062】
(6)4本のゲート電極によりセンサ装置を構成することによって、5本のゲート電極を備えたセンサ装置に比べてゲート電極の本数が少ない分、PD部304が構成される領域(平面積)をより大きくすることができる。したがって、PD部304の平面積が大きくなる分、集光率をより高くすることができるので、より高感度にすることができる。
【0063】
(第4実施形態)
図14は、本発明の第4実施形態によるCMOSイメージセンサの全体構成を示した断面図である。第4実施形態では、5本または4本のゲート電極により構成された第1または第3実施形態のセンサ装置とは異なり、3本のゲート電極により構成された例について説明する。
【0064】
図14に示すように、第1絶縁膜6aおよび第2絶縁膜6bの表面上に、PD部404側からFD領域5側に向かって転送ゲート電極409、増倍ゲート電極408および読出ゲート電極411がこの順番に形成されている。増倍ゲート電極408は、隣接する転送ゲート電極409および読出ゲート電極411に乗り上げるように構成されている。そして、PD部404と増倍ゲート電極408との間において、転送ゲート電極409を介して電子の増倍動作が行われるように構成されている。
【0065】
増倍ゲート電極408の電極部408aにおける転送ゲート電極409側の側面408cには、第1実施形態と同様に鋸歯形状からなる凹凸形状部408dが形成されている。また、転送ゲート電極409における増倍ゲート電極408側の側面409aには、増倍ゲート電極408の凹凸形状部408dに対応する鋸歯状の凹凸形状部409bが形成されている。なお、第4実施形態のその他の構成および動作は、第1実施形態と同様である。
【0066】
本発明の第4実施形態に係るセンサ装置によれば、以下の効果を得ることができる。
【0067】
(7)3本のゲート電極によりセンサ装置を構成することにより、4本のゲート電極からなるセンサ装置を構成する場合に比べてさらにゲート電極の本数が少ない分、PD部404が構成された領域(平面積)をより大きくすることができる。したがって、PD部404の平面積が大きくなる分、さらにセンサ装置を高感度にすることができる。
【0068】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0069】
たとえば、上記第1〜第4実施形態では、センサ装置の一例としてCMOSイメージセンサ(撮像装置)に本発明を適用する例を示したが、本発明はこれに限らず、センシング機能により電子(信号電荷)を発生させる装置に広く適用可能である。一例として、たとえば、図15に示すように、第1実施形態において配置したPD部4の代わりに電荷生成部540を配置する。これにより、種々のセンサ装置として駆動させることも可能であるとともに、上記構成により上記第1実施形態と同様の効果を得ることが可能である。また、上記第1実施形態と同様の動作を行うことにより、生成した電子(センシングしたデータ)を増倍させることも可能である。
【0070】
また、上記第1〜第4実施形態では、センサ装置の一例として各画素において信号電荷を増幅するアクティブ(Active)型のCMOSイメージセンサを示したが、本発明はこれに限らず、各画素において信号電荷を増幅しないパッシブ(Passive)型のCMOSイメージセンサにも適用可能である。
【0071】
また、上記第1〜第4施形態では、信号電荷として電子を用いた例を示したが、本発明はこれに限らず、基板不純物の導電型および印加する電圧の極性を全て反対にすることにより、信号電荷として正孔を用いるようにしてもよい。
【0072】
また、上記第1〜第4実施形態では、互いに隣接する増倍ゲート電極および転送ゲート電極の両方に凹凸形状部を形成する例を示したが、本発明はこれに限らず、増倍ゲート電極にのみ凹凸形状部を設けてもよい。
【0073】
また、上記第1〜第4実施形態では、増倍ゲート電極または蓄積ゲート電極が、それぞれ隣接する転送ゲート電極または読出ゲート電極に乗り上げるように形成する例を示したが、本発明はこれに限らず、全てのゲート電極を単一層により形成する場合であっても本発明を適用可能である。この場合、各々のゲート電極間に第2絶縁膜が形成されてもよいし、層間絶縁膜が形成されてもよい。
【0074】
また、上記第1〜第4実施形態では、増倍ゲート電極に鋸歯形状または矩形波形状からなる凹凸形状部を形成する例を示したが、本発明はこれに限らず、たとえば台形形状(多角形形状)など、上記実施形態以外の凹凸形状部を形成してもよい。
【0075】
上記第1および第2実施形態では、PD部に近い側に増倍ゲート電極を設けるとともにFD領域に近い側に蓄積ゲート電極を形成する例を示した。また、第3実施形態では、PD部に近い側に蓄積ゲート電極を設けるとともにFD領域に近い側に増倍ゲート電極を形成する例を示したが、本発明はこれに限らず、増倍ゲート電極と蓄積ゲート電極とを互いに反対側に形成してもよい。
【図面の簡単な説明】
【0076】
【図1】本発明の第1実施形態によるセンサ装置の全体構成を示した平面図である。
【図2】第1実施形態によるセンサ装置の画素部分の断面図である。
【図3】第1実施形態によるセンサ装置の画素部分の平面図である。
【図4】第1実施形態によるセンサ装置における増倍ゲート電極について説明するための拡大平面図である。
【図5】第1実施形態によるセンサ装置の等価回路図である。
【図6】第1実施形態によるセンサ装置の動作を説明するためのポテンシャル図である。
【図7】第1実施形態によるセンサ装置の動作を説明するためのポテンシャル図である。
【図8】第1および第2実施形態によるセンサ装置についてのシミュレーション結果を説明するための図である。
【図9】第1および第2実施形態によるセンサ装置についてのシミュレーション結果を説明するための図である。
【図10】第1および第2実施形態によるセンサ装置についての実験結果を説明するための図である。
【図11】第2実施形態によるセンサ装置の画素部分の平面図である。
【図12】第2実施形態によるセンサ装置における増倍ゲート電極について説明するための拡大平面図である。
【図13】第3実施形態によるセンサ装置の画素部分の断面図である。
【図14】第4実施形態によるセンサ装置の画素部分の断面図である。
【図15】本発明の変形例を説明するための断面図である。
【符号の説明】
【0077】
3 転送チャネル(電荷転送部)
6b 第2絶縁膜(絶縁膜)
8、208、308、408 増倍ゲート電極(第1電極)
8c、208c、308c、408c 側面(第1側面)
8d、208d、308d、408d 凹凸形状部(凹凸形状)
9、209、309、409 転送ゲート電極(第2電極)
9a、209a、309a、409a 側面(第2側面)
9b、209b、309b、409b 凹凸形状部(凹凸形状)
【特許請求の範囲】
【請求項1】
信号電荷を増加させる電界を発生するための第1電極と、
前記第1電極に隣接するとともに、前記第1電極に信号電荷を転送させる電界を発生するための第2電極とを備え、
前記第1電極は、平面的に見て、前記第2電極側の第1側面の少なくとも一部が凹凸形状を有する、センサ装置。
【請求項2】
前記第2電極は、前記第1電極の凹凸形状を有する第1側面に対向する第2側面が、前記第1電極の凹凸形状の形状に沿った凹凸形状を有する、請求項1に記載のセンサ装置。
【請求項3】
前記第1電極および前記第2電極の下方に設けられ、信号電荷を転送させる電荷転送部をさらに備え、
平面的に見て、前記第1電極および前記第2電極の凹凸形状は、前記電荷転送部に対して信号電荷の転送方向と交差する方向に延びるとともに、前記第2電極の凹凸形状の全域が前記電荷転送部に重なるように形成されている、請求項2に記載のセンサ装置。
【請求項4】
前記第1電極から信号電荷を増加させる電界を発生させる際に、前記第1電極の凹凸形状の角部において電界集中が発生することにより、前記第1電極の凹凸形状の領域から発生する電界が、前記第1電極の凹凸形状以外の領域から発生する電界よりも大きくなるように構成されている、請求項1〜3のいずれか1項に記載のセンサ装置。
【請求項5】
前記第1電極と前記第2電極との間に形成された絶縁膜をさらに備え、
前記絶縁膜は前記第2電極の凹凸形状に沿って形成されているとともに、前記第1電極の凹凸形状は、前記絶縁膜に沿って形成されている、請求項2〜4のいずれか1項に記載のセンサ装置。
【請求項1】
信号電荷を増加させる電界を発生するための第1電極と、
前記第1電極に隣接するとともに、前記第1電極に信号電荷を転送させる電界を発生するための第2電極とを備え、
前記第1電極は、平面的に見て、前記第2電極側の第1側面の少なくとも一部が凹凸形状を有する、センサ装置。
【請求項2】
前記第2電極は、前記第1電極の凹凸形状を有する第1側面に対向する第2側面が、前記第1電極の凹凸形状の形状に沿った凹凸形状を有する、請求項1に記載のセンサ装置。
【請求項3】
前記第1電極および前記第2電極の下方に設けられ、信号電荷を転送させる電荷転送部をさらに備え、
平面的に見て、前記第1電極および前記第2電極の凹凸形状は、前記電荷転送部に対して信号電荷の転送方向と交差する方向に延びるとともに、前記第2電極の凹凸形状の全域が前記電荷転送部に重なるように形成されている、請求項2に記載のセンサ装置。
【請求項4】
前記第1電極から信号電荷を増加させる電界を発生させる際に、前記第1電極の凹凸形状の角部において電界集中が発生することにより、前記第1電極の凹凸形状の領域から発生する電界が、前記第1電極の凹凸形状以外の領域から発生する電界よりも大きくなるように構成されている、請求項1〜3のいずれか1項に記載のセンサ装置。
【請求項5】
前記第1電極と前記第2電極との間に形成された絶縁膜をさらに備え、
前記絶縁膜は前記第2電極の凹凸形状に沿って形成されているとともに、前記第1電極の凹凸形状は、前記絶縁膜に沿って形成されている、請求項2〜4のいずれか1項に記載のセンサ装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2010−135625(P2010−135625A)
【公開日】平成22年6月17日(2010.6.17)
【国際特許分類】
【出願番号】特願2008−311193(P2008−311193)
【出願日】平成20年12月5日(2008.12.5)
【出願人】(000001889)三洋電機株式会社 (18,308)
【Fターム(参考)】
【公開日】平成22年6月17日(2010.6.17)
【国際特許分類】
【出願日】平成20年12月5日(2008.12.5)
【出願人】(000001889)三洋電機株式会社 (18,308)
【Fターム(参考)】
[ Back to top ]