ディスプレイパネル
【課題】電圧降下を抑えること。
【解決手段】ディスプレイパネル１は、１ドットのサブピクセルＰにつきトランジスタ２１〜２３及びキャパシタ２４が設けられたトランジスタアレイ基板５０を具備する。トランジスタ２１〜２３のドレイン・ソースとともにパターニングされた走査線Ｘ及び供給線Ｚには選択配線８９及び給電配線９０がそれぞれ積層され、選択配線８９及び給電配線９０がトランジスタアレイ基板５０の表面から凸設されている。トランジスタアレイ基板５０の表面にはサブピクセル電極２０ａがマトリクス状に配列され、サブピクセル電極２０ａに有機ＥＬ層２０ｂが積層され、有機ＥＬ層２０ｂに対向電極２０ｃが積層されている。選択配線８９及び給電配線９０の厚みによって、有機ＥＬ層２０ｂを湿式塗布法により塗り分けることができる。
【解決手段】ディスプレイパネル１は、１ドットのサブピクセルＰにつきトランジスタ２１〜２３及びキャパシタ２４が設けられたトランジスタアレイ基板５０を具備する。トランジスタ２１〜２３のドレイン・ソースとともにパターニングされた走査線Ｘ及び供給線Ｚには選択配線８９及び給電配線９０がそれぞれ積層され、選択配線８９及び給電配線９０がトランジスタアレイ基板５０の表面から凸設されている。トランジスタアレイ基板５０の表面にはサブピクセル電極２０ａがマトリクス状に配列され、サブピクセル電極２０ａに有機ＥＬ層２０ｂが積層され、有機ＥＬ層２０ｂに対向電極２０ｃが積層されている。選択配線８９及び給電配線９０の厚みによって、有機ＥＬ層２０ｂを湿式塗布法により塗り分けることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を用いたディスプレイパネルに関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンスディスプレイパネルは大きく分けてパッシブ駆動方式のものと、アクティブマトリクス駆動方式のものに分類することができるが、アクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイパネルが高コントラスト、高精細といった点でパッシブ駆動方式よりも優れている。例えば特許文献１に記載された従来のアクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイパネルにおいては、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）と、画像データに応じた電圧信号がゲートに印加されて有機ＥＬ素子に電流を流す駆動トランジスタと、この駆動トランジスタのゲートに画像データに応じた電圧信号を供給するためのスイッチングを行うスイッチ用トランジスタとが、画素ごとに設けられている。この有機エレクトロルミネッセンスディスプレイパネルでは、走査線が選択されるとスイッチング用トランジスタがオンになり、その時に輝度を表すレベルの電圧が信号線を介して駆動トランジスタのゲートに印加される。これにより、駆動トランジスタがオンになり、ゲート電圧のレベルに応じた大きさの駆動電流が電源から駆動トランジスタのソース−ドレインを介して有機ＥＬ素子に流れ、有機ＥＬ素子が電流の大きさに応じた輝度で発光する。走査線の選択が終了してから次にその走査線が選択されるまでの間では、スイッチ用トランジスタがオフになっても駆動トランジスタのゲート電圧のレベルが保持され続け、有機ＥＬ素子が電圧に応じた駆動電流の大きさに従った輝度で発光する。
【０００３】
有機エレクトロルミネッセンスディスプレイパネルを駆動するために、有機エレクトロルミネッセンスディスプレイパネルの周辺に駆動回路を設け、有機エレクトロルミネッセンスディスプレイパネルに敷設された走査線、信号線、電源線等に電圧を印加することが行われている。
【０００４】
また、従来のアクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイパネルでは、電源線のような有機ＥＬ素子に電流を流す配線はスイッチ用トランジスタ、駆動トランジスタ等といった薄膜トランジスタの材料を用いて薄膜トランジスタのパターニング工程と同時にパターニングされる。即ち、有機エレクトロルミネッセンスディスプレイパネルを製造するにあたって、薄膜トランジスタの電極のもととなる導電性薄膜に対してフォトリソグラフィー法、エッチング法を行うことによって、その導電性薄膜から薄膜トランジスタの電極を形状加工するとともに、同時に電極に接続される配線も形状加工する。そのため、配線が導電性薄膜から形成されると、配線が薄膜トランジスタの電極の厚さと同じになる。
【特許文献１】特開平８−３３０６００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、薄膜トランジスタの電極は、トランジスタとして機能することを前提に設計されているため、言い換えれば発光素子に電流を流すことを前提として設計していないため、その名の通り薄膜であり、このため、配線から複数の発光素子に電流を流そうとすると、配線の電気抵抗によって、電圧降下が発生したり、配線を通じた電流の流れの遅延が生じたりする。電圧降下及び電流遅延を抑えるために配線を低抵抗化することが望まれるが、そのためにトランジスタのソース、ドレイン電極となる金属層やゲート電極となる金属層を厚くしたり、これら金属層を電流が十分に流れる程度にかなり幅広にパターニングして低抵抗配線としたりすると、配線が他の配線や導電体等と平面視して重なる面積が増えてしまい、それらの間で寄生容量が発生してしまい、電流の流れを遅くする要因を発生してしまい、或いはトランジスタアレイ基板側からＥＬ光を出射するいわゆるボトムエミッション構造の場合、ＥＬ素子からの発光を配線が遮光してしまうので、発光面積の割合である開口率の低下を招いてしまっていた。また低抵抗化するために薄膜トランジスタのゲート電極を厚くすると、ゲート電極の段差を平坦化するための平坦化膜（例えば薄膜トランジスタが逆スタガ構造の場合、ゲート絶縁膜に相当）まで厚くしなければならず、トランジスタ特性が大きく変化してしまう恐れがあり、またソース、ドレイン電極を厚くすると、ソース、ドレイン電極のエッチング精度が低下してしまうため、やはりトランジスタの特性に悪影響を及ぼす恐れがある。
【０００６】
そこで、本発明は、電圧降下・信号遅延を抑え、良好に発光素子を駆動することを目的とする。
【課題を解決するための手段】
【０００７】
以上の課題を解決するために、本発明のディスプレイパネルは、
ゲート、ゲート絶縁膜、ソース・ドレインを備えたトランジスタがサブピクセルごとに設けられてなるトランジスタアレイ基板と、
前記トランジスタアレイ基板の表面に凸設され、互いに平行となるよう配列された複数の配線と、
前記各配線の間において前記各配線に沿って前記トランジスタアレイ基板の表面に配列され、サブピクセルごとに設けられた複数のサブピクセル電極と、
前記各サブピクセル電極上に成膜された発光層と、
前記発光層上に積層された対向電極と、を備える。
【０００８】
前記トランジスタは、ソース、ドレインの一方がサブピクセル電極に接続された駆動トランジスタと、前記駆動トランジスタのソース−ドレイン間に書込電流を流すスイッチトランジスタと、発光期間に前記駆動トランジスタのソース−ゲート間の電圧を保持する保持トランジスタとを有してもよい。
前記複数の配線は、前記駆動トランジスタのソース、ドレインの他方と接続された給電配線と、前記スイッチトランジスタを選択する選択配線と、前記対向電極に接続された共通配線を有してもよい。
前記発光層は、前記給電配線、前記選択配線及び前記共通配線のうちの任意の２つの間に成膜されていてもよい。
前記複数の配線は、任意の順に並列された前記給電配線、前記選択配線及び前記共通配線を一組として、この組を複数配列してなってもよい。
前記サブピクセルは、赤サブピクセル、緑サブピクセル及び青サブピクセルを有してもよい。
前記サブピクセルは、任意の順に並列された前記赤サブピクセル、前記緑サブピクセル及び前記青サブピクセルを一組として、この組を複数配列してなってもよい。
好ましくは、上記ディスプレイパネルが、前記複数の配線それぞれを被覆した撥水性・撥油性の疎水膜を更に備える。
【０００９】
好ましくは、前記対向電極が前記疎水膜を介して前記複数の配線を被覆する。
【００１０】
好ましくは、前記疎水膜が絶縁性を有し、前記配線が前記トランジスタのソース、ドレイン、ゲートの何れかに導通している。
【００１１】
好ましくは、前記疎水膜が導電性を有する。
また、本発明における他のディスプレイパネルは、
複数のサブピクセル電極と、
前記複数のサブピクセル電極に設けられた複数の発光層と、
前記複数の発光層に設けられた対向電極と、
前記複数のサブピクセル電極にそれぞれ接続された複数の駆動トランジスタと、
前記複数の駆動トランジスタのソース−ドレイン間にそれぞれ書込電流を流す複数のスイッチトランジスタと、
前記複数の駆動トランジスタのソース−ゲート間の電圧をそれぞれ保持する複数の保持トランジスタと、
前記複数の駆動トランジスタ、前記複数のスイッチトランジスタ及び前記複数の保持トランジスタにおけるソース、ドレイン及びゲートとなる層と異なる導電層によって形成され、前記複数の駆動トランジスタのドレインと接続された給電配線と、
前記複数の駆動トランジスタ、前記複数のスイッチトランジスタ及び前記複数の保持トランジスタにおけるソース、ドレイン及びゲートとなる層と異なる導電層によって形成され、前記スイッチトランジスタを選択する選択配線と、
前記対向電極に接続された共通配線と、
を有する。
【００１２】
本発明によれば、配線がトランジスタアレイ基板の表面に凸設されているから、配線がトランジスタのドレイン・ソース・ゲートとは別に形成される。そのため、配線の幅を広くせずとも配線を厚くすることができ、給電配線を低抵抗化することができる。そのため、配線を通じてトランジスタ・サブピクセル電極に信号を出力した場合でも、電圧降下を抑えることができるとともに信号遅延も抑えることができる。
【００１３】
また、トランジスタアレイ基板の表面に配線が凸設されているから、湿式塗布法により発光層をパターニングする際に、隣り合うサブピクセル同士で発光層用の液が混ざらないようにすることができる。
【発明の効果】
【００１４】
本発明によれば、配線を厚くすることができるので、配線を低抵抗化することができる。配線の低抵抗化によって信号遅延、電圧降下を抑えることができる。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。また、以下の説明において、エレクトロルミネッセンス（Electro Luminescence）という用語をＥＬと略称する。
【００１６】
〔ディスプレイパネルの平面レイアウト〕
図１には、アクティブマトリクス駆動方式で動作するディスプレイパネル１の絶縁基板２上に設けられた複数のピクセルの画素３のうち隣接する４つを示した概略平面図が示されている。このディスプレイパネル１においては、複数の赤サブピクセルＰｒが水平方向（行方向）に沿って配列され、複数の緑サブピクセルＰｇが水平方向に沿って配列され、複数の青サブピクセルＰｂが水平方向に沿って配列されている。垂直方向（列方向）の配列順に着目すると、赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの順に繰り返し配列されている。そして、１ドットの赤サブピクセルＰｒ、１ドットの緑サブピクセルＰｇ、１ドットの青サブピクセルＰｂの組み合わせが１つの画素３となり、このような画素３がマトリクス状に配列されている。なお、以下の説明において、サブピクセルＰはこれら赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの中の任意のサブピクセルを表し、サブピクセルＰについての説明は赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの何れについても適用される。
【００１７】
また、垂直方向に沿って延在した３本の信号線Ｙｒ，Ｙｇ，Ｙｂが１組となっており、３本の信号線Ｙｒ，Ｙｇ，Ｙｂの組み合わせを信号線群４という。１群の信号線群４に着目すると３本の信号線Ｙｒ，Ｙｇ，Ｙｂが互いに近接しているが、隣り合う信号線群４の間隔は同一信号線群４内の隣り合う信号線Ｙｒ，Ｙｇ，Ｙｂの間隔よりも広い。そして、垂直方向の画素３の列１列につき、１群の信号線群４が設けられている。すなわち、垂直方向に配列された１列のうちのサブピクセルＰｒ，Ｐｇ，Ｐｂは、１群の信号線群４の信号線Ｙｒ，Ｙｇ，Ｙｂにそれぞれ接続されている。
【００１８】
ここで、信号線Ｙｒは垂直方向の画素３の列のうち全ての赤サブピクセルＰｒに対して信号を供給するものであり、信号線Ｙｇは垂直方向の画素３の列のうち全ての緑サブピクセルＰｇに対して信号を供給するものであり、信号線Ｙｂは垂直方向の画素３の列のうち全ての青サブピクセルＰｂに対して信号を供給するものである。
【００１９】
また、複数本の走査線Ｘが水平方向に沿って延在し、これら走査線Ｘに対して複数本の供給線Ｚ、複数本の選択配線８９、複数本の給電配線９０及び複数本の共通配線９１が平行に設けられている。水平方向の画素３の列１列につき、１本の走査線Ｘと、１本の供給線Ｚと、１本の給電配線９０と、１本の選択配線８９と、１本の共通配線９１とが設けられている。具体的には、共通配線９１は垂直方向に隣り合う赤サブピクセルＰｒと緑サブピクセルＰｇの間に配置され、走査線Ｘ及び選択配線８９は垂直方向に隣り合う緑サブピクセルＰｇと青サブピクセルＰｂとの間に配置され、供給線Ｚ及び給電配線９０は青サブピクセルＰｂと隣の画素３の赤サブピクセルＰｒとの間に配置されている。選択配線８９及び給電配線９０は同じ膜厚である。
【００２０】
ここで、走査線Ｘは水平方向に沿って配列された一行分の画素３の全サブピクセルＰｒ，Ｐｇ，Ｐｂに信号を供給するものであり、供給線Ｚも水平方向に沿って配列された一行分の画素３の全サブピクセルＰｒ，Ｐｇ，Ｐｂに信号を供給するものである。
【００２１】
また、平面視して、走査線Ｘには選択配線８９が延在方向に重なることによって電気的に導通されており、供給線Ｚには給電配線９０が延在方向に重なることによって電気的に導通されている。
【００２２】
サブピクセルＰｒ，Ｐｇ，Ｐｂの色は、後述する有機ＥＬ素子２０（図２等に図示）の発光色によって定まる。図１において水平方向に長尺な矩形状で示されたサブピクセルＰｒ，Ｐｇ，Ｐｂの位置は、有機ＥＬ素子２０のアノードであるサブピクセル電極２０ａ（図２等に図示）の位置を表したものである。すなわち、ディスプレイパネル１全体に着目して平面視した場合、複数のサブピクセル電極２０ａがマトリクス状に配列されており、１つのサブピクセル電極２０ａによって１ドットのサブピクセルＰが定まる。従って、給電配線９０と隣の共通配線９１との間において複数のサブピクセル電極２０ａが水平方向に沿って配列され、共通配線９１と隣の選択配線８９との間において複数のサブピクセル電極２０ａが水平方向に沿って配列され、選択配線８９と隣りの給電配線９０との間において複数のサブピクセル電極２０ａが水平方向に沿って配列されている。また、信号線群４上には、当該信号線群４上方に位置する電極又は配線との間で寄生容量とならない程度に十分な厚さの絶縁膜を介在させていれば、信号線群４は、当該信号線群４に接続されたサブピクセル電極２０ａと平面視して重なってもよく、また、当該信号線群４に接続されたサブピクセルに隣接する一方のサブピクセルのサブピクセル電極２０ａと平面視して重なってもよい。ディスプレイパネル１がボトムエミッション構造であれば、信号線群４は、サブピクセル電極２０ａと平面視して重ならないことが好ましい。
【００２３】
ｍ、ｎをそれぞれ２以上の整数とし、画素３が垂直方向に沿ってｍピクセルだけ、水平方向に沿ってｎピクセルだけ配列されていると、サブピクセル電極２０ａは垂直方向に沿ってサブピクセルの一列分の数と同数の（３×ｍ）個だけ、水平方向に沿ってサブピクセルの一行分の数と同数のｎ個だけ配列されている。この場合、信号線群４がｎ群になり、走査線Ｘ、供給線Ｚ、選択配線８９、給電配線９０及び共通配線９１はそれぞれｍ本になる。後述する有機ＥＬ素子２０の有機ＥＬ層２０ｂとなる有機化合物含有液を一行分のサブピクセル内に堰き止める隔壁としても機能する選択配線８９、給電配線９０及び共通配線９１の総和は（３×ｍ）本になるが、全行の有機化合物含有液を各行毎のサブピクセル内に仕切るためには（３×ｍ＋１）本必要になる。このため、共通配線９１と同じ高さ且つ同じ長さの（３×ｍ＋１）本目の隔壁ダミー配線を、選択配線８９、給電配線９０及び共通配線９１と行方向に並列させる。
【００２４】
〔サブピクセルの回路構成〕
次に、サブピクセルＰｒ，Ｐｇ，Ｐｂの回路構成について図２の等価回路図を用いて説明する。何れのサブピクセルＰｒ，Ｐｇ，Ｐｂも同様に構成されており、１ドットのサブピクセルＰにつき、有機ＥＬ素子２０、Ｎチャネル型のアモルファスシリコン薄膜トランジスタ（以下単にトランジスタと記述する。）２１，２２，２３及びキャパシタ２４が設けられている。以下では、トランジスタ２１をスイッチトランジスタ２１と称し、トランジスタ２２を保持トランジスタ２２と称し、トランジスタ２３を駆動トランジスタ２３と称する。なお、図２及び以下の説明において、赤サブピクセルＰｒの場合では信号線Ｙが図１の信号線Ｙｒを表し、緑サブピクセルＰｇの場合では信号線Ｙが図１の信号線Ｙｇを表し、青サブピクセルＰｂの場合では信号線Ｙが図１の信号線Ｙｂを表す。
【００２５】
スイッチトランジスタ２１においては、ソース２１ｓが信号線Ｙに導通し、ドレイン２１ｄが有機ＥＬ素子２０のサブピクセル電極２０ａ、駆動トランジスタ２３のソース２３ｓ及びキャパシタ２４の上層電極２４Ｂに導通し、ゲート２１ｇが保持トランジスタ２２のゲート２２ｇとともに走査線Ｘ及び選択配線８９に導通している。
【００２６】
保持トランジスタ２２においては、ソース２２ｓが駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の下層電極２４Ａに導通し、ドレイン２２ｄが駆動トランジスタ２３のドレイン２３ｄ及び供給線Ｚに導通し、ゲート２２ｇがスイッチトランジスタ２１のゲート２１ｇ及び走査線Ｘに導通している。
【００２７】
駆動トランジスタ２３においては、ソース２３ｓが有機ＥＬ素子２０のサブピクセル電極２０ａ、スイッチトランジスタ２１のドレイン２１ｄ及びキャパシタ２４の電極２４Ｂに導通し、ドレイン２３ｄが保持トランジスタ２２のドレイン２２ｄ及び供給線Ｚに導通し、ゲート２３ｇが保持トランジスタ２２のソース２２ｓ及びキャパシタ２４の下層電極２４Ａに導通している。
【００２８】
有機ＥＬ素子２０のカソードとなる対向電極２０ｃは共通配線９１に導通している。
【００２９】
垂直方向に沿って一列に配列された何れの赤サブピクセルＰｒのスイッチトランジスタ２１のソース２１ｓも共通の信号線Ｙｒに導通し、垂直方向に沿って一列に配列された何れの緑サブピクセルＰｇのスイッチトランジスタ２１のソース２１ｓも共通の信号線Ｙｇに導通し、垂直方向に沿って一列に配列された何れの青サブピクセルＰｂのスイッチトランジスタ２１のソース２１ｓも共通の信号線Ｙｂに導通している。
【００３０】
一方、水平方向に沿って配列された一行分の画素３の何れのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１のゲート２１ｇも共通の走査線Ｘに導通し、水平方向に沿って配列された一行分の画素３の何れのサブピクセルＰｒ，Ｐｇ，Ｐｂの保持トランジスタ２２のゲート２２ｇも共通の走査線Ｘに導通し、水平方向に沿って配列された一行分の画素３の何れのサブピクセルＰｒ，Ｐｇ，Ｐｂの保持トランジスタ２２のドレイン２２ｄも共通の供給線Ｚに導通し、水平方向に沿って配列された一行分の画素３の何れのサブピクセルＰｒ，Ｐｇ，Ｐｂの駆動トランジスタ２３のドレイン２３ｄも共通の供給線Ｚに導通している。
【００３１】
〔画素の平面レイアウト〕
画素３の平面レイアウトについて図３〜図５を用いて説明する。図３は、赤サブピクセルＰｒの電極を主に示した平面図であり、図４は、緑サブピクセルＰｇの電極を主に示した平面図であり、図５は、青サブピクセルＰｂの電極を主に示した平面図である。なお、図３〜図５においては、図面を見やすくするために、有機ＥＬ素子２０のサブピクセル電極２０ａ及び対向電極２０ｃの図示を省略する。
【００３２】
図３に示すように、赤サブピクセルＰｒにおいては、平面視して、駆動トランジスタ２３が供給線Ｚ及び給電配線９０に沿うように配置され、スイッチトランジスタ２１が共通配線９１に沿うように配置され、保持トランジスタ２２が供給線Ｚの近くの赤サブピクセルＰｒの角部に配置されている。
【００３３】
図４に示すように、緑サブピクセルＰｇにおいては、平面視して、駆動トランジスタ２３が共通配線９１に沿うように配置され、スイッチトランジスタ２１が走査線Ｘ及び選択配線８９に沿うように配置され、保持トランジスタ２２が共通配線９１の近くの緑サブピクセルＰｇの角部に配置されている。
【００３４】
図５に示すように、青サブピクセルＰｂにおいては、平面視して、駆動トランジスタ２３が走査線Ｘに沿うように配置され、スイッチトランジスタ２１が隣の行の供給線Ｚ及び給電配線９０に沿うように配置され、保持トランジスタ２２が走査線Ｘの近くの青サブピクセルＰｂの角部に配置されている。
【００３５】
図３〜図５に示すように、何れのサブピクセルＰｒ，Ｐｇ，Ｐｂでも、キャパシタ２４が隣の列の信号線群４に沿って配置されている。
【００３６】
なお、ディスプレイパネル１全体を平面視して、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１だけに着目すると、複数のスイッチトランジスタ２１がマトリクス状に配列され、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂの保持トランジスタ２２だけに着目すると、複数の保持トランジスタ２２がマトリクス状に配列され、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂの駆動トランジスタ２３だけに着目すると、複数の駆動トランジスタ２３がマトリクス状に配列されている。
【００３７】
〔ディスプレイパネルの層構造〕
ディスプレイパネル１の層構造について図６を用いて説明する。ここで、図６は、図３〜図５に示された破断線VI−VIに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。
【００３８】
ディスプレイパネル１は、光透過性を有する絶縁基板２に対して種々の層を積層したものである。絶縁基板２は可撓性のシート状に設けられているか、又は剛性の板状に設けられている。
【００３９】
まず、トランジスタ２１〜２３の層構造について説明する。図６に示すように、スイッチトランジスタ２１は、絶縁基板２上に形成されたゲート２１ｇと、ゲート２１ｇ上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１を挟んでゲート２１ｇに対向した半導体膜２１ｃと、半導体膜２１ｃの中央部上に形成されたチャネル保護膜２１ｐと、半導体膜２１ｃの両端部上において互いに離間するよう形成され、チャネル保護膜２１ｐに一部重なった不純物半導体膜２１ａ，２１ｂと、不純物半導体膜２１ａ上に形成されたドレイン２１ｄと、不純物半導体膜２１ｂ上に形成されたソース２１ｓと、から構成されている。なお、ドレイン２１ｄ及びソース２１ｓは一層構造であっても良いし、二層以上の積層構造であっても良い。
【００４０】
駆動トランジスタ２３は、絶縁基板２上に形成されたゲート２３ｇと、ゲート２３ｇ上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１を挟んでゲート２３ｇに対向した半導体膜２３ｃと、半導体膜２３ｃの中央部上に形成されたチャネル保護膜２３ｐと、半導体膜２３ｃの両端部上において互いに離間するよう形成され、チャネル保護膜２３ｐに一部重なった不純物半導体膜２３ａ，２３ｂと、不純物半導体膜２３ａ上に形成されたドレイン２３ｄと、不純物半導体膜２３ｂ上に形成されたソース２３ｓと、から構成されている。図３〜図５に示すように平面視した場合、駆動トランジスタ２３が櫛歯状に設けられていることで、駆動トランジスタ２３のチャネル幅が広くなっている。ドレイン２３ｄ及びソース２３ｓは一層構造であっても良いし、二層以上の積層構造であっても良い。
【００４１】
なお、保持トランジスタ２２は、駆動トランジスタ２３と同様の層構造となっているため、保持トランジスタ２２の断面図については省略する。また、何れのサブピクセルＰｒ，Ｐｇ，Ｐｂでも、スイッチトランジスタ２１、保持トランジスタ２２及び駆動トランジスタ２３が同様の層構造になっている。
【００４２】
次に、キャパシタ２４の層構造について説明する。キャパシタ２４は、絶縁基板２上に形成された下層電極２４Ａと、下層電極２４Ａ上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１を挟んで下層電極２４Ａに対向した上層電極２４Ｂと、から構成されている。何れのサブピクセルＰｒ，Ｐｇ，Ｐｂでもキャパシタ２４は同様の層構造になっている。
【００４３】
次に、トランジスタ２１〜２３及びキャパシタ２４の各層と信号線Ｙ、走査線Ｘ及び供給線Ｚとの関係について図３〜図６を用いて説明する。
【００４４】
接続線９６、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１のゲート２１ｇ、保持トランジスタ２２のゲート２２ｇ、駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の下層電極２４Ａ並びに全ての信号線Ｙｒ，Ｙｇ，Ｙｂは、絶縁基板２上にべた一面に成膜された導電性膜をフォトリソグラフィー法・エッチング法によってパターニングすることで形成されたものである。以下では、接続線９６、スイッチトランジスタ２１のゲート２１ｇ、保持トランジスタ２２のゲート２２ｇ、駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の電極２４Ａ並びに信号線Ｙｒ，Ｙｇ，Ｙｂの元となる導電性膜をゲートレイヤーという。
【００４５】
ゲート絶縁膜３１は、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１、保持トランジスタ２２、駆動トランジスタ２３及びキャパシタ２４に共通した絶縁膜であり、面内にべた一面に成膜されている。従って、ゲート絶縁膜３１は、スイッチトランジスタ２１のゲート２１ｇ、保持トランジスタ２２のゲート２２ｇ、駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の下層電極２４Ａ並びに信号線Ｙｒ，Ｙｇ，Ｙｂを被覆している。
【００４６】
全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１のドレイン２１ｄ・ソース２１ｓ、保持トランジスタ２２のドレイン２２ｄ・ソース２２ｓ、駆動トランジスタ２３のドレイン２３ｄ・ソース２３ｓ及びキャパシタ２４の上層電極２４Ｂ並びに全ての走査線Ｘ及び供給線Ｚは、ゲート絶縁膜３１上にべた一面に成膜された導電性膜をフォトリソグラフィー法・エッチング法によってパターニングすることで形成されたものである。以下では、スイッチトランジスタ２１のドレイン２１ｄ・ソース２１ｓ、保持トランジスタ２２のドレイン２２ｄ・ソース２２ｓ、駆動トランジスタ２３のドレイン２３ｄ・ソース２３ｓ及びキャパシタ２４の上層電極２４Ｂ並びに走査線Ｘ及び供給線Ｚの元となる導電性膜をドレインレイヤーという。
【００４７】
１つの画素３につき１つのコンタクトホール９２がゲート絶縁膜３１の走査線Ｘに重なる箇所に形成され、サブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１のゲート２１ｇ及び保持トランジスタ２２のゲート２２ｇがコンタクトホール９２を介して走査線Ｘに導通している。１ドットのサブピクセルＰにつき１つのコンタクトホール９４がゲート絶縁膜３１の信号線Ｙに重なる箇所に形成され、何れのサブピクセルＰｒ，Ｐｇ，Ｐｂにおいても、スイッチトランジスタ２１のソース２１ｓがコンタクトホール９４を介して信号線Ｙに導通している。１ドットのサブピクセルＰにつき１つのコンタクトホール９３がゲート絶縁膜３１の下層電極２４Ａに重なる箇所に形成され、何れのサブピクセルＰｒ，Ｐｇ，Ｐｂにおいても保持トランジスタ２２のソース２２ｓが駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の下層電極２４Ａに導通している。
【００４８】
赤サブピクセルＰｒにおいては、保持トランジスタ２２のドレイン２２ｄ及び駆動トランジスタ２３のドレイン２３ｄが供給線Ｚと一体に設けられている。それに対して、緑サブピクセルＰｇ及び青サブピクセルＰｂにおいては、保持トランジスタ２２のドレイン２２ｄ及び駆動トランジスタ２３のドレイン２３ｄの何れも、供給線Ｚに対して別体に設けられている。そこで、緑サブピクセルＰｇ及び青サブピクセルＰｂの保持トランジスタ２２のドレイン２２ｄ及び駆動トランジスタ２３のドレイン２３ｄは、以下のようにして供給線Ｚに導通している。
【００４９】
すなわち、１ピクセルの画素３につき１本の接続線９６が画素３を垂直方向に縦断するよう設けられている。この接続線９６は、ゲートレイヤーをパターニングすることで形成されたものであり、ゲート絶縁膜３１によって被覆されている。ゲート絶縁膜３１の供給線Ｚと接続線９６が重なる箇所には、コンタクトホール９７が形成され、そのコンタクトホール９７を介して接続線９６が供給線Ｚに導通している。また、緑サブピクセルＰｇにおいては、コンタクトホール９８がゲート絶縁膜３１の接続線９６と駆動トランジスタ２３のドレイン２３ｄとが重なる箇所に形成され、そのコンタクトホール９８を介して接続線９６と駆動トランジスタ２３のドレイン２３ｄが導通している。青サブピクセルＰｂにおいては、コンタクトホール９９がゲート絶縁膜３１の接続線９６と駆動トランジスタ２３のドレイン２３ｄとが重なる箇所に形成され、そのコンタクトホール９９を介して接続線９６と駆動トランジスタ２３のドレイン２３ｄが導通している。以上により、緑サブピクセルＰｇ及び青サブピクセルＰｂのどちらにおいても、保持トランジスタ２２のドレイン２２ｄ及び駆動トランジスタ２３のドレイン２３ｄが接続線９６を介して供給線Ｚ及び給電配線９０に導通している。
【００５０】
全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１、保持トランジスタ２２及び駆動トランジスタ２３並びに全ての走査線Ｘ及び供給線Ｚは、べた一面に成膜された窒化シリコン又は酸化シリコン等の保護絶縁膜３２によって被覆されている。なお、詳細については後述するが、保護絶縁膜３２は、走査線Ｘ及び供給線Ｚに重なる箇所で矩形状に分断されている。
【００５１】
保護絶縁膜３２には平坦化膜３３が積層されており、スイッチトランジスタ２１、保持トランジスタ２２及び駆動トランジスタ２３並びに走査線Ｘ及び供給線Ｚによる凹凸が平坦化膜３３によって解消されている。つまり、平坦化膜３３の表面が平坦となっている。平坦化膜３３は、ポリイミド等の感光性絶縁樹脂を硬化させたものである。なお、詳細については後述するが、平坦化膜３３は、走査線Ｘ及び供給線Ｚに重なる箇所で矩形状に分断されている。
【００５２】
このディスプレイパネル１をボトムエミッション型として用いる場合、すなわち、絶縁基板２を表示面として用いる場合には、ゲート絶縁膜３１、保護絶縁膜３２及び平坦化膜３３には透明な材料を用いる。絶縁基板２から平坦化膜３３までの積層構造をトランジスタアレイ基板５０という。
【００５３】
平坦化膜３３の表面、即ちトランジスタアレイ基板５０の表面上であって赤サブピクセルＰｒと緑サブピクセルＰｇの間には、走査線Ｘに平行な絶縁ライン６１が形成されている。絶縁ライン６１は、ポリイミド等の感光性絶縁樹脂を硬化させてなり、その上部には絶縁ライン６１より幅狭の共通配線９１が積層されている。共通配線９１は、メッキ法により形成されたものであるので、信号線Ｙ、走査線Ｘ及び供給線Ｚよりも十分に厚く、平坦化膜３３の表面に対して凸設されている。共通配線９１は銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましい。
【００５４】
共通配線９１の表面には、撥水性・撥油性を有した撥液性導電層５５が成膜されている。撥液性導電層５５は、次の化学式（１）に示されたトリアジルトリチオールのチオール基（−ＳＨ）の水素原子（Ｈ）が還元離脱し、硫黄原子（Ｓ）が共通配線９１の表面に酸化吸着したものである。
【００５５】
【化１】
【００５６】
撥液性導電層５５はトリアジルトリチオール分子が共通配線９１の表面に規則正しく並んだ分子一層からなる膜であるから、撥液性導電層５５が非常に低抵抗であって導電性を有する。なお、撥水性・撥油性を顕著にするためにトリアジルトリチオールに代えて、トリアジルトリチオールの１又は２のチオール基がフッ化アルキル基に置換されたものでも良い。
【００５７】
保護絶縁膜３２及び平坦化膜３３の各供給線Ｚに重なる箇所には、水平方向に沿って開口された長尺な溝３４が凹設され、更に、保護絶縁膜３２及び平坦化膜３３の各走査線Ｘに重なる箇所には水平方向に沿って開口された長尺な溝３５が凹設されている。これら溝３４，３５によって保護絶縁膜３２及び平坦化膜３３が矩形状に分断されている。溝３４には給電配線９０が埋められており、溝３４内において給電配線９０が供給線Ｚにそれぞれ積層されることによって電気的に接続されている。溝３５には選択配線８９が埋められており、溝３５内において選択配線８９が走査線Ｘにそれぞれ積層されることによって電気的に接続されている。
【００５８】
選択配線８９及び給電配線９０は、メッキ法により形成されたものであるので、信号線Ｙ、走査線Ｘ及び供給線Ｚよりも十分に厚い。更には、選択配線８９及び給電配線９０の厚さは、保護絶縁膜３２と平坦化膜３３の厚さの総計よりも厚く、平坦化膜３３の表面から凸設されている。選択配線８９及び給電配線９０のどちらも、銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましい。選択配線８９の表面に、撥水性・撥油性を有した疎水絶縁膜５３が成膜され、給電配線９０の表面には、撥水性・撥油性を有した疎水絶縁膜５４が成膜されている。
【００５９】
平坦化膜３３の表面、即ちトランジスタアレイ基板５０の表面上には、複数のサブピクセル電極２０ａがマトリクス状に配列されている。これらサブピクセル電極２０ａは、平坦化膜３３上にべた一面に成膜された透明導電性膜をフォトリソグラフィー法・エッチング法によってパターニングしたものである。
【００６０】
サブピクセル電極２０ａは、有機ＥＬ素子２０のアノードとして機能する電極である。即ち、サブピクセル電極２０ａの仕事関数が比較的高く、後述する有機ＥＬ層２０ｂへ正孔を効率よく注入するものが好ましい。また、サブピクセル電極２０ａは、ボトムエミッションの場合、可視光に対して透過性を有している。サブピクセル電極２０ａとしては、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）を主成分としたものがある。
【００６１】
なお、このディスプレイパネル１をトップエミッション型として用いる場合、すなわち、絶縁基板２の反対側を表示面として用いる場合には、サブピクセル電極２０ａと平坦化膜３３との間に、導電性且つ可視光反射性の高い反射膜を成膜するか、サブピクセル電極２０ａ自体を反射性電極とすれば良い。
【００６２】
１ドットのサブピクセルＰにつき１つのコンタクトホール８８が平坦化膜３３及び保護絶縁膜３２のサブピクセル電極２０ａに重なる箇所に形成され、そのコンタクトホール８８に導電性パッドが埋設されている。何れのサブピクセルＰｒ，Ｐｇ，Ｐｂにおいても、サブピクセル電極２０ａが、キャパシタ２４の上層電極２４Ｂ、スイッチトランジスタ２１のドレイン２１ｄ及び駆動トランジスタ２３のソース２３ｓに導通している。
【００６３】
サブピクセル電極２０ａ上には、有機ＥＬ素子２０の有機ＥＬ層２０ｂが成膜されている。有機ＥＬ層２０ｂは広義の発光層であり、有機ＥＬ層２０ｂには、有機化合物である発光材料（蛍光体）が含有されている。有機ＥＬ層２０ｂは、サブピクセル電極２０ａから順に正孔輸送層、狭義の発光層の順に積層した二層構造である。正孔輸送層は、導電性高分子であるＰＥＤＯＴ（ポリチオフェン）及びドーパントであるＰＳＳ（ポリスチレンスルホン酸）からなり、狭義の発光層は、ポリフルオレン系発光材料からなる。
【００６４】
赤サブピクセルＰｒの場合には、有機ＥＬ層２０ｂが赤色に発光し、緑サブピクセルＰｇの場合には、有機ＥＬ層２０ｂが緑色に発光し、青サブピクセルＰｂの場合には、有機ＥＬ層２０ｂが青色に発光する。
【００６５】
有機ＥＬ層２０ｂはサブピクセル電極２０ａごとに独立して設けられ、平面視した場合、複数の有機ＥＬ層２０ｂがマトリクス状に配列されている。但し、給電配線９０と共通配線９１との間において水平方向に配列された一行分のサブピクセルが全て赤サブピクセルＰｒ赤色なので、給電配線９０と共通配線９１との間において水平方向に配列された複数のサブピクセル電極２０ａが、水平方向に沿って帯状に長尺な共通の赤色発光の有機ＥＬ層２０ｂによって被覆されていても良い。このとき有機ＥＬ層２０ｂは水平方向に隣り合う有機ＥＬ層２０ｂに対して電流を流さない程度の電気抵抗を有している。同様に、共通配線９１と選択配線８９との間において水平方向に配列された複数のサブピクセル電極２０ａが、水平方向に沿って帯状に長尺な共通の緑色発光の有機ＥＬ層２０ｂによって被覆されていても良いし、所定の行において、選択配線８９と隣の行（一行後の行）の給電配線９０との間において水平方向に一列に配列された複数のサブピクセル電極２０ａが、水平方向に沿って帯状に長尺な共通の青色発光の有機ＥＬ層２０ｂによって被覆されていても良い。
【００６６】
有機ＥＬ層２０ｂは、疎水絶縁膜５３、疎水絶縁膜５４及び撥液性導電層５５のコーティング後に湿式塗布法（例えば、インクジェット法）によって成膜される。この場合、サブピクセル電極２０ａに有機ＥＬ層２０ｂとなる有機化合物を含有する有機化合物含有液を塗布するが、この有機化合物含有液の液面は、絶縁ライン６１の頭頂部よりも高い。垂直方向に隣り合うサブピクセル電極２０ａ間において頭頂部が絶縁ライン６１の頭頂部よりも十分高い厚膜の選択配線８９、給電配線９０、共通配線９１がトランジスタアレイ基板５０の表面に対して凸設されているから、サブピクセル電極２０ａに塗布された有機化合物含有液が垂直方向に隣り合うサブピクセル電極２０ａに漏れることがない。また、選択配線８９、給電配線９０、共通配線９１には撥水性・撥油性の疎水絶縁膜５３、疎水絶縁膜５４、撥液性導電層５５がそれぞれコーティングされているから、サブピクセル電極２０ａに塗布された有機化合物含有液をはじくので、サブピクセル電極２０ａに塗布された有機化合物含有液がサブピクセル電極２０ａの中央に対して撥液性導電層５５の端部付近、疎水絶縁膜５３の端部付近や、疎水絶縁膜５４の端部付近で極端に厚く堆積されなくなるので、有機化合物含有液が乾燥してなる有機ＥＬ層２０ｂを面内均一な膜厚で成膜することができる。
【００６７】
なお、有機ＥＬ層２０ｂは、二層構造の他に、サブピクセル電極２０ａから順に正孔輸送層、狭義の発光層、電子輸送層となる三層構造であっても良いし、狭義の発光層からなる一層構造であっても良いし、これらの層構造において適切な層間に電子或いは正孔の注入層が介在した積層構造であっても良いし、その他の積層構造であっても良い。
【００６８】
有機ＥＬ層２０ｂ上には、有機ＥＬ素子２０のカソードとして機能する対向電極２０ｃが成膜されている。対向電極２０ｃは、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂに共通して形成された共通電極であり、べた一面に成膜されている。対向電極２０ｃがべた一面に成膜されることで、対向電極２０ｃが撥液性導電層５５を挟んで共通配線９１を被覆している。そのため、図２の回路図に示すように、対向電極２０ｃは共通配線９１に対して導通している。一方、選択配線８９には疎水絶縁膜５３がコーティングされ、給電配線９０には疎水絶縁膜５４がコーティングされているので、対向電極２０ｃが選択配線８９及び給電配線９０の何れに対しても絶縁されている。
【００６９】
対向電極２０ｃは、サブピクセル電極２０ａよりも仕事関数の低い材料で形成されており、例えば、マグネシウム、カルシウム、リチウム、バリウム、インジウム、希土類金属の少なくとも一種を含む単体又は合金で形成されていることが好ましい。また、対向電極２０ｃは、上記各種材料の層が積層された積層構造となっていても良いし、以上の各種材料の層に加えてシート抵抗を低くするために酸化されにくい金属層が堆積した積層構造となっていても良く、具体的には、有機ＥＬ層２０ｂと接する界面側に設けられた低仕事関数の高純度のバリウム層と、バリウム層を被覆するように設けられたアルミニウム層との積層構造や、下層にリチウム層、上層にアルミニウム層が設けられた積層構造が挙げられる。またトップエミッション構造の場合、対向電極２０ｃを上述のような低仕事関数の薄膜とその上にＩＴＯ等の透明導電膜を積層した透明電極としてもよい。
【００７０】
対向電極２０ｃ上には、封止絶縁膜５６が成膜されている。封止絶縁膜５６は対向電極２０ｃ全体を被覆し、対向電極２０ｃの劣化を防止するために設けられている無機膜又は有機膜である。
【００７１】
なお、従来、トップエミッション型構造のＥＬディスプレイパネルは、対向電極２０ｃの少なくとも一部を金属酸化物のように抵抗値が高い透明電極を用いることになるが、このような材料は十分に厚くしなければシート抵抗が十分に低くならないので、厚くすることによって必然的に有機ＥＬ素子の透過率が下がってしまい、大画面になるほど面内で均一の電位になりにくく表示特性が低くなってしまっていた。
【００７２】
しかしながら、本実施形態では、水平方向に十分な厚さのために低抵抗な複数の共通配線９１，９１，…、を設けているので、対向電極２０ｃと合わせて有機ＥＬ素子２０，２０，…のカソード電極全体のシート抵抗値を下げ、十分且つ面内で均一に大電流を流すことが可能となる。さらにこのような構造では、共通配線９１，９１，…がカソード電極としてのシート抵抗を下げているので、対向電極２０ｃを薄膜にして透過率を向上したりすることが可能である。なおトップエミッション構造では、画素電極２０ａを反射性の材料としてもよい。
【００７３】
そして、薄膜トランジスタを形成する際の導電層以外の厚膜の導電層を用いて形成された給電配線９０，９０，…を、供給線Ｚ1〜Ｚmにそれぞれ電気的に接続するように設けているので、薄膜トランジスタの導電層のみで形成された供給線Ｚ1〜Ｚmでの電圧降下による複数の有機ＥＬ素子２０に後述する書込電流や駆動電流が所定の電流値に達するまでの遅延を防止し、良好に駆動することが可能となる。
【００７４】
さらに、薄膜トランジスタを形成する際の導電層以外の厚膜の導電層を用いて形成された選択配線８９，８９，…を、走査線Ｘ1〜Ｘmにそれぞれ電気的に接続するように設けているので薄膜トランジスタの導電層のみで形成された走査線Ｘ1〜Ｘmでの電圧降下による信号遅延を防止し、迅速にスイッチトランジスタ２１及び保持トランジスタ２２をスイッチして良好に駆動することが可能となる。
【００７５】
〔ディスプレイパネルの駆動方法〕
ディスプレイパネル１をアクティブマトリクス方式で駆動するには、次のようになる。すなわち、図７に示すように、走査線Ｘ1〜Ｘmに接続された選択ドライバによって、走査線Ｘ1から走査線Ｘmへの順（走査線Ｘmの次は走査線Ｘ1）にハイレベルのシフトパルスを順次出力することにより走査線Ｘ1〜Ｘmを順次選択する。また、選択期間に各給電配線９０を介して供給線Ｚ1〜Ｚmにそれぞれ接続された駆動トランジスタ２３に書込電流を流すための書込給電電圧ＶLを印加し、発光期間に駆動トランジスタ２３を介して有機ＥＬ素子２０に駆動電流を流すための駆動給電電圧ＶHを印加する給電ドライバが各給電配線９０に接続されている。この給電ドライバによって、選択ドライバと同期するよう、供給線Ｚ1から供給線Ｚmへの順（供給線Ｚmの次は供給線Ｚ1）にローレベル（有機ＥＬ素子２０の対向電極の電圧より低レベル）の書込給電電圧ＶLを順次出力することにより供給線Ｚ1〜Ｚmを順次選択する。また、選択ドライバが各走査線Ｘ1〜Ｘmを選択している時に、データドライバが書込電流である書込電流（電流信号）を所定の行の駆動トランジスタ２３のソース−ドレイン間を介して全信号線Ｙ1〜Ｙnに流す。このとき供給線Ｚ1〜Ｚmに接続された給電配線９０には、給電ドライバによって絶縁基板２の左右周縁に位置する給電配線９０の両端部である配線端子の両方からローレベルの書込給電電圧ＶLが出力される。なお、対向電極２０ｃ及び共通配線９１は配線端子によって外部と接続され、一定のコモン電位Ｖcom（例えば、接地＝０ボルト）に保たれている。
【００７６】
信号線Ｙ1〜Ｙnの延在した方向を垂直方向（列方向）といい、走査線Ｘ1〜Ｘmの延在した方向を水平方向（行方向）という。また、ｍ，ｎは２以上の自然数であり、走査線Ｘに下付けした数字は図１において上からの配列順を表し、供給線Ｚに下付けした数字は図１において上からの配列順を表し、信号線Ｙに下付けした数字は図１において左からの配列順を表し、画素回路Ｐに下付けした数字の前側が上からの配列順を表し、後ろ側が左からの配列順を表す。すなわち、１〜ｍのうちの任意の自然数をｉとし、１からｎのうちの任意の自然数をｊとした場合に、走査線Ｘiは上からｉ行目であり、供給線Ｚiは左からｉ行目であり、信号線Ｙjは左からｊ列目であり、画素回路Ｐi,jは上からｉ行目、左からｊ列目であり、画素回路Ｐi,jは走査線Ｘi、供給線Ｚi及び信号線Ｙjに接続されている。
【００７７】
画素回路Ｐi,jは、画素としての有機ＥＬ素子２０と、有機ＥＬ素子２０の周囲に配置された三つのＮチャネル型のアモルファスシリコン薄膜トランジスタ（以下単にトランジスタと記述する。）２１，２２，２３と、キャパシタ２４と、を備える。
【００７８】
各選択期間において、データドライバ側の電位は、給電配線９０，９０，…及び供給線Ｚ1〜Ｚmに出力された書込給電電圧ＶL以下で且つこの書込給電電圧ＶLはコモン電位Ｖcom以下に設定されている。したがってこの時、有機ＥＬ素子２０から信号線Ｙ1〜Ｙnに流れることはないので図２に示すように、データドライバによって階調に応じた電流値の書込電流（書込電流）が矢印Ａの通り、信号線Ｙ1〜Ｙnに流れ、画素回路Ｐi,jにおいては給電配線９０及び供給線Ｚiから駆動トランジスタ２３のソース−ドレイン間、スイッチトランジスタ２１のソース−ドレイン間を介して信号線Ｙjに向かった書込電流（書込電流）が流れる。このように駆動トランジスタ２３のソース−ドレイン間を流れる電流の電流値は、データドライバによって一義的に制御され、データドライバは、外部から入力された階調に応じて書込電流（書込電流）の電流値を設定する。書込電流（書込電流）が流れている間、ｉ行目のＰi,1〜Ｐi,nの各駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧は、それぞれ信号線Ｙ1〜Ｙnに流れる書込電流（書込電流）の電流値、つまり駆動トランジスタ２３のＶg−Ｉds特性の経時変化にかかわらず駆動トランジスタ２３のドレイン２３ｄ−ソース２３ｓ間を流れる書込電流（書込電流）の電流値に見合うように強制的に設定され、この電圧のレベルに従った大きさの電荷がキャパシタ２４にチャージされて、書込電流（書込電流）の電流値が駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧のレベルに変換される。その後の発光期間では、走査線Ｘiがローレベルになり、スイッチトランジスタ２１及び保持トランジスタ２２がオフ状態となるが、オフ状態の保持トランジスタ２２によってキャパシタ２４の電極２４Ａ側の電荷が閉じ込められてフローティング状態になり、駆動トランジスタ２３のソース２３ｓの電圧が選択期間から発光期間に移行する際に変調しても、駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電位差がそのまま維持される。この発光期間では、供給線Ｚi及びそれに接続された給電配線９０の電位が駆動給電電圧ＶHとなり、有機ＥＬ素子２０の対向電極２０ｃの電位Ｖcomより高くなることによって、供給線Ｚi及びそれに接続された給電配線９０から駆動トランジスタ２３を介して有機ＥＬ素子２０に駆動電流が矢印Ｂの方向に流れ、有機ＥＬ素子２０が発光する。駆動電流の電流値は駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧に依存するため、発光期間における駆動電流の電流値は、選択期間における書込電流（引抜電流）の電流値に等しくなる。
【００７９】
ディスプレイパネル１の別のアクティブマトリクス駆動方法は次のようになる。すなわち、図８に示すように、発振回路によって給電配線９０，９０，…及び供給線Ｚ1〜Ｚmに対してクロック信号を出力する。また、選択ドライバによって走査線Ｘ1から走査線Ｘmへの順（走査線Ｘmの次は走査線Ｘ1）にハイレベルのシフトパルスを順次出力することにより走査線Ｘ1〜Ｘmを順次選択するが、選択ドライバが走査線Ｘ1〜Ｘmの何れか１つにシフトパルスを出力している時には発振回路のクロック信号がローレベルになる。また、選択ドライバが各走査線Ｘ1〜Ｘmを選択している時に、データドライバが書込電流である引抜電流（電流信号）を駆動トランジスタ２３のソース−ドレイン間を介して全信号線Ｙ1〜Ｙnに流す。なお、対向電極２０ｃ及び給電配線９０の一定のコモン電位Ｖcom（例えば、接地＝０ボルト）に保たれている。
【００８０】
走査線Ｘiの選択期間においては、ｉ行目の走査線Ｘiにシフトパルスが出力されているから、スイッチトランジスタ２１及び保持トランジスタ２２がオン状態となる。各選択期間において、データドライバ側の電位は、給電配線９０，９０，…及び供給線Ｚ1〜Ｚmに出力されたクロック信号のローレベル以下で且つこのクロック信号のローレベルはコモン電位Ｖcom以下に設定されている。したがってこの時、有機ＥＬ素子２０から信号線Ｙ1〜Ｙnに流れることはないので図２に示すように、データドライバによって階調に応じた電流値の書込電流（引抜電流）が矢印Ａの通り、信号線Ｙ1〜Ｙnに流れ、画素回路Ｐi,jにおいては給電配線９０及び供給線Ｚiから駆動トランジスタ２３のソース−ドレイン間、スイッチトランジスタ２１のソース−ドレイン間を介して信号線Ｙjに向かった書込電流（引抜電流）が流れる。このように駆動トランジスタ２３のソース−ドレイン間を流れる電流の電流値は、データドライバによって一義的に制御され、データドライバは、外部から入力された階調に応じて書込電流（引抜電流）の電流値を設定する。書込電流（引抜電流）が流れている間、ｉ行目のＰi,1〜Ｐi,nの各駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧は、それぞれ信号線Ｙ1〜Ｙnに流れる書込電流（引抜電流）の電流値、つまり駆動トランジスタ２３のＶg−Ｉds特性の経時変化にかかわらず駆動トランジスタ２３のドレイン２３ｄ−ソース２３ｓ間を流れる書込電流（引抜電流）の電流値に見合うように強制的に設定され、この電圧のレベルに従った大きさの電荷がキャパシタ２４にチャージされて、書込電流（引抜電流）の電流値が駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧のレベルに変換される。その後の発光期間では、走査線Ｘiがローレベルになり、スイッチトランジスタ２１及び保持トランジスタ２２がオフ状態となるが、オフ状態の保持トランジスタ２２によってキャパシタ２４の電極２４Ａ側の電荷が閉じ込められてフローティング状態になり、駆動トランジスタ２３のソース２３ｓの電圧が選択期間から発光期間に移行する際に変調しても、駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電位差がそのまま維持される。この発光期間のうち、いずれの行の選択期間でもない間、つまり、クロック信号が給電配線９０及び供給線Ｚiの電位が有機ＥＬ素子２０の対向電極２０ｃ及び給電配線９０の電位Ｖcomより高いハイレベルの間、より高電位の給電配線９０及び供給線Ｚiから駆動トランジスタ２３のソース−ドレイン間を介して有機ＥＬ素子２０に駆動電流が矢印Ｂの方向に流れ、有機ＥＬ素子２０が発光する。駆動電流の電流値は駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧に依存するため、発光期間における駆動電流の電流値は、選択期間における書込電流（引抜電流）の電流値に等しくなる。また発光期間において、いずれかの行の選択期間の間、つまりクロック信号がローレベルである時は、給電配線９０及び供給線Ｚiの電位が対向電極２０ｃ及び給電配線９０の電位Ｖcom以下であるので、有機ＥＬ素子２０に駆動電流は流れず発光しない。
【００８１】
何れの駆動方法においても、スイッチトランジスタ２１は、駆動トランジスタ２３のソース２３ｓと信号線Ｙとの間の電流のオン（選択期間）・オフ（発光期間）を行うものとして機能する。また、保持トランジスタ２２は、選択期間に駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間に電流が流れることができる状態にし、発光期間に駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧を保持するものとして機能する。そして、駆動トランジスタ２３は、発光期間中に供給線Ｚ及び給電配線９０がハイレベルになった時に、階調に応じた大きさの電流を有機ＥＬ素子２０に流して有機ＥＬ素子２０を駆動するものとして機能する。
【００８２】
以上のように、給電配線９０を流れる電流の大きさは一列の供給線Ｚiに接続されたｎ個の有機ＥＬ素子２０に流れる駆動電流の大きさの和になるので、ＶＧＡ以上の画素数で動画駆動するための選択期間に設定した場合、給電配線９０の寄生容量が増大してしまい、薄膜トランジスタのゲート電極又はソース、ドレイン電極のような薄膜からなる配線ではｎ個の有機ＥＬ素子２０に書込電流（つまり駆動電流）を流すには抵抗が高すぎるが、本実施形態では、画素回路Ｐ1,1〜Ｐm,nの薄膜トランジスタのゲート電極やソース、ドレイン電極とは異なる導電層によって給電配線９０を構成しているので給電配線９０による電圧降下は小さくなり、短い選択期間であっても遅延なく十分に書込電流（引抜電流）を流すことができる。そして、給電配線９０を厚くすることで給電配線９０を低抵抗化したので、給電配線９０の幅を狭くすることができる。そのため、ボトムエミッションの場合、画素開口率の減少を最小限に抑えることができる。
【００８３】
同様に、発光期間に共通配線９１に流れる駆動電流の大きさは、選択期間に給電配線９０に流れる書込電流（引抜電流）の大きさと同じであるが、共通配線９１は、画素回路Ｐ1,1〜Ｐm,nの薄膜トランジスタのゲート電極やソース、ドレイン電極とは異なる導電層を用いているので十分な厚さにすることができるため、共通配線９１を低抵抗化することができ、さらに対向電極２０ｃ自体が薄膜化してより高抵抗になっても対向電極２０ｃの電圧を面内で一様にすることができる。従って、仮に全ての画素電極２０ａに同じ電位を印加した場合でも、どの有機ＥＬ層２０ｂの発光強度もほぼ等しくなり、面内の発光強度を一様することができる。
【００８４】
また、ＥＬディスプレイパネル１をトップエミッション型として用いた場合、対向電極２０ｃをより薄膜化ことが可能なので、有機ＥＬ層２０ｂを発した光が対向電極２０ｃを透過中に減衰し難くなる。更に、平面視して水平方向に隣り合う画素電極２０ａの間に共通配線９１が設けられているため、画素開口率の減少を最小限に抑えることができる。
【００８５】
〔給電配線及び共通配線の幅、断面積及び抵抗率〕
上述した二通りの駆動方法のうち後者の駆動方法でディスプレイパネルを駆動する場合においては、給電配線９０，９０，…は、絶縁基板２の一方の周縁に配置された第一の引き回し配線によって互いに導通しているため、外部からのクロック信号により等電位となっている。さらに、第一の引き回し配線は、絶縁基板２の両端部においてそれぞれ配線端子と接続している。外部駆動回路から配線端子に印加される電圧はともに等電位のため、すみやかに給電配線９０，９０，…全体に電流を供給することができる。
【００８６】
共通配線９１，９１，…は、絶縁基板２の第一の引き回し配線が設けられている周縁とは別の周縁に配置された第二の引き回し配線によって互いに接続され、共通電圧Ｖｓｓが印加されている。第二の引き回し配線と第一の引き回し配線は絶縁されている。
【００８７】
ここで、ディスプレイパネル１の画素数をＷＸＧＡ（７６８×１３６６）としたときに、給電配線９０及び共通配線９１の望ましい幅、断面積を定義する。図９は、各サブピクセルの駆動トランジスタ２３及び有機ＥＬ素子２０の電流−電圧特性を示すグラフである。
【００８８】
図９において、縦軸は１つの駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間を流れる書込電流の電流値又は１つの有機ＥＬ素子２０のアノード−カソード間を流れる駆動電流の電流値であり、横軸は１つの駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間の電圧（同時に１つの駆動トランジスタ２３のゲート２３ｇ−ドレイン２３ｄ間の電圧）である。図中、実線Ｉds maxは、最高輝度階調（最も明るい表示）のときの書込電流及び駆動電流であり、一点鎖線Ｉds midは、最高輝度階調と最低輝度階調との間の中間輝度階調のときの書込電流及び駆動電流であり、二点鎖線Ｖpoは駆動トランジスタ２３の不飽和領域（線形領域）と飽和領域との閾値つまりピンチオフ電圧であり、三点鎖線Ｖdsは駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間を流れる書込電流であり、破線Ｉelは有機ＥＬ素子２０のアノード−カソード間を流れる駆動電流である。
【００８９】
ここで電圧ＶP1は、最高輝度階調時の駆動トランジスタ２３のピンチオフ電圧であり、電圧ＶP2は、駆動トランジスタ２３が最高輝度階調の書込電流が流れるときのソース−ドレイン間電圧であり、電圧ＶELmax（電圧ＶP4−電圧ＶP3）は有機ＥＬ素子２０が最高輝度階調の書込電流と電流値が等しい最高輝度階調の駆動電流で発光するときのアノード−カソード間の電圧である。電圧ＶP2’は、駆動トランジスタ２３が中間輝度階調の書込電流が流れるときのソース−ドレイン間電圧であり、電圧（電圧ＶP4’−電圧ＶP3’）は有機ＥＬ素子２０が中間輝度階調の書込電流と電流値が等しい中間輝度階調の駆動電流で発光するときのアノード−カソード間電圧である。
【００９０】
駆動トランジスタ２３及び有機ＥＬ素子２０はいずれも飽和領域で駆動させるために、（給電配線９０の発光期間時の電圧ＶH）から（共通配線９１の発光期間時の電圧Ｖcom）を減じた値ＶXは下記の式（２）を満たす。
【００９１】
ＶX＝Ｖpo＋Ｖth＋Ｖm＋ＶEL ……（２）
【００９２】
Ｖth（最高輝度時の場合ＶP2−ＶP1に等しい）は駆動トランジスタ２３の閾値電圧であり、ＶEL（最高輝度時の場合ＶELmaxに等しい）は有機ＥＬ素子２０のアノード−カソード間電圧であり、Ｖmは、階調に応じて変位する許容電圧である。
【００９３】
図から明らかなように、電圧ＶXのうち、輝度階調が高くなる程、トランジスタ２３のソース−ドレイン間に要する電圧（Ｖpo＋Ｖth）が高くなるとともに有機ＥＬ素子２０のアノード−カソード間に要する電圧ＶELが高くなる。したがって、許容電圧Ｖmは、輝度階調が高くなるほど低くなり、最小許容電圧ＶmminはＶP3−ＶP2となる。
【００９４】
有機ＥＬ素子２０は低分子ＥＬ材料及び高分子ＥＬ材料にかかわらず一般的に経時劣化し、高抵抗化する。１００００時間後のアノード−カソード間電圧は初期時の１．４倍〜数倍程度になることが確認されている。つまり、電圧ＶELは、同じ輝度階調時でも時間が経つ程高くなる。このため、駆動初期時の許容電圧Ｖmが高い程長期間にわたって動作が安定するので、電圧ＶELが８Ｖ以上、より望ましくは１３Ｖ以上となるように電圧ＶXを設定している。
【００９５】
この許容電圧Ｖmには、有機ＥＬ素子２０の高抵抗化ばかりでなく、さらに、給電配線９０による電圧降下の分も含まれる。
【００９６】
給電配線９０の配線抵抗のために電圧降下が大きいとディスプレイパネル１の消費電力が著しく増大してしまうため、給電配線９０の電圧降下は１Ｖ以下に設定することが特に好ましい。
【００９７】
行方向の一つの画素の長さである画素幅Ｗpと、行方向の画素数（１３６６）と、画素領域以外における第一の引き回し配線から一方の配線端子までの延長部分と、画素領域以外における第一の引き回し配線から他方の配線端子までの延長部分と、を考慮した結果、ディスプレイパネル１のパネルサイズが３２インチ、４０インチの場合、第一の引き回し配線の全長はそれぞれ７０６．７ｍｍ、８９５．２ｍｍとなる。ここで、給電配線９０の線幅ＷL及び共通配線９１の線幅ＷLが広くなると、構造上有機ＥＬ層２０ｂの面積が小さくなり、さらに他の配線との重なり寄生容量を発生してさらなる電圧降下をもたらすため、給電配線９０の幅ＷL及び共通配線９１の線幅ＷLはそれぞれ画素幅Ｗpの５分の１以下に抑えることが望ましい。このようなことを考慮すると、ディスプレイパネル１のパネルサイズが３２インチ、４０インチの場合、幅ＷLはそれぞれ３４μｍ以内、４４μｍ以内となる。また給電配線９０及び共通配線９１の最大膜厚Ｈmaxはアスペクト比を考慮すると、トランジスタ２１〜２３の最小加工寸法４μｍの１．５倍、つまり６μｍとなる。したがって給電配線９０及び共通配線９１の最大断面積Ｓmaxは３２インチ、４０インチで、それぞれ２０４μｍ2、２６４μｍ2となる。
【００９８】
このような３２インチのディスプレイパネル１について、最大電流が流れるように全点灯したときの給電配線９０及び共通配線９１のそれぞれの最大電圧降下を１Ｖ以下にするためには図１０に示すように、給電配線９０及び共通配線９１のそれぞれの配線抵抗率ρ／断面積Ｓは４．７Ω／ｃｍ以下に設定される必要がある。図１１に３２インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの断面積と電流密度の相関関係を表す。なお、上述した給電配線９０及び共通配線９１の最大断面積Ｓmax時に許容される抵抗率は、３２インチで９．６μΩｃｍ、４０インチで６．４μΩｃｍとなる。
【００９９】
そして、４０インチのディスプレイパネル１について、最大電流が流れるように全点灯したときの給電配線９０及び共通配線９１のそれぞれの最大電圧降下を１Ｖ以下にするためには図１２に示すように、給電配線９０及び共通配線９１のそれぞれの配線抵抗率ρ／断面積Ｓは２．４Ω／ｃｍ以下に設定される必要がある。図１３に４０インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの断面積と電流密度の相関関係を表す。
【０１００】
給電配線９０及び共通配線９１の故障により動作しなくなる故障寿命ＭＴＦは、下記の式（３）を満たす。
【０１０１】
ＭＴＦ＝Ａ ｅｘｐ（Ｅａ／ＫbＴ）／ρＪ2 ……（３）
【０１０２】
Ｅａは活性化エネルギー、ＫbＴ＝８．６１７×１０―5ｅＶ、ρは給電配線９０及び共通配線９１の抵抗率、Ｊは電流密度である。
【０１０３】
給電配線９０及び共通配線９１の故障寿命ＭＴＦは抵抗率の増大やエレクトロマイグレーションに律速する。給電配線９０及び共通配線９１をＡｌ系（Ａｌ単体或いはＡｌＴｉやＡｌＮｄ等の合金）に設定し、ＭＴＦが１００００時間、８５℃の動作温度で試算すると、電流密度Ｊは２．１×１０4Ａ／ｃｍ2以下にする必要がある。同様に給電配線９０及び共通配線９１をＣｕに設定すると、２．８×１０6Ａ／ｃｍ2以下にする必要がある。なおＡｌ合金内のＡｌ以外の材料はＡｌよりも低い抵抗率であることを前提としている。
これらのことを考慮して、３２インチのディスプレイパネル１では、全点灯状態で１００００時間に給電配線９０及び共通配線９１が故障しないようなＡｌ系の給電配線９０及び共通配線９１のそれぞれの断面積Ｓは、図１１から、５７μｍ2以上必要になり、同様にＣｕの給電配線９０及び共通配線９１のそれぞれの断面積Ｓは、図１１から、０．４３μｍ2以上必要になる。
【０１０４】
そして４０インチのディスプレイパネル１では、全点灯状態で１００００時間に給電配線９０及び共通配線９１が故障しないようなＡｌ系の給電配線９０及び共通配線９１のそれぞれの断面積Ｓは、図１３から、９２μｍ2以上必要になり、同様にＣｕの給電配線９０及び共通配線９１のそれぞれの断面積Ｓは、図１３から、０．６９μｍ2以上必要になる。
【０１０５】
Ａｌ系の給電配線９０及び共通配線９１では、Ａｌ系の抵抗率が４．００μΩｃｍとすると、３２インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが４．７Ω／ｃｍ以下なので、最小断面積Ｓminは８５．１μｍ2となる。このとき上述のように給電配線９０及び共通配線９１の配線幅ＷLは３４μｍ以内なので給電配線９０及び共通配線９１の最小膜厚Ｈminは２．５０μｍとなる。
【０１０６】
またＡｌ系の給電配線９０及び共通配線９１の４０インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが２．４Ω／ｃｍ以下なので、最小断面積Ｓminは１６７μｍ2となる。このとき上述のように給電配線９０及び共通配線９１の配線幅ＷLは４４μｍ以内なので給電配線９０及び共通配線９１の最小膜厚Ｈminは３．８０μｍとなる。
【０１０７】
Ｃｕの給電配線９０及び共通配線９１では、Ｃｕの抵抗率が２．１０μΩｃｍとすると、３２インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが４．７Ω／ｃｍ以下なので、最小断面積Ｓminは４４．７μｍ2となる。このとき上述のように給電配線９０及び共通配線９１の配線幅ＷLは３４μｍ以内なので給電配線９０及び共通配線９１の最小膜厚Ｈminは１．３１μｍとなる。
【０１０８】
またＣｕの給電配線９０及び共通配線９１の４０インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが２．４Ω／ｃｍ以下なので、最小断面積Ｓminは８７．５μｍ2となる。このとき上述のように給電配線９０及び共通配線９１の配線幅ＷLは４４μｍ以内なので給電配線９０及び共通配線９１の最小膜厚Ｈminは１．９９μｍとなる。
【０１０９】
以上のことから、ディスプレイパネル１を正常且つ消費電力を低く動作させるには、給電配線９０及び共通配線９１での電圧降下を１Ｖ以下にした方が好ましく、このような条件にするには、給電配線９０及び共通配線９１がＡｌ系の３２インチのパネルでは、膜厚Ｈが２．５０μｍ〜６μｍ、幅ＷLが１４．１μｍ〜３４．０μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなり、給電配線９０及び共通配線９１がＡｌ系の４０インチのパネルでは、給電配線９０及び共通配線９１がＡｌ系の場合、膜厚Ｈが３．８０μｍ〜６μｍ、幅ＷLが２７．８μｍ〜４４．０μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなる。
【０１１０】
総じてＡｌ系の給電配線９０及び共通配線９１の場合、膜厚Ｈが２．５０μｍ〜６μｍ、幅ＷLが１４．１μｍ〜４４μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなる。
同様に、給電配線９０及び共通配線９１がＣｕの３２インチのパネルでは、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜３４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなり、給電配線９０及び共通配線９１がＣｕの４０インチのパネルでは、給電配線９０及び共通配線９１がＣｕ系の場合、膜厚Ｈが１．９９μｍ〜６μｍ、幅ＷLが１４．６μｍ〜４４．０μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。
【０１１１】
総じてＣｕの給電配線９０及び共通配線９１の場合、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜４４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。
したがって、給電配線９０及び共通配線９１としてＡｌ系材料又はＣｕを適用した場合、ディスプレイパネル１の給電配線９０及び共通配線９１は、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜４４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。
【０１１２】
以上のように、水平方向の赤サブピクセルＰｒの列と緑サブピクセルＰｇの列との間において凸設された共通配線９１がトランジスタ２１〜２３の電極とは別層で形成されているから、共通配線９１を厚膜にすることができ、共通配線９１を低抵抗化することができる。そして、低抵抗な共通配線９１が対向電極２０ｃに導通しているから、対向電極２０ｃ自体が薄膜化してより高抵抗になっても対向電極２０ｃの電圧を面内で一様にすることができる。従って、仮に全てのサブピクセル電極２０ａに同じ電位を印加した場合でも、どの有機ＥＬ層２０ｂの発光強度もほぼ等しくなり、面内の発光強度を一様することができる。
【０１１３】
また、ディスプレイパネル１をトップエミッション型として用いた場合、対向電極２０ｃをより薄膜化することが可能なので、有機ＥＬ層２０ｂを発した光が対向電極２０ｃを透過中に減衰し難くなる。更に、平面視して垂直方向に隣り合うサブピクセル電極２０ａの間に共通配線９１が設けられているため、画素開口率の減少を最小限に抑えることができる。
【０１１４】
また、水平方向の緑サブピクセルＰｇの列と青サブピクセルＰｂの列との間において凸設された選択配線８９がトランジスタ２１〜２３の電極とは別層で形成されているから、選択配線８９を厚膜にすることができ、選択配線８９を低抵抗化することができる。低抵抗な選択配線８９が薄膜の走査線Ｘに積層されているから、走査線Ｘの電圧降下を抑えることができ、更には走査線Ｘ及び選択配線８９の信号遅延を抑えることができる。即ち、水平方向のサブピクセルＰの列に着目した場合、シフトパルスがどのサブピクセルＰでも遅延せずに同時にハイレベルになる。
【０１１５】
更に、選択配線８９を厚くすることで選択配線８９を低抵抗化したので、選択配線８９の幅を狭くすることができる。そのため、画素開口率の減少を最小限に抑えることができる。
【０１１６】
また、水平方向の青サブピクセルＰｂの列と赤サブピクセルＰｒの列との間において凸設された給電配線９０がトランジスタ２１〜２３の電極とは別層で形成されているから、給電配線９０を厚膜にすることができ、給電配線９０を低抵抗化することができる。低抵抗な給電配線９０が薄膜の供給線Ｚに積層されているから、供給線Ｚの電圧降下を抑えることができ、更には供給線Ｚ及び給電配線９０の信号遅延を抑えることができる。例えば、仮に給電配線９０がない場合にディスプレイパネル１を大画面化したときには、供給線Ｚの電圧降下によって面内の発光強度のムラが発生したり、発光しない有機ＥＬ素子２０が存在したりするおそれがある。しかしながら、本実施形態では、低抵抗な給電配線９０が供給線Ｚに導通しているから、面内の発光強度のムラを抑えることができ、更に発光しない有機ＥＬ素子２０をなくすことができる。
【０１１７】
更に、給電配線９０を厚くすることで給電配線９０を低抵抗化したので、給電配線９０の幅を狭くすることができる。そのため、画素開口率の減少を最小限に抑えることができる。
【０１１８】
また、凸設された選択配線８９、給電配線９０及び共通配線９１が厚く設けられているから、有機ＥＬ層２０ｂを湿式塗布法によって色ごとに塗り分けることができる。そのため、サブピクセルＰの間を仕切るバンクを別途設ける必要がなくなり、ディスプレイパネル１を簡単に製造することができる。
【０１１９】
〔変形例１〕
なお、本発明は、上記実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
【０１２０】
上記実施形態では、トランジスタ２１〜２３がＮチャネル型の電界効果トランジスタとして説明を行った。トランジスタ２１〜２３がＰチャネル型の電界効果トランジスタであっても良い。その場合、図２の回路構成では、トランジスタ２１〜２３のソース２１ｓ，２２ｓ，２３ｓとトランジスタ２１〜２３のドレイン２１ｄ，２２ｄ，２３ｄの関係が逆になる。例えば、駆動トランジスタ２３がＰチャネル型の電界効果トランジスタの場合には、駆動トランジスタ２３のドレイン２３ｄが有機ＥＬ素子２０のサブピクセル電極２０ａに導通し、ソース２３ｓが供給線Ｚに導通する。
【０１２１】
〔変形例２〕
また、上記実施形態では、１ドットのサブピクセルＰにつき３つのトランジスタ２１〜２３が設けられているが、１ドットのサブピクセルＰにつき１又は複数のトランジスタが設けられ、これらトランジスタを用いてアクティブ駆動することができるディスプレイパネルであれば、トランジスタの数や電流駆動、電圧駆動の制限なく本発明を適用することができる。
【０１２２】
〔変形例３〕
また、上記実施形態では、水平方向の緑サブピクセルＰｇの行と青サブピクセルＰｂの行との間において選択配線８９が凸設されているが、共通配線９１と同様の共通配線が凸設されていても良い。その場合、共通配線の下には溝３５が設けられておらず、共通配線が走査線Ｘに対して絶縁され、撥液性導電層５５と同様の撥液性導電層がその共通配線の表面にコーティングされ、その共通配線が対向電極２０ｃに導通している。
【０１２３】
〔変形例４〕
また、上記実施形態では、信号線Ｙがゲートレイヤーからパターニングされたものであるが、信号線Ｙがドレインレイヤーからパターニングされたものでも良い。この場合、走査線Ｘ及び供給線Ｚがゲートレイヤーからパターニングされたものとなり、信号線Ｙが走査線Ｘ及び供給線Ｚよりも上層になる。
【０１２４】
〔変形例５〕
また、上記実施形態では、共通配線９１は垂直方向に隣り合う赤サブピクセルＰｒと緑サブピクセルＰｇの間に配置され、走査線Ｘ及び選択配線８９は垂直方向に隣り合う緑サブピクセルＰｇと青サブピクセルＰｂとの間に配置され、供給線Ｚ及び給電配線９０は青サブピクセルＰｂと隣の画素３の赤サブピクセルＰｒとの間に配置されているが、赤サブピクセルＰｒと緑サブピクセルＰｇの間に走査線Ｘ及び選択配線８９、或いは供給線Ｚ及び給電配線９０を配置してもよく、緑サブピクセルＰｇと青サブピクセルＰｂとの間に共通配線９１、或いは供給線Ｚ及び給電配線９０を配置してもよく、青サブピクセルＰｂと隣の画素３の赤サブピクセルＰｒとの間に共通配線９１、或いは走査線Ｘ及び選択配線８９を配置してもよい。つまり、、上記実施形態では、供給線Ｚ及び給電配線９０、走査線Ｘ及び選択配線８９、走査線Ｘ及び選択配線８９の順に繰り返し配列したが、必ずしもこの順に配列しなくてもよい。
【０１２５】
〔変形例５〕
また、上記実施形態では、行毎に、赤サブピクセルＰｒの有機ＥＬ層２０ｂ、、緑サブピクセルＰｇの有機ＥＬ層２０ｂ、青サブピクセルＰｂの有機ＥＬ層２０ｂの順に繰り返し配列したが、必ずしもこの順に配列しなくてもよい。
また上記変形例を複数組み合わせてもよい。
【図面の簡単な説明】
【０１２６】
【図１】ディスプレイパネル１の４ピクセルの画素３を示した平面図である。
【図２】ディスプレイパネル１のサブピクセルＰの等価回路図である。
【図３】赤サブピクセルＰｒの電極を示した平面図である。
【図４】緑サブピクセルＰｇの電極を示した平面図である。
【図５】青サブピクセルＰｂの電極を示した平面図である。
【図６】図３〜図５に示された面IV−IVの矢視断面図である。
【図７】ディスプレイパネル１の駆動方法を説明するためのタイミングチャートである。
【図８】ディスプレイパネル１の別の駆動方法を説明するためのタイミングチャートである。
【図９】各サブピクセルの駆動トランジスタ２３及び有機ＥＬ素子２０の電流−電圧特性を示すグラフである。
【図１０】３２インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの最大電圧降下と配線抵抗率ρ／断面積Ｓの相関を示すグラフである。
【図１１】３２インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの断面積と電流密度の相関を示すグラフである。
【図１２】４０インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの最大電圧降下と配線抵抗率ρ／断面積Ｓの相関を示すグラフである。
【図１３】４０インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの断面積と電流密度の相関を示すグラフである。
【符号の説明】
【０１２７】
１ ディスプレイパネル
２０ａ サブピクセル電極
２０ｂ 有機ＥＬ層
２０ｃ 対向電極
２１ スイッチトランジスタ
２２ 保持トランジスタ
２３ 駆動トランジスタ
２１ｄ、２２ｄ、２３ｄ ドレイン
２１ｓ、２２ｓ、２３ｓ ソース
２１ｇ、２２ｇ、２３ｇ ゲート
３１ ゲート絶縁膜
５０ トランジスタアレイ基板
５３ 疎水絶縁膜
５４ 疎水絶縁膜
５５ 撥液性導電層
８９ 選択配線
９０ 給電配線
９１ 共通配線
Ｐ サブピクセル
【技術分野】
【０００１】
本発明は、発光素子を用いたディスプレイパネルに関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンスディスプレイパネルは大きく分けてパッシブ駆動方式のものと、アクティブマトリクス駆動方式のものに分類することができるが、アクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイパネルが高コントラスト、高精細といった点でパッシブ駆動方式よりも優れている。例えば特許文献１に記載された従来のアクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイパネルにおいては、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）と、画像データに応じた電圧信号がゲートに印加されて有機ＥＬ素子に電流を流す駆動トランジスタと、この駆動トランジスタのゲートに画像データに応じた電圧信号を供給するためのスイッチングを行うスイッチ用トランジスタとが、画素ごとに設けられている。この有機エレクトロルミネッセンスディスプレイパネルでは、走査線が選択されるとスイッチング用トランジスタがオンになり、その時に輝度を表すレベルの電圧が信号線を介して駆動トランジスタのゲートに印加される。これにより、駆動トランジスタがオンになり、ゲート電圧のレベルに応じた大きさの駆動電流が電源から駆動トランジスタのソース−ドレインを介して有機ＥＬ素子に流れ、有機ＥＬ素子が電流の大きさに応じた輝度で発光する。走査線の選択が終了してから次にその走査線が選択されるまでの間では、スイッチ用トランジスタがオフになっても駆動トランジスタのゲート電圧のレベルが保持され続け、有機ＥＬ素子が電圧に応じた駆動電流の大きさに従った輝度で発光する。
【０００３】
有機エレクトロルミネッセンスディスプレイパネルを駆動するために、有機エレクトロルミネッセンスディスプレイパネルの周辺に駆動回路を設け、有機エレクトロルミネッセンスディスプレイパネルに敷設された走査線、信号線、電源線等に電圧を印加することが行われている。
【０００４】
また、従来のアクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイパネルでは、電源線のような有機ＥＬ素子に電流を流す配線はスイッチ用トランジスタ、駆動トランジスタ等といった薄膜トランジスタの材料を用いて薄膜トランジスタのパターニング工程と同時にパターニングされる。即ち、有機エレクトロルミネッセンスディスプレイパネルを製造するにあたって、薄膜トランジスタの電極のもととなる導電性薄膜に対してフォトリソグラフィー法、エッチング法を行うことによって、その導電性薄膜から薄膜トランジスタの電極を形状加工するとともに、同時に電極に接続される配線も形状加工する。そのため、配線が導電性薄膜から形成されると、配線が薄膜トランジスタの電極の厚さと同じになる。
【特許文献１】特開平８−３３０６００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、薄膜トランジスタの電極は、トランジスタとして機能することを前提に設計されているため、言い換えれば発光素子に電流を流すことを前提として設計していないため、その名の通り薄膜であり、このため、配線から複数の発光素子に電流を流そうとすると、配線の電気抵抗によって、電圧降下が発生したり、配線を通じた電流の流れの遅延が生じたりする。電圧降下及び電流遅延を抑えるために配線を低抵抗化することが望まれるが、そのためにトランジスタのソース、ドレイン電極となる金属層やゲート電極となる金属層を厚くしたり、これら金属層を電流が十分に流れる程度にかなり幅広にパターニングして低抵抗配線としたりすると、配線が他の配線や導電体等と平面視して重なる面積が増えてしまい、それらの間で寄生容量が発生してしまい、電流の流れを遅くする要因を発生してしまい、或いはトランジスタアレイ基板側からＥＬ光を出射するいわゆるボトムエミッション構造の場合、ＥＬ素子からの発光を配線が遮光してしまうので、発光面積の割合である開口率の低下を招いてしまっていた。また低抵抗化するために薄膜トランジスタのゲート電極を厚くすると、ゲート電極の段差を平坦化するための平坦化膜（例えば薄膜トランジスタが逆スタガ構造の場合、ゲート絶縁膜に相当）まで厚くしなければならず、トランジスタ特性が大きく変化してしまう恐れがあり、またソース、ドレイン電極を厚くすると、ソース、ドレイン電極のエッチング精度が低下してしまうため、やはりトランジスタの特性に悪影響を及ぼす恐れがある。
【０００６】
そこで、本発明は、電圧降下・信号遅延を抑え、良好に発光素子を駆動することを目的とする。
【課題を解決するための手段】
【０００７】
以上の課題を解決するために、本発明のディスプレイパネルは、
ゲート、ゲート絶縁膜、ソース・ドレインを備えたトランジスタがサブピクセルごとに設けられてなるトランジスタアレイ基板と、
前記トランジスタアレイ基板の表面に凸設され、互いに平行となるよう配列された複数の配線と、
前記各配線の間において前記各配線に沿って前記トランジスタアレイ基板の表面に配列され、サブピクセルごとに設けられた複数のサブピクセル電極と、
前記各サブピクセル電極上に成膜された発光層と、
前記発光層上に積層された対向電極と、を備える。
【０００８】
前記トランジスタは、ソース、ドレインの一方がサブピクセル電極に接続された駆動トランジスタと、前記駆動トランジスタのソース−ドレイン間に書込電流を流すスイッチトランジスタと、発光期間に前記駆動トランジスタのソース−ゲート間の電圧を保持する保持トランジスタとを有してもよい。
前記複数の配線は、前記駆動トランジスタのソース、ドレインの他方と接続された給電配線と、前記スイッチトランジスタを選択する選択配線と、前記対向電極に接続された共通配線を有してもよい。
前記発光層は、前記給電配線、前記選択配線及び前記共通配線のうちの任意の２つの間に成膜されていてもよい。
前記複数の配線は、任意の順に並列された前記給電配線、前記選択配線及び前記共通配線を一組として、この組を複数配列してなってもよい。
前記サブピクセルは、赤サブピクセル、緑サブピクセル及び青サブピクセルを有してもよい。
前記サブピクセルは、任意の順に並列された前記赤サブピクセル、前記緑サブピクセル及び前記青サブピクセルを一組として、この組を複数配列してなってもよい。
好ましくは、上記ディスプレイパネルが、前記複数の配線それぞれを被覆した撥水性・撥油性の疎水膜を更に備える。
【０００９】
好ましくは、前記対向電極が前記疎水膜を介して前記複数の配線を被覆する。
【００１０】
好ましくは、前記疎水膜が絶縁性を有し、前記配線が前記トランジスタのソース、ドレイン、ゲートの何れかに導通している。
【００１１】
好ましくは、前記疎水膜が導電性を有する。
また、本発明における他のディスプレイパネルは、
複数のサブピクセル電極と、
前記複数のサブピクセル電極に設けられた複数の発光層と、
前記複数の発光層に設けられた対向電極と、
前記複数のサブピクセル電極にそれぞれ接続された複数の駆動トランジスタと、
前記複数の駆動トランジスタのソース−ドレイン間にそれぞれ書込電流を流す複数のスイッチトランジスタと、
前記複数の駆動トランジスタのソース−ゲート間の電圧をそれぞれ保持する複数の保持トランジスタと、
前記複数の駆動トランジスタ、前記複数のスイッチトランジスタ及び前記複数の保持トランジスタにおけるソース、ドレイン及びゲートとなる層と異なる導電層によって形成され、前記複数の駆動トランジスタのドレインと接続された給電配線と、
前記複数の駆動トランジスタ、前記複数のスイッチトランジスタ及び前記複数の保持トランジスタにおけるソース、ドレイン及びゲートとなる層と異なる導電層によって形成され、前記スイッチトランジスタを選択する選択配線と、
前記対向電極に接続された共通配線と、
を有する。
【００１２】
本発明によれば、配線がトランジスタアレイ基板の表面に凸設されているから、配線がトランジスタのドレイン・ソース・ゲートとは別に形成される。そのため、配線の幅を広くせずとも配線を厚くすることができ、給電配線を低抵抗化することができる。そのため、配線を通じてトランジスタ・サブピクセル電極に信号を出力した場合でも、電圧降下を抑えることができるとともに信号遅延も抑えることができる。
【００１３】
また、トランジスタアレイ基板の表面に配線が凸設されているから、湿式塗布法により発光層をパターニングする際に、隣り合うサブピクセル同士で発光層用の液が混ざらないようにすることができる。
【発明の効果】
【００１４】
本発明によれば、配線を厚くすることができるので、配線を低抵抗化することができる。配線の低抵抗化によって信号遅延、電圧降下を抑えることができる。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。また、以下の説明において、エレクトロルミネッセンス（Electro Luminescence）という用語をＥＬと略称する。
【００１６】
〔ディスプレイパネルの平面レイアウト〕
図１には、アクティブマトリクス駆動方式で動作するディスプレイパネル１の絶縁基板２上に設けられた複数のピクセルの画素３のうち隣接する４つを示した概略平面図が示されている。このディスプレイパネル１においては、複数の赤サブピクセルＰｒが水平方向（行方向）に沿って配列され、複数の緑サブピクセルＰｇが水平方向に沿って配列され、複数の青サブピクセルＰｂが水平方向に沿って配列されている。垂直方向（列方向）の配列順に着目すると、赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの順に繰り返し配列されている。そして、１ドットの赤サブピクセルＰｒ、１ドットの緑サブピクセルＰｇ、１ドットの青サブピクセルＰｂの組み合わせが１つの画素３となり、このような画素３がマトリクス状に配列されている。なお、以下の説明において、サブピクセルＰはこれら赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの中の任意のサブピクセルを表し、サブピクセルＰについての説明は赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの何れについても適用される。
【００１７】
また、垂直方向に沿って延在した３本の信号線Ｙｒ，Ｙｇ，Ｙｂが１組となっており、３本の信号線Ｙｒ，Ｙｇ，Ｙｂの組み合わせを信号線群４という。１群の信号線群４に着目すると３本の信号線Ｙｒ，Ｙｇ，Ｙｂが互いに近接しているが、隣り合う信号線群４の間隔は同一信号線群４内の隣り合う信号線Ｙｒ，Ｙｇ，Ｙｂの間隔よりも広い。そして、垂直方向の画素３の列１列につき、１群の信号線群４が設けられている。すなわち、垂直方向に配列された１列のうちのサブピクセルＰｒ，Ｐｇ，Ｐｂは、１群の信号線群４の信号線Ｙｒ，Ｙｇ，Ｙｂにそれぞれ接続されている。
【００１８】
ここで、信号線Ｙｒは垂直方向の画素３の列のうち全ての赤サブピクセルＰｒに対して信号を供給するものであり、信号線Ｙｇは垂直方向の画素３の列のうち全ての緑サブピクセルＰｇに対して信号を供給するものであり、信号線Ｙｂは垂直方向の画素３の列のうち全ての青サブピクセルＰｂに対して信号を供給するものである。
【００１９】
また、複数本の走査線Ｘが水平方向に沿って延在し、これら走査線Ｘに対して複数本の供給線Ｚ、複数本の選択配線８９、複数本の給電配線９０及び複数本の共通配線９１が平行に設けられている。水平方向の画素３の列１列につき、１本の走査線Ｘと、１本の供給線Ｚと、１本の給電配線９０と、１本の選択配線８９と、１本の共通配線９１とが設けられている。具体的には、共通配線９１は垂直方向に隣り合う赤サブピクセルＰｒと緑サブピクセルＰｇの間に配置され、走査線Ｘ及び選択配線８９は垂直方向に隣り合う緑サブピクセルＰｇと青サブピクセルＰｂとの間に配置され、供給線Ｚ及び給電配線９０は青サブピクセルＰｂと隣の画素３の赤サブピクセルＰｒとの間に配置されている。選択配線８９及び給電配線９０は同じ膜厚である。
【００２０】
ここで、走査線Ｘは水平方向に沿って配列された一行分の画素３の全サブピクセルＰｒ，Ｐｇ，Ｐｂに信号を供給するものであり、供給線Ｚも水平方向に沿って配列された一行分の画素３の全サブピクセルＰｒ，Ｐｇ，Ｐｂに信号を供給するものである。
【００２１】
また、平面視して、走査線Ｘには選択配線８９が延在方向に重なることによって電気的に導通されており、供給線Ｚには給電配線９０が延在方向に重なることによって電気的に導通されている。
【００２２】
サブピクセルＰｒ，Ｐｇ，Ｐｂの色は、後述する有機ＥＬ素子２０（図２等に図示）の発光色によって定まる。図１において水平方向に長尺な矩形状で示されたサブピクセルＰｒ，Ｐｇ，Ｐｂの位置は、有機ＥＬ素子２０のアノードであるサブピクセル電極２０ａ（図２等に図示）の位置を表したものである。すなわち、ディスプレイパネル１全体に着目して平面視した場合、複数のサブピクセル電極２０ａがマトリクス状に配列されており、１つのサブピクセル電極２０ａによって１ドットのサブピクセルＰが定まる。従って、給電配線９０と隣の共通配線９１との間において複数のサブピクセル電極２０ａが水平方向に沿って配列され、共通配線９１と隣の選択配線８９との間において複数のサブピクセル電極２０ａが水平方向に沿って配列され、選択配線８９と隣りの給電配線９０との間において複数のサブピクセル電極２０ａが水平方向に沿って配列されている。また、信号線群４上には、当該信号線群４上方に位置する電極又は配線との間で寄生容量とならない程度に十分な厚さの絶縁膜を介在させていれば、信号線群４は、当該信号線群４に接続されたサブピクセル電極２０ａと平面視して重なってもよく、また、当該信号線群４に接続されたサブピクセルに隣接する一方のサブピクセルのサブピクセル電極２０ａと平面視して重なってもよい。ディスプレイパネル１がボトムエミッション構造であれば、信号線群４は、サブピクセル電極２０ａと平面視して重ならないことが好ましい。
【００２３】
ｍ、ｎをそれぞれ２以上の整数とし、画素３が垂直方向に沿ってｍピクセルだけ、水平方向に沿ってｎピクセルだけ配列されていると、サブピクセル電極２０ａは垂直方向に沿ってサブピクセルの一列分の数と同数の（３×ｍ）個だけ、水平方向に沿ってサブピクセルの一行分の数と同数のｎ個だけ配列されている。この場合、信号線群４がｎ群になり、走査線Ｘ、供給線Ｚ、選択配線８９、給電配線９０及び共通配線９１はそれぞれｍ本になる。後述する有機ＥＬ素子２０の有機ＥＬ層２０ｂとなる有機化合物含有液を一行分のサブピクセル内に堰き止める隔壁としても機能する選択配線８９、給電配線９０及び共通配線９１の総和は（３×ｍ）本になるが、全行の有機化合物含有液を各行毎のサブピクセル内に仕切るためには（３×ｍ＋１）本必要になる。このため、共通配線９１と同じ高さ且つ同じ長さの（３×ｍ＋１）本目の隔壁ダミー配線を、選択配線８９、給電配線９０及び共通配線９１と行方向に並列させる。
【００２４】
〔サブピクセルの回路構成〕
次に、サブピクセルＰｒ，Ｐｇ，Ｐｂの回路構成について図２の等価回路図を用いて説明する。何れのサブピクセルＰｒ，Ｐｇ，Ｐｂも同様に構成されており、１ドットのサブピクセルＰにつき、有機ＥＬ素子２０、Ｎチャネル型のアモルファスシリコン薄膜トランジスタ（以下単にトランジスタと記述する。）２１，２２，２３及びキャパシタ２４が設けられている。以下では、トランジスタ２１をスイッチトランジスタ２１と称し、トランジスタ２２を保持トランジスタ２２と称し、トランジスタ２３を駆動トランジスタ２３と称する。なお、図２及び以下の説明において、赤サブピクセルＰｒの場合では信号線Ｙが図１の信号線Ｙｒを表し、緑サブピクセルＰｇの場合では信号線Ｙが図１の信号線Ｙｇを表し、青サブピクセルＰｂの場合では信号線Ｙが図１の信号線Ｙｂを表す。
【００２５】
スイッチトランジスタ２１においては、ソース２１ｓが信号線Ｙに導通し、ドレイン２１ｄが有機ＥＬ素子２０のサブピクセル電極２０ａ、駆動トランジスタ２３のソース２３ｓ及びキャパシタ２４の上層電極２４Ｂに導通し、ゲート２１ｇが保持トランジスタ２２のゲート２２ｇとともに走査線Ｘ及び選択配線８９に導通している。
【００２６】
保持トランジスタ２２においては、ソース２２ｓが駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の下層電極２４Ａに導通し、ドレイン２２ｄが駆動トランジスタ２３のドレイン２３ｄ及び供給線Ｚに導通し、ゲート２２ｇがスイッチトランジスタ２１のゲート２１ｇ及び走査線Ｘに導通している。
【００２７】
駆動トランジスタ２３においては、ソース２３ｓが有機ＥＬ素子２０のサブピクセル電極２０ａ、スイッチトランジスタ２１のドレイン２１ｄ及びキャパシタ２４の電極２４Ｂに導通し、ドレイン２３ｄが保持トランジスタ２２のドレイン２２ｄ及び供給線Ｚに導通し、ゲート２３ｇが保持トランジスタ２２のソース２２ｓ及びキャパシタ２４の下層電極２４Ａに導通している。
【００２８】
有機ＥＬ素子２０のカソードとなる対向電極２０ｃは共通配線９１に導通している。
【００２９】
垂直方向に沿って一列に配列された何れの赤サブピクセルＰｒのスイッチトランジスタ２１のソース２１ｓも共通の信号線Ｙｒに導通し、垂直方向に沿って一列に配列された何れの緑サブピクセルＰｇのスイッチトランジスタ２１のソース２１ｓも共通の信号線Ｙｇに導通し、垂直方向に沿って一列に配列された何れの青サブピクセルＰｂのスイッチトランジスタ２１のソース２１ｓも共通の信号線Ｙｂに導通している。
【００３０】
一方、水平方向に沿って配列された一行分の画素３の何れのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１のゲート２１ｇも共通の走査線Ｘに導通し、水平方向に沿って配列された一行分の画素３の何れのサブピクセルＰｒ，Ｐｇ，Ｐｂの保持トランジスタ２２のゲート２２ｇも共通の走査線Ｘに導通し、水平方向に沿って配列された一行分の画素３の何れのサブピクセルＰｒ，Ｐｇ，Ｐｂの保持トランジスタ２２のドレイン２２ｄも共通の供給線Ｚに導通し、水平方向に沿って配列された一行分の画素３の何れのサブピクセルＰｒ，Ｐｇ，Ｐｂの駆動トランジスタ２３のドレイン２３ｄも共通の供給線Ｚに導通している。
【００３１】
〔画素の平面レイアウト〕
画素３の平面レイアウトについて図３〜図５を用いて説明する。図３は、赤サブピクセルＰｒの電極を主に示した平面図であり、図４は、緑サブピクセルＰｇの電極を主に示した平面図であり、図５は、青サブピクセルＰｂの電極を主に示した平面図である。なお、図３〜図５においては、図面を見やすくするために、有機ＥＬ素子２０のサブピクセル電極２０ａ及び対向電極２０ｃの図示を省略する。
【００３２】
図３に示すように、赤サブピクセルＰｒにおいては、平面視して、駆動トランジスタ２３が供給線Ｚ及び給電配線９０に沿うように配置され、スイッチトランジスタ２１が共通配線９１に沿うように配置され、保持トランジスタ２２が供給線Ｚの近くの赤サブピクセルＰｒの角部に配置されている。
【００３３】
図４に示すように、緑サブピクセルＰｇにおいては、平面視して、駆動トランジスタ２３が共通配線９１に沿うように配置され、スイッチトランジスタ２１が走査線Ｘ及び選択配線８９に沿うように配置され、保持トランジスタ２２が共通配線９１の近くの緑サブピクセルＰｇの角部に配置されている。
【００３４】
図５に示すように、青サブピクセルＰｂにおいては、平面視して、駆動トランジスタ２３が走査線Ｘに沿うように配置され、スイッチトランジスタ２１が隣の行の供給線Ｚ及び給電配線９０に沿うように配置され、保持トランジスタ２２が走査線Ｘの近くの青サブピクセルＰｂの角部に配置されている。
【００３５】
図３〜図５に示すように、何れのサブピクセルＰｒ，Ｐｇ，Ｐｂでも、キャパシタ２４が隣の列の信号線群４に沿って配置されている。
【００３６】
なお、ディスプレイパネル１全体を平面視して、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１だけに着目すると、複数のスイッチトランジスタ２１がマトリクス状に配列され、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂの保持トランジスタ２２だけに着目すると、複数の保持トランジスタ２２がマトリクス状に配列され、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂの駆動トランジスタ２３だけに着目すると、複数の駆動トランジスタ２３がマトリクス状に配列されている。
【００３７】
〔ディスプレイパネルの層構造〕
ディスプレイパネル１の層構造について図６を用いて説明する。ここで、図６は、図３〜図５に示された破断線VI−VIに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。
【００３８】
ディスプレイパネル１は、光透過性を有する絶縁基板２に対して種々の層を積層したものである。絶縁基板２は可撓性のシート状に設けられているか、又は剛性の板状に設けられている。
【００３９】
まず、トランジスタ２１〜２３の層構造について説明する。図６に示すように、スイッチトランジスタ２１は、絶縁基板２上に形成されたゲート２１ｇと、ゲート２１ｇ上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１を挟んでゲート２１ｇに対向した半導体膜２１ｃと、半導体膜２１ｃの中央部上に形成されたチャネル保護膜２１ｐと、半導体膜２１ｃの両端部上において互いに離間するよう形成され、チャネル保護膜２１ｐに一部重なった不純物半導体膜２１ａ，２１ｂと、不純物半導体膜２１ａ上に形成されたドレイン２１ｄと、不純物半導体膜２１ｂ上に形成されたソース２１ｓと、から構成されている。なお、ドレイン２１ｄ及びソース２１ｓは一層構造であっても良いし、二層以上の積層構造であっても良い。
【００４０】
駆動トランジスタ２３は、絶縁基板２上に形成されたゲート２３ｇと、ゲート２３ｇ上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１を挟んでゲート２３ｇに対向した半導体膜２３ｃと、半導体膜２３ｃの中央部上に形成されたチャネル保護膜２３ｐと、半導体膜２３ｃの両端部上において互いに離間するよう形成され、チャネル保護膜２３ｐに一部重なった不純物半導体膜２３ａ，２３ｂと、不純物半導体膜２３ａ上に形成されたドレイン２３ｄと、不純物半導体膜２３ｂ上に形成されたソース２３ｓと、から構成されている。図３〜図５に示すように平面視した場合、駆動トランジスタ２３が櫛歯状に設けられていることで、駆動トランジスタ２３のチャネル幅が広くなっている。ドレイン２３ｄ及びソース２３ｓは一層構造であっても良いし、二層以上の積層構造であっても良い。
【００４１】
なお、保持トランジスタ２２は、駆動トランジスタ２３と同様の層構造となっているため、保持トランジスタ２２の断面図については省略する。また、何れのサブピクセルＰｒ，Ｐｇ，Ｐｂでも、スイッチトランジスタ２１、保持トランジスタ２２及び駆動トランジスタ２３が同様の層構造になっている。
【００４２】
次に、キャパシタ２４の層構造について説明する。キャパシタ２４は、絶縁基板２上に形成された下層電極２４Ａと、下層電極２４Ａ上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１を挟んで下層電極２４Ａに対向した上層電極２４Ｂと、から構成されている。何れのサブピクセルＰｒ，Ｐｇ，Ｐｂでもキャパシタ２４は同様の層構造になっている。
【００４３】
次に、トランジスタ２１〜２３及びキャパシタ２４の各層と信号線Ｙ、走査線Ｘ及び供給線Ｚとの関係について図３〜図６を用いて説明する。
【００４４】
接続線９６、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１のゲート２１ｇ、保持トランジスタ２２のゲート２２ｇ、駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の下層電極２４Ａ並びに全ての信号線Ｙｒ，Ｙｇ，Ｙｂは、絶縁基板２上にべた一面に成膜された導電性膜をフォトリソグラフィー法・エッチング法によってパターニングすることで形成されたものである。以下では、接続線９６、スイッチトランジスタ２１のゲート２１ｇ、保持トランジスタ２２のゲート２２ｇ、駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の電極２４Ａ並びに信号線Ｙｒ，Ｙｇ，Ｙｂの元となる導電性膜をゲートレイヤーという。
【００４５】
ゲート絶縁膜３１は、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１、保持トランジスタ２２、駆動トランジスタ２３及びキャパシタ２４に共通した絶縁膜であり、面内にべた一面に成膜されている。従って、ゲート絶縁膜３１は、スイッチトランジスタ２１のゲート２１ｇ、保持トランジスタ２２のゲート２２ｇ、駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の下層電極２４Ａ並びに信号線Ｙｒ，Ｙｇ，Ｙｂを被覆している。
【００４６】
全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１のドレイン２１ｄ・ソース２１ｓ、保持トランジスタ２２のドレイン２２ｄ・ソース２２ｓ、駆動トランジスタ２３のドレイン２３ｄ・ソース２３ｓ及びキャパシタ２４の上層電極２４Ｂ並びに全ての走査線Ｘ及び供給線Ｚは、ゲート絶縁膜３１上にべた一面に成膜された導電性膜をフォトリソグラフィー法・エッチング法によってパターニングすることで形成されたものである。以下では、スイッチトランジスタ２１のドレイン２１ｄ・ソース２１ｓ、保持トランジスタ２２のドレイン２２ｄ・ソース２２ｓ、駆動トランジスタ２３のドレイン２３ｄ・ソース２３ｓ及びキャパシタ２４の上層電極２４Ｂ並びに走査線Ｘ及び供給線Ｚの元となる導電性膜をドレインレイヤーという。
【００４７】
１つの画素３につき１つのコンタクトホール９２がゲート絶縁膜３１の走査線Ｘに重なる箇所に形成され、サブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１のゲート２１ｇ及び保持トランジスタ２２のゲート２２ｇがコンタクトホール９２を介して走査線Ｘに導通している。１ドットのサブピクセルＰにつき１つのコンタクトホール９４がゲート絶縁膜３１の信号線Ｙに重なる箇所に形成され、何れのサブピクセルＰｒ，Ｐｇ，Ｐｂにおいても、スイッチトランジスタ２１のソース２１ｓがコンタクトホール９４を介して信号線Ｙに導通している。１ドットのサブピクセルＰにつき１つのコンタクトホール９３がゲート絶縁膜３１の下層電極２４Ａに重なる箇所に形成され、何れのサブピクセルＰｒ，Ｐｇ，Ｐｂにおいても保持トランジスタ２２のソース２２ｓが駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の下層電極２４Ａに導通している。
【００４８】
赤サブピクセルＰｒにおいては、保持トランジスタ２２のドレイン２２ｄ及び駆動トランジスタ２３のドレイン２３ｄが供給線Ｚと一体に設けられている。それに対して、緑サブピクセルＰｇ及び青サブピクセルＰｂにおいては、保持トランジスタ２２のドレイン２２ｄ及び駆動トランジスタ２３のドレイン２３ｄの何れも、供給線Ｚに対して別体に設けられている。そこで、緑サブピクセルＰｇ及び青サブピクセルＰｂの保持トランジスタ２２のドレイン２２ｄ及び駆動トランジスタ２３のドレイン２３ｄは、以下のようにして供給線Ｚに導通している。
【００４９】
すなわち、１ピクセルの画素３につき１本の接続線９６が画素３を垂直方向に縦断するよう設けられている。この接続線９６は、ゲートレイヤーをパターニングすることで形成されたものであり、ゲート絶縁膜３１によって被覆されている。ゲート絶縁膜３１の供給線Ｚと接続線９６が重なる箇所には、コンタクトホール９７が形成され、そのコンタクトホール９７を介して接続線９６が供給線Ｚに導通している。また、緑サブピクセルＰｇにおいては、コンタクトホール９８がゲート絶縁膜３１の接続線９６と駆動トランジスタ２３のドレイン２３ｄとが重なる箇所に形成され、そのコンタクトホール９８を介して接続線９６と駆動トランジスタ２３のドレイン２３ｄが導通している。青サブピクセルＰｂにおいては、コンタクトホール９９がゲート絶縁膜３１の接続線９６と駆動トランジスタ２３のドレイン２３ｄとが重なる箇所に形成され、そのコンタクトホール９９を介して接続線９６と駆動トランジスタ２３のドレイン２３ｄが導通している。以上により、緑サブピクセルＰｇ及び青サブピクセルＰｂのどちらにおいても、保持トランジスタ２２のドレイン２２ｄ及び駆動トランジスタ２３のドレイン２３ｄが接続線９６を介して供給線Ｚ及び給電配線９０に導通している。
【００５０】
全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１、保持トランジスタ２２及び駆動トランジスタ２３並びに全ての走査線Ｘ及び供給線Ｚは、べた一面に成膜された窒化シリコン又は酸化シリコン等の保護絶縁膜３２によって被覆されている。なお、詳細については後述するが、保護絶縁膜３２は、走査線Ｘ及び供給線Ｚに重なる箇所で矩形状に分断されている。
【００５１】
保護絶縁膜３２には平坦化膜３３が積層されており、スイッチトランジスタ２１、保持トランジスタ２２及び駆動トランジスタ２３並びに走査線Ｘ及び供給線Ｚによる凹凸が平坦化膜３３によって解消されている。つまり、平坦化膜３３の表面が平坦となっている。平坦化膜３３は、ポリイミド等の感光性絶縁樹脂を硬化させたものである。なお、詳細については後述するが、平坦化膜３３は、走査線Ｘ及び供給線Ｚに重なる箇所で矩形状に分断されている。
【００５２】
このディスプレイパネル１をボトムエミッション型として用いる場合、すなわち、絶縁基板２を表示面として用いる場合には、ゲート絶縁膜３１、保護絶縁膜３２及び平坦化膜３３には透明な材料を用いる。絶縁基板２から平坦化膜３３までの積層構造をトランジスタアレイ基板５０という。
【００５３】
平坦化膜３３の表面、即ちトランジスタアレイ基板５０の表面上であって赤サブピクセルＰｒと緑サブピクセルＰｇの間には、走査線Ｘに平行な絶縁ライン６１が形成されている。絶縁ライン６１は、ポリイミド等の感光性絶縁樹脂を硬化させてなり、その上部には絶縁ライン６１より幅狭の共通配線９１が積層されている。共通配線９１は、メッキ法により形成されたものであるので、信号線Ｙ、走査線Ｘ及び供給線Ｚよりも十分に厚く、平坦化膜３３の表面に対して凸設されている。共通配線９１は銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましい。
【００５４】
共通配線９１の表面には、撥水性・撥油性を有した撥液性導電層５５が成膜されている。撥液性導電層５５は、次の化学式（１）に示されたトリアジルトリチオールのチオール基（−ＳＨ）の水素原子（Ｈ）が還元離脱し、硫黄原子（Ｓ）が共通配線９１の表面に酸化吸着したものである。
【００５５】
【化１】
【００５６】
撥液性導電層５５はトリアジルトリチオール分子が共通配線９１の表面に規則正しく並んだ分子一層からなる膜であるから、撥液性導電層５５が非常に低抵抗であって導電性を有する。なお、撥水性・撥油性を顕著にするためにトリアジルトリチオールに代えて、トリアジルトリチオールの１又は２のチオール基がフッ化アルキル基に置換されたものでも良い。
【００５７】
保護絶縁膜３２及び平坦化膜３３の各供給線Ｚに重なる箇所には、水平方向に沿って開口された長尺な溝３４が凹設され、更に、保護絶縁膜３２及び平坦化膜３３の各走査線Ｘに重なる箇所には水平方向に沿って開口された長尺な溝３５が凹設されている。これら溝３４，３５によって保護絶縁膜３２及び平坦化膜３３が矩形状に分断されている。溝３４には給電配線９０が埋められており、溝３４内において給電配線９０が供給線Ｚにそれぞれ積層されることによって電気的に接続されている。溝３５には選択配線８９が埋められており、溝３５内において選択配線８９が走査線Ｘにそれぞれ積層されることによって電気的に接続されている。
【００５８】
選択配線８９及び給電配線９０は、メッキ法により形成されたものであるので、信号線Ｙ、走査線Ｘ及び供給線Ｚよりも十分に厚い。更には、選択配線８９及び給電配線９０の厚さは、保護絶縁膜３２と平坦化膜３３の厚さの総計よりも厚く、平坦化膜３３の表面から凸設されている。選択配線８９及び給電配線９０のどちらも、銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましい。選択配線８９の表面に、撥水性・撥油性を有した疎水絶縁膜５３が成膜され、給電配線９０の表面には、撥水性・撥油性を有した疎水絶縁膜５４が成膜されている。
【００５９】
平坦化膜３３の表面、即ちトランジスタアレイ基板５０の表面上には、複数のサブピクセル電極２０ａがマトリクス状に配列されている。これらサブピクセル電極２０ａは、平坦化膜３３上にべた一面に成膜された透明導電性膜をフォトリソグラフィー法・エッチング法によってパターニングしたものである。
【００６０】
サブピクセル電極２０ａは、有機ＥＬ素子２０のアノードとして機能する電極である。即ち、サブピクセル電極２０ａの仕事関数が比較的高く、後述する有機ＥＬ層２０ｂへ正孔を効率よく注入するものが好ましい。また、サブピクセル電極２０ａは、ボトムエミッションの場合、可視光に対して透過性を有している。サブピクセル電極２０ａとしては、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）を主成分としたものがある。
【００６１】
なお、このディスプレイパネル１をトップエミッション型として用いる場合、すなわち、絶縁基板２の反対側を表示面として用いる場合には、サブピクセル電極２０ａと平坦化膜３３との間に、導電性且つ可視光反射性の高い反射膜を成膜するか、サブピクセル電極２０ａ自体を反射性電極とすれば良い。
【００６２】
１ドットのサブピクセルＰにつき１つのコンタクトホール８８が平坦化膜３３及び保護絶縁膜３２のサブピクセル電極２０ａに重なる箇所に形成され、そのコンタクトホール８８に導電性パッドが埋設されている。何れのサブピクセルＰｒ，Ｐｇ，Ｐｂにおいても、サブピクセル電極２０ａが、キャパシタ２４の上層電極２４Ｂ、スイッチトランジスタ２１のドレイン２１ｄ及び駆動トランジスタ２３のソース２３ｓに導通している。
【００６３】
サブピクセル電極２０ａ上には、有機ＥＬ素子２０の有機ＥＬ層２０ｂが成膜されている。有機ＥＬ層２０ｂは広義の発光層であり、有機ＥＬ層２０ｂには、有機化合物である発光材料（蛍光体）が含有されている。有機ＥＬ層２０ｂは、サブピクセル電極２０ａから順に正孔輸送層、狭義の発光層の順に積層した二層構造である。正孔輸送層は、導電性高分子であるＰＥＤＯＴ（ポリチオフェン）及びドーパントであるＰＳＳ（ポリスチレンスルホン酸）からなり、狭義の発光層は、ポリフルオレン系発光材料からなる。
【００６４】
赤サブピクセルＰｒの場合には、有機ＥＬ層２０ｂが赤色に発光し、緑サブピクセルＰｇの場合には、有機ＥＬ層２０ｂが緑色に発光し、青サブピクセルＰｂの場合には、有機ＥＬ層２０ｂが青色に発光する。
【００６５】
有機ＥＬ層２０ｂはサブピクセル電極２０ａごとに独立して設けられ、平面視した場合、複数の有機ＥＬ層２０ｂがマトリクス状に配列されている。但し、給電配線９０と共通配線９１との間において水平方向に配列された一行分のサブピクセルが全て赤サブピクセルＰｒ赤色なので、給電配線９０と共通配線９１との間において水平方向に配列された複数のサブピクセル電極２０ａが、水平方向に沿って帯状に長尺な共通の赤色発光の有機ＥＬ層２０ｂによって被覆されていても良い。このとき有機ＥＬ層２０ｂは水平方向に隣り合う有機ＥＬ層２０ｂに対して電流を流さない程度の電気抵抗を有している。同様に、共通配線９１と選択配線８９との間において水平方向に配列された複数のサブピクセル電極２０ａが、水平方向に沿って帯状に長尺な共通の緑色発光の有機ＥＬ層２０ｂによって被覆されていても良いし、所定の行において、選択配線８９と隣の行（一行後の行）の給電配線９０との間において水平方向に一列に配列された複数のサブピクセル電極２０ａが、水平方向に沿って帯状に長尺な共通の青色発光の有機ＥＬ層２０ｂによって被覆されていても良い。
【００６６】
有機ＥＬ層２０ｂは、疎水絶縁膜５３、疎水絶縁膜５４及び撥液性導電層５５のコーティング後に湿式塗布法（例えば、インクジェット法）によって成膜される。この場合、サブピクセル電極２０ａに有機ＥＬ層２０ｂとなる有機化合物を含有する有機化合物含有液を塗布するが、この有機化合物含有液の液面は、絶縁ライン６１の頭頂部よりも高い。垂直方向に隣り合うサブピクセル電極２０ａ間において頭頂部が絶縁ライン６１の頭頂部よりも十分高い厚膜の選択配線８９、給電配線９０、共通配線９１がトランジスタアレイ基板５０の表面に対して凸設されているから、サブピクセル電極２０ａに塗布された有機化合物含有液が垂直方向に隣り合うサブピクセル電極２０ａに漏れることがない。また、選択配線８９、給電配線９０、共通配線９１には撥水性・撥油性の疎水絶縁膜５３、疎水絶縁膜５４、撥液性導電層５５がそれぞれコーティングされているから、サブピクセル電極２０ａに塗布された有機化合物含有液をはじくので、サブピクセル電極２０ａに塗布された有機化合物含有液がサブピクセル電極２０ａの中央に対して撥液性導電層５５の端部付近、疎水絶縁膜５３の端部付近や、疎水絶縁膜５４の端部付近で極端に厚く堆積されなくなるので、有機化合物含有液が乾燥してなる有機ＥＬ層２０ｂを面内均一な膜厚で成膜することができる。
【００６７】
なお、有機ＥＬ層２０ｂは、二層構造の他に、サブピクセル電極２０ａから順に正孔輸送層、狭義の発光層、電子輸送層となる三層構造であっても良いし、狭義の発光層からなる一層構造であっても良いし、これらの層構造において適切な層間に電子或いは正孔の注入層が介在した積層構造であっても良いし、その他の積層構造であっても良い。
【００６８】
有機ＥＬ層２０ｂ上には、有機ＥＬ素子２０のカソードとして機能する対向電極２０ｃが成膜されている。対向電極２０ｃは、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂに共通して形成された共通電極であり、べた一面に成膜されている。対向電極２０ｃがべた一面に成膜されることで、対向電極２０ｃが撥液性導電層５５を挟んで共通配線９１を被覆している。そのため、図２の回路図に示すように、対向電極２０ｃは共通配線９１に対して導通している。一方、選択配線８９には疎水絶縁膜５３がコーティングされ、給電配線９０には疎水絶縁膜５４がコーティングされているので、対向電極２０ｃが選択配線８９及び給電配線９０の何れに対しても絶縁されている。
【００６９】
対向電極２０ｃは、サブピクセル電極２０ａよりも仕事関数の低い材料で形成されており、例えば、マグネシウム、カルシウム、リチウム、バリウム、インジウム、希土類金属の少なくとも一種を含む単体又は合金で形成されていることが好ましい。また、対向電極２０ｃは、上記各種材料の層が積層された積層構造となっていても良いし、以上の各種材料の層に加えてシート抵抗を低くするために酸化されにくい金属層が堆積した積層構造となっていても良く、具体的には、有機ＥＬ層２０ｂと接する界面側に設けられた低仕事関数の高純度のバリウム層と、バリウム層を被覆するように設けられたアルミニウム層との積層構造や、下層にリチウム層、上層にアルミニウム層が設けられた積層構造が挙げられる。またトップエミッション構造の場合、対向電極２０ｃを上述のような低仕事関数の薄膜とその上にＩＴＯ等の透明導電膜を積層した透明電極としてもよい。
【００７０】
対向電極２０ｃ上には、封止絶縁膜５６が成膜されている。封止絶縁膜５６は対向電極２０ｃ全体を被覆し、対向電極２０ｃの劣化を防止するために設けられている無機膜又は有機膜である。
【００７１】
なお、従来、トップエミッション型構造のＥＬディスプレイパネルは、対向電極２０ｃの少なくとも一部を金属酸化物のように抵抗値が高い透明電極を用いることになるが、このような材料は十分に厚くしなければシート抵抗が十分に低くならないので、厚くすることによって必然的に有機ＥＬ素子の透過率が下がってしまい、大画面になるほど面内で均一の電位になりにくく表示特性が低くなってしまっていた。
【００７２】
しかしながら、本実施形態では、水平方向に十分な厚さのために低抵抗な複数の共通配線９１，９１，…、を設けているので、対向電極２０ｃと合わせて有機ＥＬ素子２０，２０，…のカソード電極全体のシート抵抗値を下げ、十分且つ面内で均一に大電流を流すことが可能となる。さらにこのような構造では、共通配線９１，９１，…がカソード電極としてのシート抵抗を下げているので、対向電極２０ｃを薄膜にして透過率を向上したりすることが可能である。なおトップエミッション構造では、画素電極２０ａを反射性の材料としてもよい。
【００７３】
そして、薄膜トランジスタを形成する際の導電層以外の厚膜の導電層を用いて形成された給電配線９０，９０，…を、供給線Ｚ1〜Ｚmにそれぞれ電気的に接続するように設けているので、薄膜トランジスタの導電層のみで形成された供給線Ｚ1〜Ｚmでの電圧降下による複数の有機ＥＬ素子２０に後述する書込電流や駆動電流が所定の電流値に達するまでの遅延を防止し、良好に駆動することが可能となる。
【００７４】
さらに、薄膜トランジスタを形成する際の導電層以外の厚膜の導電層を用いて形成された選択配線８９，８９，…を、走査線Ｘ1〜Ｘmにそれぞれ電気的に接続するように設けているので薄膜トランジスタの導電層のみで形成された走査線Ｘ1〜Ｘmでの電圧降下による信号遅延を防止し、迅速にスイッチトランジスタ２１及び保持トランジスタ２２をスイッチして良好に駆動することが可能となる。
【００７５】
〔ディスプレイパネルの駆動方法〕
ディスプレイパネル１をアクティブマトリクス方式で駆動するには、次のようになる。すなわち、図７に示すように、走査線Ｘ1〜Ｘmに接続された選択ドライバによって、走査線Ｘ1から走査線Ｘmへの順（走査線Ｘmの次は走査線Ｘ1）にハイレベルのシフトパルスを順次出力することにより走査線Ｘ1〜Ｘmを順次選択する。また、選択期間に各給電配線９０を介して供給線Ｚ1〜Ｚmにそれぞれ接続された駆動トランジスタ２３に書込電流を流すための書込給電電圧ＶLを印加し、発光期間に駆動トランジスタ２３を介して有機ＥＬ素子２０に駆動電流を流すための駆動給電電圧ＶHを印加する給電ドライバが各給電配線９０に接続されている。この給電ドライバによって、選択ドライバと同期するよう、供給線Ｚ1から供給線Ｚmへの順（供給線Ｚmの次は供給線Ｚ1）にローレベル（有機ＥＬ素子２０の対向電極の電圧より低レベル）の書込給電電圧ＶLを順次出力することにより供給線Ｚ1〜Ｚmを順次選択する。また、選択ドライバが各走査線Ｘ1〜Ｘmを選択している時に、データドライバが書込電流である書込電流（電流信号）を所定の行の駆動トランジスタ２３のソース−ドレイン間を介して全信号線Ｙ1〜Ｙnに流す。このとき供給線Ｚ1〜Ｚmに接続された給電配線９０には、給電ドライバによって絶縁基板２の左右周縁に位置する給電配線９０の両端部である配線端子の両方からローレベルの書込給電電圧ＶLが出力される。なお、対向電極２０ｃ及び共通配線９１は配線端子によって外部と接続され、一定のコモン電位Ｖcom（例えば、接地＝０ボルト）に保たれている。
【００７６】
信号線Ｙ1〜Ｙnの延在した方向を垂直方向（列方向）といい、走査線Ｘ1〜Ｘmの延在した方向を水平方向（行方向）という。また、ｍ，ｎは２以上の自然数であり、走査線Ｘに下付けした数字は図１において上からの配列順を表し、供給線Ｚに下付けした数字は図１において上からの配列順を表し、信号線Ｙに下付けした数字は図１において左からの配列順を表し、画素回路Ｐに下付けした数字の前側が上からの配列順を表し、後ろ側が左からの配列順を表す。すなわち、１〜ｍのうちの任意の自然数をｉとし、１からｎのうちの任意の自然数をｊとした場合に、走査線Ｘiは上からｉ行目であり、供給線Ｚiは左からｉ行目であり、信号線Ｙjは左からｊ列目であり、画素回路Ｐi,jは上からｉ行目、左からｊ列目であり、画素回路Ｐi,jは走査線Ｘi、供給線Ｚi及び信号線Ｙjに接続されている。
【００７７】
画素回路Ｐi,jは、画素としての有機ＥＬ素子２０と、有機ＥＬ素子２０の周囲に配置された三つのＮチャネル型のアモルファスシリコン薄膜トランジスタ（以下単にトランジスタと記述する。）２１，２２，２３と、キャパシタ２４と、を備える。
【００７８】
各選択期間において、データドライバ側の電位は、給電配線９０，９０，…及び供給線Ｚ1〜Ｚmに出力された書込給電電圧ＶL以下で且つこの書込給電電圧ＶLはコモン電位Ｖcom以下に設定されている。したがってこの時、有機ＥＬ素子２０から信号線Ｙ1〜Ｙnに流れることはないので図２に示すように、データドライバによって階調に応じた電流値の書込電流（書込電流）が矢印Ａの通り、信号線Ｙ1〜Ｙnに流れ、画素回路Ｐi,jにおいては給電配線９０及び供給線Ｚiから駆動トランジスタ２３のソース−ドレイン間、スイッチトランジスタ２１のソース−ドレイン間を介して信号線Ｙjに向かった書込電流（書込電流）が流れる。このように駆動トランジスタ２３のソース−ドレイン間を流れる電流の電流値は、データドライバによって一義的に制御され、データドライバは、外部から入力された階調に応じて書込電流（書込電流）の電流値を設定する。書込電流（書込電流）が流れている間、ｉ行目のＰi,1〜Ｐi,nの各駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧は、それぞれ信号線Ｙ1〜Ｙnに流れる書込電流（書込電流）の電流値、つまり駆動トランジスタ２３のＶg−Ｉds特性の経時変化にかかわらず駆動トランジスタ２３のドレイン２３ｄ−ソース２３ｓ間を流れる書込電流（書込電流）の電流値に見合うように強制的に設定され、この電圧のレベルに従った大きさの電荷がキャパシタ２４にチャージされて、書込電流（書込電流）の電流値が駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧のレベルに変換される。その後の発光期間では、走査線Ｘiがローレベルになり、スイッチトランジスタ２１及び保持トランジスタ２２がオフ状態となるが、オフ状態の保持トランジスタ２２によってキャパシタ２４の電極２４Ａ側の電荷が閉じ込められてフローティング状態になり、駆動トランジスタ２３のソース２３ｓの電圧が選択期間から発光期間に移行する際に変調しても、駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電位差がそのまま維持される。この発光期間では、供給線Ｚi及びそれに接続された給電配線９０の電位が駆動給電電圧ＶHとなり、有機ＥＬ素子２０の対向電極２０ｃの電位Ｖcomより高くなることによって、供給線Ｚi及びそれに接続された給電配線９０から駆動トランジスタ２３を介して有機ＥＬ素子２０に駆動電流が矢印Ｂの方向に流れ、有機ＥＬ素子２０が発光する。駆動電流の電流値は駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧に依存するため、発光期間における駆動電流の電流値は、選択期間における書込電流（引抜電流）の電流値に等しくなる。
【００７９】
ディスプレイパネル１の別のアクティブマトリクス駆動方法は次のようになる。すなわち、図８に示すように、発振回路によって給電配線９０，９０，…及び供給線Ｚ1〜Ｚmに対してクロック信号を出力する。また、選択ドライバによって走査線Ｘ1から走査線Ｘmへの順（走査線Ｘmの次は走査線Ｘ1）にハイレベルのシフトパルスを順次出力することにより走査線Ｘ1〜Ｘmを順次選択するが、選択ドライバが走査線Ｘ1〜Ｘmの何れか１つにシフトパルスを出力している時には発振回路のクロック信号がローレベルになる。また、選択ドライバが各走査線Ｘ1〜Ｘmを選択している時に、データドライバが書込電流である引抜電流（電流信号）を駆動トランジスタ２３のソース−ドレイン間を介して全信号線Ｙ1〜Ｙnに流す。なお、対向電極２０ｃ及び給電配線９０の一定のコモン電位Ｖcom（例えば、接地＝０ボルト）に保たれている。
【００８０】
走査線Ｘiの選択期間においては、ｉ行目の走査線Ｘiにシフトパルスが出力されているから、スイッチトランジスタ２１及び保持トランジスタ２２がオン状態となる。各選択期間において、データドライバ側の電位は、給電配線９０，９０，…及び供給線Ｚ1〜Ｚmに出力されたクロック信号のローレベル以下で且つこのクロック信号のローレベルはコモン電位Ｖcom以下に設定されている。したがってこの時、有機ＥＬ素子２０から信号線Ｙ1〜Ｙnに流れることはないので図２に示すように、データドライバによって階調に応じた電流値の書込電流（引抜電流）が矢印Ａの通り、信号線Ｙ1〜Ｙnに流れ、画素回路Ｐi,jにおいては給電配線９０及び供給線Ｚiから駆動トランジスタ２３のソース−ドレイン間、スイッチトランジスタ２１のソース−ドレイン間を介して信号線Ｙjに向かった書込電流（引抜電流）が流れる。このように駆動トランジスタ２３のソース−ドレイン間を流れる電流の電流値は、データドライバによって一義的に制御され、データドライバは、外部から入力された階調に応じて書込電流（引抜電流）の電流値を設定する。書込電流（引抜電流）が流れている間、ｉ行目のＰi,1〜Ｐi,nの各駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧は、それぞれ信号線Ｙ1〜Ｙnに流れる書込電流（引抜電流）の電流値、つまり駆動トランジスタ２３のＶg−Ｉds特性の経時変化にかかわらず駆動トランジスタ２３のドレイン２３ｄ−ソース２３ｓ間を流れる書込電流（引抜電流）の電流値に見合うように強制的に設定され、この電圧のレベルに従った大きさの電荷がキャパシタ２４にチャージされて、書込電流（引抜電流）の電流値が駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧のレベルに変換される。その後の発光期間では、走査線Ｘiがローレベルになり、スイッチトランジスタ２１及び保持トランジスタ２２がオフ状態となるが、オフ状態の保持トランジスタ２２によってキャパシタ２４の電極２４Ａ側の電荷が閉じ込められてフローティング状態になり、駆動トランジスタ２３のソース２３ｓの電圧が選択期間から発光期間に移行する際に変調しても、駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電位差がそのまま維持される。この発光期間のうち、いずれの行の選択期間でもない間、つまり、クロック信号が給電配線９０及び供給線Ｚiの電位が有機ＥＬ素子２０の対向電極２０ｃ及び給電配線９０の電位Ｖcomより高いハイレベルの間、より高電位の給電配線９０及び供給線Ｚiから駆動トランジスタ２３のソース−ドレイン間を介して有機ＥＬ素子２０に駆動電流が矢印Ｂの方向に流れ、有機ＥＬ素子２０が発光する。駆動電流の電流値は駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧に依存するため、発光期間における駆動電流の電流値は、選択期間における書込電流（引抜電流）の電流値に等しくなる。また発光期間において、いずれかの行の選択期間の間、つまりクロック信号がローレベルである時は、給電配線９０及び供給線Ｚiの電位が対向電極２０ｃ及び給電配線９０の電位Ｖcom以下であるので、有機ＥＬ素子２０に駆動電流は流れず発光しない。
【００８１】
何れの駆動方法においても、スイッチトランジスタ２１は、駆動トランジスタ２３のソース２３ｓと信号線Ｙとの間の電流のオン（選択期間）・オフ（発光期間）を行うものとして機能する。また、保持トランジスタ２２は、選択期間に駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間に電流が流れることができる状態にし、発光期間に駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧を保持するものとして機能する。そして、駆動トランジスタ２３は、発光期間中に供給線Ｚ及び給電配線９０がハイレベルになった時に、階調に応じた大きさの電流を有機ＥＬ素子２０に流して有機ＥＬ素子２０を駆動するものとして機能する。
【００８２】
以上のように、給電配線９０を流れる電流の大きさは一列の供給線Ｚiに接続されたｎ個の有機ＥＬ素子２０に流れる駆動電流の大きさの和になるので、ＶＧＡ以上の画素数で動画駆動するための選択期間に設定した場合、給電配線９０の寄生容量が増大してしまい、薄膜トランジスタのゲート電極又はソース、ドレイン電極のような薄膜からなる配線ではｎ個の有機ＥＬ素子２０に書込電流（つまり駆動電流）を流すには抵抗が高すぎるが、本実施形態では、画素回路Ｐ1,1〜Ｐm,nの薄膜トランジスタのゲート電極やソース、ドレイン電極とは異なる導電層によって給電配線９０を構成しているので給電配線９０による電圧降下は小さくなり、短い選択期間であっても遅延なく十分に書込電流（引抜電流）を流すことができる。そして、給電配線９０を厚くすることで給電配線９０を低抵抗化したので、給電配線９０の幅を狭くすることができる。そのため、ボトムエミッションの場合、画素開口率の減少を最小限に抑えることができる。
【００８３】
同様に、発光期間に共通配線９１に流れる駆動電流の大きさは、選択期間に給電配線９０に流れる書込電流（引抜電流）の大きさと同じであるが、共通配線９１は、画素回路Ｐ1,1〜Ｐm,nの薄膜トランジスタのゲート電極やソース、ドレイン電極とは異なる導電層を用いているので十分な厚さにすることができるため、共通配線９１を低抵抗化することができ、さらに対向電極２０ｃ自体が薄膜化してより高抵抗になっても対向電極２０ｃの電圧を面内で一様にすることができる。従って、仮に全ての画素電極２０ａに同じ電位を印加した場合でも、どの有機ＥＬ層２０ｂの発光強度もほぼ等しくなり、面内の発光強度を一様することができる。
【００８４】
また、ＥＬディスプレイパネル１をトップエミッション型として用いた場合、対向電極２０ｃをより薄膜化ことが可能なので、有機ＥＬ層２０ｂを発した光が対向電極２０ｃを透過中に減衰し難くなる。更に、平面視して水平方向に隣り合う画素電極２０ａの間に共通配線９１が設けられているため、画素開口率の減少を最小限に抑えることができる。
【００８５】
〔給電配線及び共通配線の幅、断面積及び抵抗率〕
上述した二通りの駆動方法のうち後者の駆動方法でディスプレイパネルを駆動する場合においては、給電配線９０，９０，…は、絶縁基板２の一方の周縁に配置された第一の引き回し配線によって互いに導通しているため、外部からのクロック信号により等電位となっている。さらに、第一の引き回し配線は、絶縁基板２の両端部においてそれぞれ配線端子と接続している。外部駆動回路から配線端子に印加される電圧はともに等電位のため、すみやかに給電配線９０，９０，…全体に電流を供給することができる。
【００８６】
共通配線９１，９１，…は、絶縁基板２の第一の引き回し配線が設けられている周縁とは別の周縁に配置された第二の引き回し配線によって互いに接続され、共通電圧Ｖｓｓが印加されている。第二の引き回し配線と第一の引き回し配線は絶縁されている。
【００８７】
ここで、ディスプレイパネル１の画素数をＷＸＧＡ（７６８×１３６６）としたときに、給電配線９０及び共通配線９１の望ましい幅、断面積を定義する。図９は、各サブピクセルの駆動トランジスタ２３及び有機ＥＬ素子２０の電流−電圧特性を示すグラフである。
【００８８】
図９において、縦軸は１つの駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間を流れる書込電流の電流値又は１つの有機ＥＬ素子２０のアノード−カソード間を流れる駆動電流の電流値であり、横軸は１つの駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間の電圧（同時に１つの駆動トランジスタ２３のゲート２３ｇ−ドレイン２３ｄ間の電圧）である。図中、実線Ｉds maxは、最高輝度階調（最も明るい表示）のときの書込電流及び駆動電流であり、一点鎖線Ｉds midは、最高輝度階調と最低輝度階調との間の中間輝度階調のときの書込電流及び駆動電流であり、二点鎖線Ｖpoは駆動トランジスタ２３の不飽和領域（線形領域）と飽和領域との閾値つまりピンチオフ電圧であり、三点鎖線Ｖdsは駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間を流れる書込電流であり、破線Ｉelは有機ＥＬ素子２０のアノード−カソード間を流れる駆動電流である。
【００８９】
ここで電圧ＶP1は、最高輝度階調時の駆動トランジスタ２３のピンチオフ電圧であり、電圧ＶP2は、駆動トランジスタ２３が最高輝度階調の書込電流が流れるときのソース−ドレイン間電圧であり、電圧ＶELmax（電圧ＶP4−電圧ＶP3）は有機ＥＬ素子２０が最高輝度階調の書込電流と電流値が等しい最高輝度階調の駆動電流で発光するときのアノード−カソード間の電圧である。電圧ＶP2’は、駆動トランジスタ２３が中間輝度階調の書込電流が流れるときのソース−ドレイン間電圧であり、電圧（電圧ＶP4’−電圧ＶP3’）は有機ＥＬ素子２０が中間輝度階調の書込電流と電流値が等しい中間輝度階調の駆動電流で発光するときのアノード−カソード間電圧である。
【００９０】
駆動トランジスタ２３及び有機ＥＬ素子２０はいずれも飽和領域で駆動させるために、（給電配線９０の発光期間時の電圧ＶH）から（共通配線９１の発光期間時の電圧Ｖcom）を減じた値ＶXは下記の式（２）を満たす。
【００９１】
ＶX＝Ｖpo＋Ｖth＋Ｖm＋ＶEL ……（２）
【００９２】
Ｖth（最高輝度時の場合ＶP2−ＶP1に等しい）は駆動トランジスタ２３の閾値電圧であり、ＶEL（最高輝度時の場合ＶELmaxに等しい）は有機ＥＬ素子２０のアノード−カソード間電圧であり、Ｖmは、階調に応じて変位する許容電圧である。
【００９３】
図から明らかなように、電圧ＶXのうち、輝度階調が高くなる程、トランジスタ２３のソース−ドレイン間に要する電圧（Ｖpo＋Ｖth）が高くなるとともに有機ＥＬ素子２０のアノード−カソード間に要する電圧ＶELが高くなる。したがって、許容電圧Ｖmは、輝度階調が高くなるほど低くなり、最小許容電圧ＶmminはＶP3−ＶP2となる。
【００９４】
有機ＥＬ素子２０は低分子ＥＬ材料及び高分子ＥＬ材料にかかわらず一般的に経時劣化し、高抵抗化する。１００００時間後のアノード−カソード間電圧は初期時の１．４倍〜数倍程度になることが確認されている。つまり、電圧ＶELは、同じ輝度階調時でも時間が経つ程高くなる。このため、駆動初期時の許容電圧Ｖmが高い程長期間にわたって動作が安定するので、電圧ＶELが８Ｖ以上、より望ましくは１３Ｖ以上となるように電圧ＶXを設定している。
【００９５】
この許容電圧Ｖmには、有機ＥＬ素子２０の高抵抗化ばかりでなく、さらに、給電配線９０による電圧降下の分も含まれる。
【００９６】
給電配線９０の配線抵抗のために電圧降下が大きいとディスプレイパネル１の消費電力が著しく増大してしまうため、給電配線９０の電圧降下は１Ｖ以下に設定することが特に好ましい。
【００９７】
行方向の一つの画素の長さである画素幅Ｗpと、行方向の画素数（１３６６）と、画素領域以外における第一の引き回し配線から一方の配線端子までの延長部分と、画素領域以外における第一の引き回し配線から他方の配線端子までの延長部分と、を考慮した結果、ディスプレイパネル１のパネルサイズが３２インチ、４０インチの場合、第一の引き回し配線の全長はそれぞれ７０６．７ｍｍ、８９５．２ｍｍとなる。ここで、給電配線９０の線幅ＷL及び共通配線９１の線幅ＷLが広くなると、構造上有機ＥＬ層２０ｂの面積が小さくなり、さらに他の配線との重なり寄生容量を発生してさらなる電圧降下をもたらすため、給電配線９０の幅ＷL及び共通配線９１の線幅ＷLはそれぞれ画素幅Ｗpの５分の１以下に抑えることが望ましい。このようなことを考慮すると、ディスプレイパネル１のパネルサイズが３２インチ、４０インチの場合、幅ＷLはそれぞれ３４μｍ以内、４４μｍ以内となる。また給電配線９０及び共通配線９１の最大膜厚Ｈmaxはアスペクト比を考慮すると、トランジスタ２１〜２３の最小加工寸法４μｍの１．５倍、つまり６μｍとなる。したがって給電配線９０及び共通配線９１の最大断面積Ｓmaxは３２インチ、４０インチで、それぞれ２０４μｍ2、２６４μｍ2となる。
【００９８】
このような３２インチのディスプレイパネル１について、最大電流が流れるように全点灯したときの給電配線９０及び共通配線９１のそれぞれの最大電圧降下を１Ｖ以下にするためには図１０に示すように、給電配線９０及び共通配線９１のそれぞれの配線抵抗率ρ／断面積Ｓは４．７Ω／ｃｍ以下に設定される必要がある。図１１に３２インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの断面積と電流密度の相関関係を表す。なお、上述した給電配線９０及び共通配線９１の最大断面積Ｓmax時に許容される抵抗率は、３２インチで９．６μΩｃｍ、４０インチで６．４μΩｃｍとなる。
【００９９】
そして、４０インチのディスプレイパネル１について、最大電流が流れるように全点灯したときの給電配線９０及び共通配線９１のそれぞれの最大電圧降下を１Ｖ以下にするためには図１２に示すように、給電配線９０及び共通配線９１のそれぞれの配線抵抗率ρ／断面積Ｓは２．４Ω／ｃｍ以下に設定される必要がある。図１３に４０インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの断面積と電流密度の相関関係を表す。
【０１００】
給電配線９０及び共通配線９１の故障により動作しなくなる故障寿命ＭＴＦは、下記の式（３）を満たす。
【０１０１】
ＭＴＦ＝Ａ ｅｘｐ（Ｅａ／ＫbＴ）／ρＪ2 ……（３）
【０１０２】
Ｅａは活性化エネルギー、ＫbＴ＝８．６１７×１０―5ｅＶ、ρは給電配線９０及び共通配線９１の抵抗率、Ｊは電流密度である。
【０１０３】
給電配線９０及び共通配線９１の故障寿命ＭＴＦは抵抗率の増大やエレクトロマイグレーションに律速する。給電配線９０及び共通配線９１をＡｌ系（Ａｌ単体或いはＡｌＴｉやＡｌＮｄ等の合金）に設定し、ＭＴＦが１００００時間、８５℃の動作温度で試算すると、電流密度Ｊは２．１×１０4Ａ／ｃｍ2以下にする必要がある。同様に給電配線９０及び共通配線９１をＣｕに設定すると、２．８×１０6Ａ／ｃｍ2以下にする必要がある。なおＡｌ合金内のＡｌ以外の材料はＡｌよりも低い抵抗率であることを前提としている。
これらのことを考慮して、３２インチのディスプレイパネル１では、全点灯状態で１００００時間に給電配線９０及び共通配線９１が故障しないようなＡｌ系の給電配線９０及び共通配線９１のそれぞれの断面積Ｓは、図１１から、５７μｍ2以上必要になり、同様にＣｕの給電配線９０及び共通配線９１のそれぞれの断面積Ｓは、図１１から、０．４３μｍ2以上必要になる。
【０１０４】
そして４０インチのディスプレイパネル１では、全点灯状態で１００００時間に給電配線９０及び共通配線９１が故障しないようなＡｌ系の給電配線９０及び共通配線９１のそれぞれの断面積Ｓは、図１３から、９２μｍ2以上必要になり、同様にＣｕの給電配線９０及び共通配線９１のそれぞれの断面積Ｓは、図１３から、０．６９μｍ2以上必要になる。
【０１０５】
Ａｌ系の給電配線９０及び共通配線９１では、Ａｌ系の抵抗率が４．００μΩｃｍとすると、３２インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが４．７Ω／ｃｍ以下なので、最小断面積Ｓminは８５．１μｍ2となる。このとき上述のように給電配線９０及び共通配線９１の配線幅ＷLは３４μｍ以内なので給電配線９０及び共通配線９１の最小膜厚Ｈminは２．５０μｍとなる。
【０１０６】
またＡｌ系の給電配線９０及び共通配線９１の４０インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが２．４Ω／ｃｍ以下なので、最小断面積Ｓminは１６７μｍ2となる。このとき上述のように給電配線９０及び共通配線９１の配線幅ＷLは４４μｍ以内なので給電配線９０及び共通配線９１の最小膜厚Ｈminは３．８０μｍとなる。
【０１０７】
Ｃｕの給電配線９０及び共通配線９１では、Ｃｕの抵抗率が２．１０μΩｃｍとすると、３２インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが４．７Ω／ｃｍ以下なので、最小断面積Ｓminは４４．７μｍ2となる。このとき上述のように給電配線９０及び共通配線９１の配線幅ＷLは３４μｍ以内なので給電配線９０及び共通配線９１の最小膜厚Ｈminは１．３１μｍとなる。
【０１０８】
またＣｕの給電配線９０及び共通配線９１の４０インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが２．４Ω／ｃｍ以下なので、最小断面積Ｓminは８７．５μｍ2となる。このとき上述のように給電配線９０及び共通配線９１の配線幅ＷLは４４μｍ以内なので給電配線９０及び共通配線９１の最小膜厚Ｈminは１．９９μｍとなる。
【０１０９】
以上のことから、ディスプレイパネル１を正常且つ消費電力を低く動作させるには、給電配線９０及び共通配線９１での電圧降下を１Ｖ以下にした方が好ましく、このような条件にするには、給電配線９０及び共通配線９１がＡｌ系の３２インチのパネルでは、膜厚Ｈが２．５０μｍ〜６μｍ、幅ＷLが１４．１μｍ〜３４．０μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなり、給電配線９０及び共通配線９１がＡｌ系の４０インチのパネルでは、給電配線９０及び共通配線９１がＡｌ系の場合、膜厚Ｈが３．８０μｍ〜６μｍ、幅ＷLが２７．８μｍ〜４４．０μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなる。
【０１１０】
総じてＡｌ系の給電配線９０及び共通配線９１の場合、膜厚Ｈが２．５０μｍ〜６μｍ、幅ＷLが１４．１μｍ〜４４μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなる。
同様に、給電配線９０及び共通配線９１がＣｕの３２インチのパネルでは、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜３４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなり、給電配線９０及び共通配線９１がＣｕの４０インチのパネルでは、給電配線９０及び共通配線９１がＣｕ系の場合、膜厚Ｈが１．９９μｍ〜６μｍ、幅ＷLが１４．６μｍ〜４４．０μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。
【０１１１】
総じてＣｕの給電配線９０及び共通配線９１の場合、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜４４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。
したがって、給電配線９０及び共通配線９１としてＡｌ系材料又はＣｕを適用した場合、ディスプレイパネル１の給電配線９０及び共通配線９１は、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜４４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。
【０１１２】
以上のように、水平方向の赤サブピクセルＰｒの列と緑サブピクセルＰｇの列との間において凸設された共通配線９１がトランジスタ２１〜２３の電極とは別層で形成されているから、共通配線９１を厚膜にすることができ、共通配線９１を低抵抗化することができる。そして、低抵抗な共通配線９１が対向電極２０ｃに導通しているから、対向電極２０ｃ自体が薄膜化してより高抵抗になっても対向電極２０ｃの電圧を面内で一様にすることができる。従って、仮に全てのサブピクセル電極２０ａに同じ電位を印加した場合でも、どの有機ＥＬ層２０ｂの発光強度もほぼ等しくなり、面内の発光強度を一様することができる。
【０１１３】
また、ディスプレイパネル１をトップエミッション型として用いた場合、対向電極２０ｃをより薄膜化することが可能なので、有機ＥＬ層２０ｂを発した光が対向電極２０ｃを透過中に減衰し難くなる。更に、平面視して垂直方向に隣り合うサブピクセル電極２０ａの間に共通配線９１が設けられているため、画素開口率の減少を最小限に抑えることができる。
【０１１４】
また、水平方向の緑サブピクセルＰｇの列と青サブピクセルＰｂの列との間において凸設された選択配線８９がトランジスタ２１〜２３の電極とは別層で形成されているから、選択配線８９を厚膜にすることができ、選択配線８９を低抵抗化することができる。低抵抗な選択配線８９が薄膜の走査線Ｘに積層されているから、走査線Ｘの電圧降下を抑えることができ、更には走査線Ｘ及び選択配線８９の信号遅延を抑えることができる。即ち、水平方向のサブピクセルＰの列に着目した場合、シフトパルスがどのサブピクセルＰでも遅延せずに同時にハイレベルになる。
【０１１５】
更に、選択配線８９を厚くすることで選択配線８９を低抵抗化したので、選択配線８９の幅を狭くすることができる。そのため、画素開口率の減少を最小限に抑えることができる。
【０１１６】
また、水平方向の青サブピクセルＰｂの列と赤サブピクセルＰｒの列との間において凸設された給電配線９０がトランジスタ２１〜２３の電極とは別層で形成されているから、給電配線９０を厚膜にすることができ、給電配線９０を低抵抗化することができる。低抵抗な給電配線９０が薄膜の供給線Ｚに積層されているから、供給線Ｚの電圧降下を抑えることができ、更には供給線Ｚ及び給電配線９０の信号遅延を抑えることができる。例えば、仮に給電配線９０がない場合にディスプレイパネル１を大画面化したときには、供給線Ｚの電圧降下によって面内の発光強度のムラが発生したり、発光しない有機ＥＬ素子２０が存在したりするおそれがある。しかしながら、本実施形態では、低抵抗な給電配線９０が供給線Ｚに導通しているから、面内の発光強度のムラを抑えることができ、更に発光しない有機ＥＬ素子２０をなくすことができる。
【０１１７】
更に、給電配線９０を厚くすることで給電配線９０を低抵抗化したので、給電配線９０の幅を狭くすることができる。そのため、画素開口率の減少を最小限に抑えることができる。
【０１１８】
また、凸設された選択配線８９、給電配線９０及び共通配線９１が厚く設けられているから、有機ＥＬ層２０ｂを湿式塗布法によって色ごとに塗り分けることができる。そのため、サブピクセルＰの間を仕切るバンクを別途設ける必要がなくなり、ディスプレイパネル１を簡単に製造することができる。
【０１１９】
〔変形例１〕
なお、本発明は、上記実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
【０１２０】
上記実施形態では、トランジスタ２１〜２３がＮチャネル型の電界効果トランジスタとして説明を行った。トランジスタ２１〜２３がＰチャネル型の電界効果トランジスタであっても良い。その場合、図２の回路構成では、トランジスタ２１〜２３のソース２１ｓ，２２ｓ，２３ｓとトランジスタ２１〜２３のドレイン２１ｄ，２２ｄ，２３ｄの関係が逆になる。例えば、駆動トランジスタ２３がＰチャネル型の電界効果トランジスタの場合には、駆動トランジスタ２３のドレイン２３ｄが有機ＥＬ素子２０のサブピクセル電極２０ａに導通し、ソース２３ｓが供給線Ｚに導通する。
【０１２１】
〔変形例２〕
また、上記実施形態では、１ドットのサブピクセルＰにつき３つのトランジスタ２１〜２３が設けられているが、１ドットのサブピクセルＰにつき１又は複数のトランジスタが設けられ、これらトランジスタを用いてアクティブ駆動することができるディスプレイパネルであれば、トランジスタの数や電流駆動、電圧駆動の制限なく本発明を適用することができる。
【０１２２】
〔変形例３〕
また、上記実施形態では、水平方向の緑サブピクセルＰｇの行と青サブピクセルＰｂの行との間において選択配線８９が凸設されているが、共通配線９１と同様の共通配線が凸設されていても良い。その場合、共通配線の下には溝３５が設けられておらず、共通配線が走査線Ｘに対して絶縁され、撥液性導電層５５と同様の撥液性導電層がその共通配線の表面にコーティングされ、その共通配線が対向電極２０ｃに導通している。
【０１２３】
〔変形例４〕
また、上記実施形態では、信号線Ｙがゲートレイヤーからパターニングされたものであるが、信号線Ｙがドレインレイヤーからパターニングされたものでも良い。この場合、走査線Ｘ及び供給線Ｚがゲートレイヤーからパターニングされたものとなり、信号線Ｙが走査線Ｘ及び供給線Ｚよりも上層になる。
【０１２４】
〔変形例５〕
また、上記実施形態では、共通配線９１は垂直方向に隣り合う赤サブピクセルＰｒと緑サブピクセルＰｇの間に配置され、走査線Ｘ及び選択配線８９は垂直方向に隣り合う緑サブピクセルＰｇと青サブピクセルＰｂとの間に配置され、供給線Ｚ及び給電配線９０は青サブピクセルＰｂと隣の画素３の赤サブピクセルＰｒとの間に配置されているが、赤サブピクセルＰｒと緑サブピクセルＰｇの間に走査線Ｘ及び選択配線８９、或いは供給線Ｚ及び給電配線９０を配置してもよく、緑サブピクセルＰｇと青サブピクセルＰｂとの間に共通配線９１、或いは供給線Ｚ及び給電配線９０を配置してもよく、青サブピクセルＰｂと隣の画素３の赤サブピクセルＰｒとの間に共通配線９１、或いは走査線Ｘ及び選択配線８９を配置してもよい。つまり、、上記実施形態では、供給線Ｚ及び給電配線９０、走査線Ｘ及び選択配線８９、走査線Ｘ及び選択配線８９の順に繰り返し配列したが、必ずしもこの順に配列しなくてもよい。
【０１２５】
〔変形例５〕
また、上記実施形態では、行毎に、赤サブピクセルＰｒの有機ＥＬ層２０ｂ、、緑サブピクセルＰｇの有機ＥＬ層２０ｂ、青サブピクセルＰｂの有機ＥＬ層２０ｂの順に繰り返し配列したが、必ずしもこの順に配列しなくてもよい。
また上記変形例を複数組み合わせてもよい。
【図面の簡単な説明】
【０１２６】
【図１】ディスプレイパネル１の４ピクセルの画素３を示した平面図である。
【図２】ディスプレイパネル１のサブピクセルＰの等価回路図である。
【図３】赤サブピクセルＰｒの電極を示した平面図である。
【図４】緑サブピクセルＰｇの電極を示した平面図である。
【図５】青サブピクセルＰｂの電極を示した平面図である。
【図６】図３〜図５に示された面IV−IVの矢視断面図である。
【図７】ディスプレイパネル１の駆動方法を説明するためのタイミングチャートである。
【図８】ディスプレイパネル１の別の駆動方法を説明するためのタイミングチャートである。
【図９】各サブピクセルの駆動トランジスタ２３及び有機ＥＬ素子２０の電流−電圧特性を示すグラフである。
【図１０】３２インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの最大電圧降下と配線抵抗率ρ／断面積Ｓの相関を示すグラフである。
【図１１】３２インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの断面積と電流密度の相関を示すグラフである。
【図１２】４０インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの最大電圧降下と配線抵抗率ρ／断面積Ｓの相関を示すグラフである。
【図１３】４０インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの断面積と電流密度の相関を示すグラフである。
【符号の説明】
【０１２７】
１ ディスプレイパネル
２０ａ サブピクセル電極
２０ｂ 有機ＥＬ層
２０ｃ 対向電極
２１ スイッチトランジスタ
２２ 保持トランジスタ
２３ 駆動トランジスタ
２１ｄ、２２ｄ、２３ｄ ドレイン
２１ｓ、２２ｓ、２３ｓ ソース
２１ｇ、２２ｇ、２３ｇ ゲート
３１ ゲート絶縁膜
５０ トランジスタアレイ基板
５３ 疎水絶縁膜
５４ 疎水絶縁膜
５５ 撥液性導電層
８９ 選択配線
９０ 給電配線
９１ 共通配線
Ｐ サブピクセル
【特許請求の範囲】
【請求項１】
ゲート、ゲート絶縁膜、ソース・ドレインを備えたトランジスタがサブピクセルごとに設けられてなるトランジスタアレイ基板と、
前記トランジスタアレイ基板の表面に凸設され、互いに平行となるよう配列された複数の配線と、
前記各配線の間において前記各配線に沿って前記トランジスタアレイ基板の表面に配列され、サブピクセルごとに設けられた複数のサブピクセル電極と、
前記各サブピクセル電極上に成膜された発光層と、
前記発光層上に積層された対向電極と、を備えることを特徴とするディスプレイパネル。
【請求項２】
前記トランジスタは、ソース、ドレインの一方がサブピクセル電極に接続された駆動トランジスタと、前記駆動トランジスタのソース−ドレイン間に書込電流を流すスイッチトランジスタと、発光期間に前記駆動トランジスタのソース−ゲート間の電圧を保持する保持トランジスタとを有することを特徴とする請求項１に記載のディスプレイパネル。
【請求項３】
前記複数の配線は、前記駆動トランジスタのソース、ドレインの他方と接続された給電配線と、前記スイッチトランジスタを選択する選択配線と、前記対向電極に接続された共通配線を有することを特徴とする請求項２に記載のディスプレイパネル。
【請求項４】
前記発光層は、前記給電配線、前記選択配線及び前記共通配線のうちの任意の２つの間に成膜されていることを特徴とする請求項３に記載のディスプレイパネル。
【請求項５】
前記複数の配線は、任意の順に並列された前記給電配線、前記選択配線及び前記共通配線を一組として、この組を複数配列してなることを特徴とする請求項３または請求項４に記載のディスプレイパネル。
【請求項６】
前記サブピクセルは、赤サブピクセル、緑サブピクセル及び青サブピクセルを有することを特徴とする請求項１〜請求項５のいずれかに記載のディスプレイパネル。
【請求項７】
前記サブピクセルは、任意の順に並列された前記赤サブピクセル、前記緑サブピクセル及び前記青サブピクセルを一組として、この組を複数配列してなることを特徴とする請求項６に記載のディスプレイパネル。
【請求項８】
前記配線の厚さが１．３１〜６μｍであることを特徴とする請求項１から７の何れか一項に記載のディスプレイパネル。
【請求項９】
前記配線の幅が７．４５〜４４μｍであることを特徴とする請求項１から８の何れか一項に記載のディスプレイパネル。
【請求項１０】
前記配線の抵抗率が２．１〜９．６μΩｃｍであることを特徴とする請求項１から９の何れか一項に記載のディスプレイパネル。
【請求項１１】
複数のサブピクセル電極と、
前記複数のサブピクセル電極に設けられた複数の発光層と、
前記複数の発光層に設けられた対向電極と、
前記複数のサブピクセル電極にそれぞれ接続された複数の駆動トランジスタと、
前記複数の駆動トランジスタのソース−ドレイン間にそれぞれ書込電流を流す複数のスイッチトランジスタと、
前記複数の駆動トランジスタのソース−ゲート間の電圧をそれぞれ保持する複数の保持トランジスタと、
前記複数の駆動トランジスタ、前記複数のスイッチトランジスタ及び前記複数の保持トランジスタにおけるソース、ドレイン及びゲートとなる層と異なる導電層によって形成され、前記複数の駆動トランジスタのドレインと接続された給電配線と、
前記複数の駆動トランジスタ、前記複数のスイッチトランジスタ及び前記複数の保持トランジスタにおけるソース、ドレイン及びゲートとなる層と異なる導電層によって形成され、前記スイッチトランジスタを選択する選択配線と、
前記対向電極に接続された共通配線と、
を有することを特徴とするディスプレイパネル。
【請求項１２】
前記共通配線は、前記複数の駆動トランジスタ、前記複数のスイッチトランジスタ及び前記複数の保持トランジスタにおけるソース、ドレイン及びゲートとなる層と異なる導電層によって形成されていることを特徴とする請求項１１に記載のディスプレイパネル。
【請求項１】
ゲート、ゲート絶縁膜、ソース・ドレインを備えたトランジスタがサブピクセルごとに設けられてなるトランジスタアレイ基板と、
前記トランジスタアレイ基板の表面に凸設され、互いに平行となるよう配列された複数の配線と、
前記各配線の間において前記各配線に沿って前記トランジスタアレイ基板の表面に配列され、サブピクセルごとに設けられた複数のサブピクセル電極と、
前記各サブピクセル電極上に成膜された発光層と、
前記発光層上に積層された対向電極と、を備えることを特徴とするディスプレイパネル。
【請求項２】
前記トランジスタは、ソース、ドレインの一方がサブピクセル電極に接続された駆動トランジスタと、前記駆動トランジスタのソース−ドレイン間に書込電流を流すスイッチトランジスタと、発光期間に前記駆動トランジスタのソース−ゲート間の電圧を保持する保持トランジスタとを有することを特徴とする請求項１に記載のディスプレイパネル。
【請求項３】
前記複数の配線は、前記駆動トランジスタのソース、ドレインの他方と接続された給電配線と、前記スイッチトランジスタを選択する選択配線と、前記対向電極に接続された共通配線を有することを特徴とする請求項２に記載のディスプレイパネル。
【請求項４】
前記発光層は、前記給電配線、前記選択配線及び前記共通配線のうちの任意の２つの間に成膜されていることを特徴とする請求項３に記載のディスプレイパネル。
【請求項５】
前記複数の配線は、任意の順に並列された前記給電配線、前記選択配線及び前記共通配線を一組として、この組を複数配列してなることを特徴とする請求項３または請求項４に記載のディスプレイパネル。
【請求項６】
前記サブピクセルは、赤サブピクセル、緑サブピクセル及び青サブピクセルを有することを特徴とする請求項１〜請求項５のいずれかに記載のディスプレイパネル。
【請求項７】
前記サブピクセルは、任意の順に並列された前記赤サブピクセル、前記緑サブピクセル及び前記青サブピクセルを一組として、この組を複数配列してなることを特徴とする請求項６に記載のディスプレイパネル。
【請求項８】
前記配線の厚さが１．３１〜６μｍであることを特徴とする請求項１から７の何れか一項に記載のディスプレイパネル。
【請求項９】
前記配線の幅が７．４５〜４４μｍであることを特徴とする請求項１から８の何れか一項に記載のディスプレイパネル。
【請求項１０】
前記配線の抵抗率が２．１〜９．６μΩｃｍであることを特徴とする請求項１から９の何れか一項に記載のディスプレイパネル。
【請求項１１】
複数のサブピクセル電極と、
前記複数のサブピクセル電極に設けられた複数の発光層と、
前記複数の発光層に設けられた対向電極と、
前記複数のサブピクセル電極にそれぞれ接続された複数の駆動トランジスタと、
前記複数の駆動トランジスタのソース−ドレイン間にそれぞれ書込電流を流す複数のスイッチトランジスタと、
前記複数の駆動トランジスタのソース−ゲート間の電圧をそれぞれ保持する複数の保持トランジスタと、
前記複数の駆動トランジスタ、前記複数のスイッチトランジスタ及び前記複数の保持トランジスタにおけるソース、ドレイン及びゲートとなる層と異なる導電層によって形成され、前記複数の駆動トランジスタのドレインと接続された給電配線と、
前記複数の駆動トランジスタ、前記複数のスイッチトランジスタ及び前記複数の保持トランジスタにおけるソース、ドレイン及びゲートとなる層と異なる導電層によって形成され、前記スイッチトランジスタを選択する選択配線と、
前記対向電極に接続された共通配線と、
を有することを特徴とするディスプレイパネル。
【請求項１２】
前記共通配線は、前記複数の駆動トランジスタ、前記複数のスイッチトランジスタ及び前記複数の保持トランジスタにおけるソース、ドレイン及びゲートとなる層と異なる導電層によって形成されていることを特徴とする請求項１１に記載のディスプレイパネル。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００６−９８６５４（Ｐ２００６−９８６５４Ａ）
【公開日】平成１８年４月１３日（２００６．４．１３）
【国際特許分類】
【出願番号】特願２００４−２８３８２４（Ｐ２００４−２８３８２４）
【出願日】平成１６年９月２９日（２００４．９．２９）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成１８年４月１３日（２００６．４．１３）
【国際特許分類】
【出願日】平成１６年９月２９日（２００４．９．２９）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]