データ・パケット・フレームを受信するための方法、モジュールおよび装置
本発明は、少なくとも１つのエラー検出コードによって保護されたデータ・パケットを備えるフレームを受信する方法に関する。特に、データ・パケット上での同期化を可能にするために、本方法は、フレームがデータ・セットを備え、エラー検出コードによって保護されたデータ・セットがエラーを含んでいないかどうかを調べる第１の検査（９３）、および、このデータ・セットがエラーを含んでいないことを検査が示す場合に、このセットを備えるパケットのうちの１つで行われる同期化、を備える。本発明はまた、対応する同期化モジュール、およびこのモジュールを実装する装置にも関する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気通信の分野に関し、より正確にはノイズの多いチャネルを介したパケットの伝送に関する。
【背景技術】
【０００２】
最先端の技術によると、データ・パケットを伝送するための方法は、エラーのあるパケットを除去することを可能にするエラー検出メカニズムを実装する。
【０００３】
ＩＥＥＥ８０２．１６無線通信規格によって、物理層（または「バースト」）からなるＭＡＣフレームは、ＰＤＵ（「パケット・データ・ユニット」を表す）を備える。各ＰＤＵは、ヘッダ、データおよびＣＲＣ（「巡回冗長検査（Cyclic Redundancy Check）」を表す）を備える。ＣＲＣは、パケットにエラーがあるかどうかを検査することを可能にする。ヘッダは、エラーのあるヘッダを無視することを可能にするＨＣＳ（「ヘッダ・チェック・サム」を表す）によって、それ自体保護されている。ＰＤＵの長さは可変であり、ヘッダの中で示されている。また第１の既知の実施形態実装によれば、ＰＤＵのＨＣＳにエラーがある場合、現在のＰＤＵおよびその後に続くＰＤＵは考慮されない。この欠点を緩和するために、ＩＥＥＥ８０２．１６規格は、その後に続くＰＤＵの先頭を取り出すための任意選択のメカニズムを規定しており、このメカニズムは「伝送コンバージェンス・サブレイヤ（Transmission Convergence Sublayer）」と呼ばれる。このメカニズムによって、物理フレームは、リード・ソロモン・コードによって保護された複数のデータ区分（data segments）（例えばＯＦＤＭシンボルなど）に分割される。リード・ソロモン・デコーダは、現在の区分が正常であるということを、ＤＬＣ（「データ・リンク制御」）層に対して示すことができる。特定のバイトが、各区分の先頭に挿入され、考慮された区分の中で始まっている次のＰＤＵの先頭を示す。したがって、各区分を復号し、この特定のバイトを読み取ることによって、その後に続くＰＤＵを識別することが可能であり、したがって誤りのあるＨＣＳの後で再度受信を同期化させることが可能である。しかしながら、この技術は、比較的複雑であるという欠点を示し（リード・ソロモン・デコーダから生じる信号の処理）、帯域幅を消費する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、先行技術のこれらの欠点を緩和することを目的とする。
【０００５】
より詳細には、本発明は、受信されるデータ・パケットのヘッダがエラー検出手段を備える場合に、帯域幅の消費を制限しながら、これらのデータ・パケット上での同期化を可能にすることを目的とする。
【課題を解決するための手段】
【０００６】
この目的のために、本発明は、少なくとも１つのエラー検出コードによって保護されたデータ・パケットを備えるフレームを受信する方法を提案し、この方法は以下のステップを備える：
・フレームは、第１のデータ・セットを備え、第１のエラー検出コードによって保護されることになる第１のデータ・セットがエラーを含んでいないかどうかの第１の検査、のステップ、および
・第１のデータ・セットがエラーを含んでいないことを検査が示す場合に、そのセットを備えるパケットのうちの１つでの同期化ステップ。
【０００７】
有利な特徴によると、本方法は、第１のデータ・セット内の所定のデータの存在の第２の検査ステップを備え、所定のデータが第１のデータ・セットの中に存在する場合に同期化が実行される。
【０００８】
好ましい特徴によると、本方法は、第２のエラー検出コードによって保護されることになる第２のデータ・セットがエラーを含んでいないかどうかの第３の検査ステップを備え、このフレームが、第２のデータ・セットを備え、第２のデータ・セット自体が第１のデータ・セットを備える。
【０００９】
特定の特徴によると、本方法は、第１のセットの中で、第２のセットの長さを表すキューを読み取るステップを備える。
【００１０】
好ましくは、このフレームは、ＩＥＥＥ８０２．１６規格と互換性を持つ。
【００１１】
別の特定の特徴によると、本方法は、以下のステップを備える：
データ・フレームの受信ステップ、
各第１のデータ・パケットの先頭が、フレームの先頭か、または前のデータ・パケットの先頭かに関して識別され、少なくとも１つの第１のデータ・パケットの抽出ステップ、 第１のエラー検出コードを用いて、各第１のデータ・パケットの少なくとも一部の有効性についての第４の検査ステップ、および
第４の検査のステップが、第１のデータ・パケットの少なくとも一部が有効ではないことを示す場合に、第１の検査のステップおよび同期化のステップを実装するステップ。
【００１２】
本発明は、また、少なくとも１つのエラー検出コードによって保護されたデータ・パケットを備えるフレーム上で行われる同期化のためのモジュールに関し、このモジュールは、以下を備える：
・このフレームは、第１のデータ・セットを備え、第１のエラー検出コードによって保護された第１のデータ・セットがエラーを含んでいないかどうかを調べる第１の検査手段、および
・この検査が、第１のデータ・セットがエラーを含んでいないことを示す場合に、このセットを備えるパケットのうちの１つで行われる同期化の手段。
【００１３】
有利にも、第１の検査手段は、第１のコードについての複数の第１のデコーダを備え、第１のデコーダのうちの少なくとも一部はそれぞれ、時間的にシフトされたフレームから生じるデータ・セットを復号する。
【００１４】
好ましくは、このモジュールは、第２のエラー検出コードによって保護された第２のデータ・セットがエラーを含んでいないかどうかを調べる第２の検査手段を備え、このフレームは、第２のデータ・セットを備え、第２のデータ・セット自体が第１のデータ・セットを備える。
【００１５】
特定の特徴によると、第２の検査手段は、第２のコードについての複数の第２のデコーダを備える。
【００１６】
別の特徴によると、第２のデコーダの各々は、第１のデコーダのうちの１つに関連付けられ、第２のデコーダは、第１のセットを備える第２のデータ・セットの検査に適しており、第２のデコーダに関連付けられた第１のデコーダが、第１のセットの検査に適している。
【００１７】
さらに別の特徴によると、第２のデコーダの各々は、第１のデコーダのセットに関連付けられ、第２のデコーダは、第１のセットを備える第２のデータ・セットの検査に適しており、第１のデコーダのうちの任意の１つが、第１のセットの検査に適している。
【００１８】
有利にも、モジュールは、２つのオペレーティング・モードを区別するための手段を備え、この２つのモードは以下である：
・同期化されるパケットに対応するデータがエラーを含んでいないかどうかを検査手段が検査する、同期型と呼ばれるモード、ならびに、
・パケットの同期化が検査手段および同期化手段によって検索される、非同期型と呼ばれるモード。
【００１９】
本発明は、また、データ・フレームを受信するための受信装置に関し、フレームの受信手段および本発明によって先に説明されたような少なくとも１つの同期化モジュールを備える受信装置に関する。
【００２０】
添付の図面を参照する以下の説明を読むことで、本発明はよりよく理解され、その他の機能および利点が明らかとなるであろう。
【発明を実施するための最良の形態】
【００２１】
図１は、ＩＥＥＥ８０２．１６規格によるＰＤＵ１を示し、これは、以下を備える：
・ヘッダ１０（高い重み、またはＭＳＢ側のもの）、
・データ１１、および
・ＣＲＣ１２（低い重み、またはＬＳＢ側のもの）。
【００２２】
図２は、ヘッダ１０の構造を明示し、これは以下を備える：
・第１のビットＨＴ２２（または「ヘッダ・タイプ」）、ビットＥＣ２７、および６ビットのタイプ・フィールド２６を備える第１のバイト、
・第１の予約ビット２４、ＰＤＵの中のＣＲＣの存在を示すビットＣＩ２３、２つのビットＥＫＳ２８、第２の予約ビット２５、データ１１の長さの高い重みを示す３つのビット２１を備える第２のバイト、
・データ１１の長さの低い重みビット２１を備える第３のバイト、
・識別子ＣＩＤ１０９を備える第４および第５のバイト、ならびに
・ＨＣＳ２０を備える第６のバイト。
【００２３】
ＨＣＳ２０は、ヘッダ１０の中のエラーを検出することを可能にする。
【００２４】
図３は、本発明の特定の実施形態による通信ネットワーク３を示す。
【００２５】
ネットワーク３は、例えばＩＥＥＥ８０２．１６の無線ネットワークであり、以下を備える：
・アクセス・ポイント３０、ならびに
・端末３１および３２。
【００２６】
アクセス・ポイント３０は、無線リンク上で端末３１および３２に向けられたＭＳＤＵを送受信することができる。
【００２７】
図４は、アクセス・ポイント３０か、または端末３１および３２のうちの１つに対応する装置４を概略的に示す。
【００２８】
装置４は、アドレスおよびデータバス４４によってともに結び付けられ、またクロック信号を輸送する、
・マイクロ・プロセッサ４１（またはＣＰＵ）、
・ＲＯＭタイプ（読み出し専用メモリを表す）の不揮発性メモリ４２、
・ランダム・アクセス・メモリまたはＲＡＭ４３、
・無線リンク上で信号を送信するためのモジュール４５、
・無線リンク上で信号を受信するためのモジュール４６、および
・物理フレームの中で受信されるデータ上での同期化のためのモジュール４７
を備える。
【００２９】
さらに、要素４１から４６までの各々は当業者にはよく知られている。これらの一般的な要素は、本明細書では説明されない。
【００３０】
メモリ４２および４３の説明で使用される「レジスタ」という言葉は、言及されているメモリの各々の中で、小容量の（数バイナリ・データ）のメモリ領域か、または（プログラム全体か、または受信される音声／画像サービスを表すデータのすべてもしくは一部を格納することを可能にする）大容量のメモリ領域のいずれかを示すということが理解されよう。
【００３１】
ＲＯＭメモリ４２は特に、プログラム「ｐｒｏｇ」４２０を備える。
【００３２】
以下で説明される方法のステップを実装するアルゴリズムは、これらのステップを実装する装置３に関連付けられたＲＯＭメモリ４２の中に格納される。電源を入れられると、マイクロ・プロセッサ３１はこれらのアルゴリズムの命令をロードし、実行する。
【００３３】
ランダム・アクセス・メモリ４３は、特に、以下を備える：
・レジスタ４３０の中の、装置４の電源が入れられるとロードされるマイクロ・プロセッサ４１のオペレーティング・プログラム、
・レジスタ４３１の中にこれらのデータを収容するデータまたはＰＤＵ、および
・レジスタ４３２の中の、ＰＤＵ上での同期検査が起動されていることを示す可変「同期リクエスト」。
【００３４】
図５は、同期化モジュール４７を概略的に示し、これは以下を備える：
・バス４４を介して、ＣＰＵ４１に対するオン／オフ・コマンド（または初期化）４７４、ならびにメモリ４３１および受信モジュール４６のデータを受信するヘッダ検査ブロック４７０、
・ブロック４７０からコマンド、また同様にデータを受信するＨＣＳ計算ブロック４７１、
・ＨＣＳ計算ブロックからコマンド、および長さキュー、また同様にデータを受信するＣＲＣ計算ブロック４７２、および
・監視モジュール４７３。
【００３５】
本発明の有利な実施形態によって、ヘッダ検査モジュール４７０は、ヘッダの中の正確な意味を有する１つまたは複数のビットを検査し、特に、
・０に設定される場合に、データを含むＰＤＵを示すフィールド２２ＨＴ、
・１に等しい場合に、ＰＤＵ内にＣＲＣの存在を示すフィールド２３ＣＩ、および、
・規格によって、０に等しい予約フィールド２４および２５
を検査する。
【００３６】
好ましい実施形態によって、誤ったヘッダ検出の可能性を減少させるために、これらの４つのビットは検査される（例えばシフト・レジスタにデータを入力することによって、および（高い重み付けのものから始めて）ビット１、９、１０および１３がそれぞれ０、０、１および０に等しいかどうかを（例えばビット１、９および１３に適用される反転ゲートを用いて、ならびに９（反転）、１３（反転）、１（反転）および１０の４つのビットに適用される「ＡＮＤ」ゲートを用いて）検査し、その出力が１に設定される場合、ヘッダによって生じた可能性があるということを示す）。この出力は、ブロック４７１に対するコマンドとして、ブロック４７０によって直接使用されることが可能である。変形形態によると、ビット１、９、１０および１３は、予想される値と直接比較される。
【００３７】
別の実施形態によると、これらのビットの一部のみが考慮される。したがってフィールド２４および２５を考えないことによって、規格ＩＥＥＥ８０２．１１ａのアップグレードを考慮する可能性があり、フィールド２３を考えないことによって、データがＣＲＣによって保護されていないＰＤＵ上で同期化を試みることができる。
【００３８】
ブロック４７１は、ブロック４７０によって送信されるコマンドに応じて、６つのデータ・バイトのセットのＨＣＳを計算する。ＨＣＳが適切な場合、適切なＨＣＳ信号をブロック４７１は監視モジュール４７３およびブロック４７２にディスパッチする。ブロック４７１はまた、ＰＤＵの長さのキューをブロック４７２にディスパッチし、この長さは、テストされた６バイトのブロックの中でのフィールド２１の推定の位置で識別される。この長さ情報は、特定の実施形態によって、ブロック４７２に、明示的な方法で、またはブロック４７１自体が（その長さの値に初期化されたカウンタを用いて）ＰＤＵの推定の最後部（ブロック４７２によるＰＤＵの受信の間に、所定の値を取り入れたコマンド信号）を検出する場合には暗黙的な方法で、送信されることが可能である。
【００３９】
ブロック４７２は、ブロック４７１からＣＲＣ計算コマンドキューを受信すると、ブロック４７０および４７１によるデータの受信で同期化された、受信されたデータのＣＲＣを計算する。その後ブロック４７２は、ＣＲＣが適切な場合、検出されたＣＲＣ信号を監視モジュールに送信する。
【００４０】
監視モジュール４７３は、ブロック４７１から、適切にまたは不適切に復号されたＨＣＳ指標、適切にまたは不適切に復号されたＣＲＣ指標、ならびにそのＣＲＣおよびＨＣＳが適切であるＰＤＵに対応するヘッダのコンテンツを受信する。これらのキューはブロック４７２によって提供される。その後モジュール４７３は、モジュール４７が受信されたＰＤＵで同期化されることができたこと、および／または受信されたＰＤＵのＣＲＣおよびＨＣＳが適切であることを検査することができたことを示す同期化検査および／またはＨＣＳおよびＣＲＣ検査結果信号４７８を、ＣＰＵ４１に送信する。信号４７８は、例えば、ＰＤＵ上で同期化が実行されたことの指標、ＰＤＵ同期化が実行されることができた場合、および／または対応するＨＣＳおよびＣＲＣが適切である場合には、対応するＰＤＵのヘッダ（したがって、ＣＰＵが直接使用することができる情報（特にはＰＤＵの長さ）を直接、所有することを可能にする）、およびメモリの中のそのＰＤＵの位置（例えばそのＰＤＵの第の１バイトの位置）を備える。
【００４１】
本発明の特定の実施形態によると、同期化モジュール４７は、１つまたは複数の（例えばプログラム可能なＡＳＩＣの、またはプログラム可能な構成要素タイプの）独立の構成要素を備える電子的ブロックであり、、または、その他の機能（例えばメモリ４２および／または４３および／またはＣＰＵ４１を備えるＡＳＩＣなど）を備える構成要素の中に、全体的もしくは部分的に挿入されている。本発明の別の実施形態によると、モジュール４７は、（例えば信号プロセッサによって）コンピュータ形式の中に全体的に、または部分的に、実装される。
【００４２】
図６は、ブロック４７１および４７２の電子的実装とともに、モジュール４７３の電子的実装を示す。この実装によって、同期化モジュールは、前記同期化が失われている場合にＰＤＵで同期化を実行する非同期型ＰＤＵモード（unsynchronized PDU mode）と呼ばれるモジュール４７のオペレーション・モード）ために使用されるだけではなく（、ＰＤＵ同期が失われていない場合にＰＤＵ ＨＣＳおよびＣＲＣを検査する（同期型ＰＤＵモード（synchronized PDU mode）と呼ばれるモジュール４７のオペレーション・モード）ためにも使用される。したがって、安価な修正形態を用いる従来のＣＲＣおよびＨＣＳ検査用のＣＲＣおよびＨＣＳ計算リソースが、少なくとも部分的に、使用されることが、同期のロスは、モジュール４７によって、直接検出されることが可能であり、このモジュール４７は、外部要素のさらなる介入を伴わずに反応することができる。その初期化後、モジュール４７はデータの受信を開始すると、第１のデータがＰＤＵヘッダに対応しており、したがってＰＤＵ同期化が適切であるということが開始時に仮定される。本発明の変形形態によると、ＣＰＵ４１によって明示的な同期リクエストのさらなる信号が送信されることが可能であり、ＣＰＵ４１は、いかなるときにも、（例えば外部情報に応じて）構成要素４７内のＰＤＵ同期の状態を変更することができる。
【００４３】
ブロック４７１は、バス４７５からもたらされたデータを供給された６つのＨＣＳデコーダ４７００から４７０５を備える。デコーダ４７００から４７０５の各々には、ＰＤＵヘッダである可能性がある６つのバイトの並行ブロックの形で処理することができるように、１バイトに対応するシフトを有して供給される。図１０は、このシフトを示す。したがって、データ１００が受信されると（バイトは０、１、２、…と番号を付けられている）、第１のデコーダ４７００は時刻１１１で、６バイトのデータ・ブロック１０１の復号を開始する。ブロック１０１上での１バイトのシフトを用いて、第２のデコーダ４７０１は時刻１１２で、６バイトのデータ・ブロック１０２の復号を開始する。ブロック１０１上での２バイトのシフトを用いて、第２のデコーダ４７０１は時刻１１２で、６バイトのデータ・ブロック１０３の復号を開始する、という具合に続く。デコーダ４７００はブロック１０１の検査を終了した場合、ブロック１０１に対して６バイトシフトされたブロック１０４を検査することができる。したがって、ブロック４７１は連続的な方法で、着信するデータのＣＲＣを検査することができる。
【００４４】
ブロック４７２は、バス４７５からもたらされたデータを供給された６つのＣＲＣデコーダ４７１０から４７１５を備える。デコーダ４７１０から４７１５の各々はデコーダ４７００から４７５０に関連付けられており、デコーダ４７１０から４７１５への供給は、ＨＣＳデコーダによる処理時間を考慮して、６よりも大きいか、または６に等しい固定数のバイトのシフトを使用して、関連付けられたＨＣＳデコーダへの供給に同期している。デコーダがパケットに対応するＣＲＣを検査すると、このＣＲＣが正しい場合、同期化が実行され、適切なＣＲＣ信号を、同期化されたＰＤＵのヘッダのコンテンツとともに、送信する。変形形態によると、デコーダは適切なＣＲＣ信号の送信のみを行うことも可能であり、ＰＤＵのヘッダおよび／または位置決めに関する情報（通常では、ＰＤＵの先頭に対応するカウンタの値）は、特に、ＣＰＵ４１および／またはモジュール４７の任意の要素によって、さらに読み取られることが可能である。
【００４５】
モジュール４７３は、以下を備える：
・デコーダ４７１０から４７１５からもたらされたＣＲＣの複数の検査結果、すなわち、１に等しい信号に対応し、同期化されたＰＤＵのヘッダデータを回復する適切なＣＲＣ、を結び付けるモジュール４７３０、
・モジュール４７３０からもたらされた適切または不適切なＣＲＣの６つの信号４７３４を入力として受信する「ＯＲ」ゲート４７３１、ならびに
・ゲート４７３１の出力（識別された長さを基準に、デコーダ４７１０から４７１５のうちの１つによって検査されるＣＲＣ結果）および
（デコーダ４７００から４７０５のうちの１つによって検査された）適切なＨＣＳ値とともに、ブロック４７０によって検査されたビットを有する６バイトのヘッダ、
推定されたヘッダによって示される値に対応する（ヘッダの中に含まれた）長さ、および
（同期型ＰＤＵモードでの）ＣＲＣ計算の終了指標（an end-of-CRC-calculation indication）
のデータ・ブロック上の指標を入力として受信するステート・マシン４７３２。
【００４６】
ステート・マシン４７３２は、所定のデータ項目（例えばバイナリ・データ項目など）の特定の再初期化アドレスを書き込むことによって初期化され、この初期化はＣＰＵ４１によって実行される。次いでマシンは、モジュール４７に入力するバイトのカウンタをゼロに設定し、そのモードはデフォルトによる同期型ＰＤＵモードである（初期化された上で、受信されたフレームはマシン４７３２およびＣＰＵ４１によって同期化されたものとみなされる）。
【００４７】
モジュール４７３はまた、「ＡＮＤ」ゲート６００から６０５を備え、これは、ＨＣＳデコーダ４７００から４７０５を、ＣＲＣデコーダ４７１０から４７１５にリンクし、この入力は、対応するＨＣＳデコーダの出力結果およびマシン４７３２によって送信されたＣＲＣ復号許可を備える。これらのゲートは、対応するＨＣＳデコーダからもたらされる適切なＣＲＣ信号、およびマシン４７３２からもたらされる信号が与えられ、対応するＣＲＣデコーダおよび「ＯＲ」ゲート４７３３にオペレーション結果を送信する。事実上、ステート・マシン４７３２は、ＡＮＤゲート６００から６０５を動作させて、ＣＲＣデコーダを監視するための信号を使用し、ＣＲＣデコーダ４７１０から４７１５にそれらが機能することが許可されているかどうかを指し示す。同期型ＰＤＵモードでは、この信号は、ＰＤＵを処理するＣＲＣデコーダ４７１０から４７１５にだけ、このパケットに対応するＣＲＣを検査することができるということを示す。非同期化ＰＤＵモードでは、この監視信号は、アクティブであり、ＰＤＵ同期化が達成されていない限り、すべてのＣＲＣデコーダ４７１０から４７１５に対してＣＲＣ検査を許可する。「ＯＲ」ゲート４７３３の出力は、マシン４７３２の入力にリンクされ、ＰＤＵの先頭に対応する可能性のあるヘッダＨＣＳが適切であるということを示すことを可能にする。したがって同期型ＰＤＵモードでは、マシン４７３２はＰＤＵの先頭でのＨＣＳ検査結果を直接得ることができる。
【００４８】
非同期型ＰＤＵモードでは、ステート・マシン４７３２は、そのパラメータ（検査されたビット、ＨＣＳ、長さおよびＣＲＣ）のすべてがＰＤＵと互換性を持つデータ・ブロックについての情報を取得した場合、情報信号をＣＰＵ４１に送信する。同期型ＰＤＵモードでは、マシン４７３２はＰＤＵのＨＣＳおよびＣＲＣを検査することができた場合、それをＣＰＵ４１に送信する。デフォルトでは、ＰＤＵ同期および／またはＣＲＣおよび／またはＨＣＳ検査結果は、ＣＰＵ４１にモジュール４７によって自発的に送信される。変形形態によると、同期型モードでは、（例えば適切または不適切な）所定のＨＣＳおよび所定のＣＲＣに対応する値のみがＣＰＵ４１に送信される。別の変形形態によると、ＣＰＵ４１は、同期型モードではモジュール４７への完全なデータ・ブロックの送信の後で結果を読み取り、または非同期型ＰＤＵモードでは所定の時刻に、もしくは特定のイベントの後に続いて、結果を読み取る。
【００４９】
モジュール４７の変形実施形態によると、ＨＣＳモジュールは単一の検査ブロックにまとめられる。
【００５０】
変形実施形態によると、各ＨＣＳデコーダは複数のＣＲＣデコーダに関連付けられる。したがって、ＨＣＳデコーダは、適切なＨＣＳを備えた６バイトの第１のブロックを検出すると、第１のＣＲＣデコーダに、この６バイトの第１のブロックで始まるブロックのＣＲＣ、および６バイトの第１のブロックの内部の長さ推定フィールドに対応する長さのＣＲＣを検査するように、命じることができる。ＨＣＳデコーダは、第１のデコーダが６バイトの第１のブロックに対応するデータ・ブロックのＣＲＣを検査する間に再び６バイトの第２のブロックで適切なＣＲＣを検出する場合、６バイトの第２のブロックで始まるデータ・ブロックのＣＲＣの検査を第２のＣＲＣデコーダに託すことができる。このように、ｎ個のＣＲＣデコーダがＨＣＳデコーダに関連付けられている場合、６バイトの整数倍によってシフトされたヘッダで始まるブロックに対して、ｎ個のＣＲＣ検査を同時にすることが可能である。
【００５１】
別の変形実施形態によると、モジュール４７は複数のＨＣＳデコーダおよび複数のＣＲＣデコーダを備え、複数のＣＲＣデコーダは場合によっては任意のＨＣＳデコーダに関連付けられる。したがってＣＲＣデコーダは、第１のＨＣＳデコーダからもたらされるコマンドを基準にして、第１のデータ・ブロックのＣＲＣを検査することが可能であり、この検査を終了している場合には、別のＨＣＳデコーダからもたらされるコマンドを基準にして、第２のデータ・ブロックのＣＲＣを検査することが可能である。したがって、ＣＲＣ復号リソースはすべてのＨＣＳデコーダによって共有され、それゆえ最適化される。本発明のこの変形実施形態によると、６つのＨＣＳデコーダに対して６つよりも少ない数のＣＲＣデコーダを有することが可能である。
【００５２】
本発明の変形実施形態によると、モジュール４７は、先に説明された非同期型ＰＤＵモードに対応する失われたＰＤＵ同期を取り出すためだけに使用される。
【００５３】
図７は、１つのＣＲＣモジュール７４のみを実装する同期化モジュール４７の簡略化された実施形態７を示す。
【００５４】
同期化モジュール７は、モジュール４７の同じ参照符が付いた、ＨＣＳデコーダと類似のＨＣＳデコーダ４７００から４７０５を備える。
【００５５】
同期化モジュール７は、また、以下を備える：
・着信するデータ信号４７５の６バイトのシフトを可能にするシフト・レジスタ７０、
・レジスタ７０によって供給され、１バイト・シフトされた６つの出力を有するシフト・レジスタ７２、
・検出されたＨＣＳの信号を出力するデコーダに応じてコマンド信号を送信するデコーダ４７００から４７０５の出力を与えられる選択ブロック７５、
・ブロック７５によって送信されるコマンド信号に応じて、その入力（レジスタ７０および７２の出力）のうちの１つを選択することによって、適用されるシフトを示す、６から１１バイトシフトされる入力信号を出力として与えることを可能にするマルチプレクサ７３、
・マルチプレクサ７３の出力を与えられる、デコーダ３７１０と類似のＣＲＣデコーダ７４、
・デコーダ７４によって提供された結果情報を与えられるステート・マシン７７、ならびに
・ゲート４７３１からもたらされた６バイトの対応するデータ・ブロック上で同期化された適切なＨＣＳ信号と、およびＣＲＣ検査を許可する、または許可しないマシン７７からもたらされた監視信号とを与えられ、その出力がブロック７５の入力およびデコーダ７４の入力に接続されている「ＡＮＤ」ゲート７６。
【００５６】
デコーダ７４がパケットに対応するＣＲＣを検査し、このＣＲＣが適切である場合、同期化が実行され、デコーダ７４は適切なＣＲＣ信号とともに、同期化されたＰＤＵのヘッダのコンテンツをマシン７７に送信する。
【００５７】
ステート・マシン７７は、ゲート４７３１の出力、ならびに、
・適切なＨＣＳ値とともに、ブロック４７０によって検査されたビットを有する６バイトのヘッダ、
・推定されたヘッダによって指し示される値に対応する（ヘッダの中に含まれた）長さ、および
・（同期型ＰＤＵモードでの）ＣＲＣ計算の終了指標
の（デコーダ７４から生じた）データ・ブロック上の指標を、入力として受信する。
【００５８】
ステート・マシン７７は、所定のデータ項目（例えばバイナリ・データ項目など）の特定の再初期化アドレスを書き込むことによって初期化され、この初期化はＣＰＵ４１によって実行される。次いでマシンは、７に入力するバイトのカウンタをゼロに設定し、そのモードは、デフォルトの同期ＰＤＵモードである（初期化時、受信されたフレームはマシン７７およびＣＰＵ４１によって同期化されるとみなされる）。マシン７７はさらに、マシン４７３２と同じ方法で結果を与える。
【００５９】
図８は、ＰＤＵ上での同期化を伴うデータを受信するための手続きを示しており、この手続きは先に説明された同期化モジュールに実装され、またはより一般的には、同期化のロスの後に続くＰＤＵの先頭を識別することを可能にする任意のタイプのモジュールによって実装される。
【００６０】
初期化ステップ８０の過程の中で、ＰＤＵを含む物理フレームのレシーバはその様々な構成要素および変数を初期化する。
【００６１】
その後、ステップ８１の過程の中で、レシーバはＰＤＵを含むデータの物理フレーム（例えばＩＥＥＥ８０２．１６タイプなど）を待機して受信する。各フレームは、ＨＣＳによって保護されたヘッダおよびデータを有するＰＤＵを備え、ＰＤＵ自体はＣＲＣによって保護され、ＰＤＵの長さはヘッダの中で特定される。
【００６２】
次いで、テスト８２の過程の中で、レシーバは現在の６バイトの第１のブロックのＨＣＳが適切であるかどうかを検査する。
【００６３】
肯定の場合、ステップ８３の過程の中で、レシーバは現在のＰＤＵの長さをヘッダから抽出する。
【００６４】
次いで、ステップ８４の過程の中で、レシーバはヘッダが６バイトの現在のブロックに対応し、ステップ８３の過程で定義された長さを長さとして有するＰＤＵが適切なＣＲＣを有するかどうかを検査する。
【００６５】
肯定の場合、ステップ８９の過程の中で、現在のブロックは適切なＰＤＵであるとみなされ、関連したアプリケーションに送信される。
【００６６】
否定の場合、ステップ８５の過程の中で、現在のブロックは不適切なＰＤＵであるとみなされ、除去される。
【００６７】
ステップ８５または８９のうちの１つに続いて、テスト８６の過程の中で、レシーバは現在のブロックがフレームの最後のブロックであるかどうかを検査する。
【００６８】
肯定の場合、フレーム最後部が検出され、ステップ８１が繰り返される。
【００６９】
否定の場合、（ＰＤＵに関連した）現在のブロックの後に続く６バイトの第１のブロックが新たな６バイトの現在のブロックであるとみなされ、ステップ８２は繰り返される。
【００７０】
テスト８２の結果が否定である場合、レシーバはＰＤＵ上での同期を失っており、ステップ８７の過程の中で、レシーバは、同期を取り出すために６バイトのブロックのスライディング・ウィンドウ（sliding window）の中でＨＣＳをテストし、ＰＤＵを識別するために対応するブロックのＣＲＣを検査する。このプロセスは、ＰＤＵが識別されない場合には、フレームの最後部で停止する。
【００７１】
その後テスト８８の過程の中で、レシーバは、同期化が達成されたかどうか（ＰＤＵが識別されたかどうか）を検査する。
【００７２】
ＰＤＵ上の同期化が達成されると、ステップ８９が執行される。そうでない場合、ＰＤＵ同期化を伴わずにフレームの最後部に達し、ステップ８１が繰り返される。
【００７３】
図９は、ステップ８７で実装されるオペレーションを詳細に示す。例えば、このステップは、（例えばレジスタ４３０の中に存在するプログラムと統合された特定のタスクの形態で）マイクロ・プロセッサによって実装されるか、または（例えばプログラム可能な構成要素もしくはＡＳＩＣなどの）１つまたは複数の電子構成要素によって実装される。
【００７４】
ステップ８７は、ステップ９０で開始し、この過程において、レシーバは、ＰＤＵ同期コマンド（例えば、すべてのＡＮＤ６００から６０５を動作させる１に設定された監視ビットなど）を待機する。変形形態によると、このコマンドは、ＰＤＵ同期を許可する、または許可しない信号と置き換えられる。
【００７５】
その後ステップ９１の過程の中で、レシーバは受信されたフレーム内の２つの連続バイトのスライディング・ウィンドウの中で、１つまたは複数の特定のビットを探すか、またはフレームの最後部を検出する。特定のビットまたは特定の複数のビットは、特に、例えば、
・０に設定される場合に、データを含むＰＤＵを示すフィールド２２のＨＴ、
・１に等しい場合に、ＰＤＵ内のＣＲＣの存在を示すフィールド２３のＣＩ、ならびに ・規格によって０に等しい予約フィールド２４および２５
などの、ヘッダの中の適切な意味を有する複数のビットである。
【００７６】
先に示されたように、ビットの検索は、適切な位置にある４つのビット２２から２５に関して行われることが可能である。したがって、スライディング・ウィンドウの２バイトのワードが、０ｘｘｘｘｘｘｘ０１ｘｘ０ｘｘｘの形式のワードであるかどうかが判定される。コンピュータ実装のために、この比較は例えば、「ＡＮＤ」オペレーションを用いて、検索されるビットの位置に対応する２バイトのマスクを適用することによって実行される（図２に示されているような４つのビット２２から２５を検索する場合、適用されるマスクはバイナリ表記での１０００００００１１００１０００である）。次いで、その結果が０００００００００１０００００００に等しいかどうかが検査される。
【００７７】
その後、テスト９２の過程の中で、レシーバは、前のステップが、フレーム最後部の検出に続いて停止されたかどうかを検査する（このオペレーションは、フレーム最後部に関連した初期化オペレーションか、または別のＰＤＵ同期もしくはＣＲＣ検査モジュールによって実行される同期化に対応することが可能である）。
【００７８】
肯定の場合、フレーム最後部が検出され、ステップ４７は終了する。
【００７９】
否定の場合、２つの連続バイトの中で検索されるビットは検出されており、テスト９３の過程の中で、レシーバは、検索されたビットあるいは複数のビットが検出された２つのバイトで始まる受信されたフレームの６つの連続バイトのブロックが適切なＨＣＳを有するかどうかを検査する。
【００８０】
否定の場合、テストされる６バイトのブロックのＨＣＳは適切ではなく、ステップ９１が繰り返される。
【００８１】
肯定の場合、テストされる６バイトのブロックのＨＣＳが適切であり、ステップ９４の過程の中で、レシーバは対応する６バイトのブロック（第２のバイトの最後の３つのビットおよび第３のバイト）の中の長さフィールド２１を抽出する。
【００８２】
その後テスト９５の過程の中で、レシーバは、適切なＨＣＳを備えた６バイトのブロックで始まるｎバイト（ｎは長さ２１を表す）のブロックが適切なＣＲＣを有するかどうかを検査する。
【００８３】
否定の場合、テストされるｎバイトのブロックのＣＲＣは適切ではなく、ステップ９１が繰り返される。
【００８４】
肯定の場合、レシーバは非常に高い確率でＰＤＵに対応するｎバイトのブロックを検出し、ステップ４７は終了する。
【００８５】
当然のことながら、本発明は以上で説明された実施形態に限定されるわけではない。
【００８６】
特に受信装置の設計は、要素の各々の機能および／または形態（特に、電子要素の機能は限定された数の構成要素の中にまとめられるか、または反対に、複数の構成要素の中に分散されることが可能である）およびそれらの配置において、図４に示されているものとは異なることが可能である。
【００８７】
さらに、ＰＤＵ上での同期化のためのモジュールはまた、異なる構造、場合によってはレジスタに関連したモジュールのうちの１つと特に統合されている変換機能、を有することが可能である。
【００８８】
さらに本発明によると、同期の検出は、エラー検出コード（例えばＨＣＳまたはＣＲＣなど）によって保護された任意のパケット、既知の長さのパケット（例えば固定された長さであるか、または任意の手段によって識別され、この長さは６に等しいか、または６とは異なる）であるか、または未知の長さのパケット（様々な長さについて、または可変のサイズのウィンドウ上で検査が行われる）で行われることが可能である。既知の長さのパケットは、実装を簡単にすることができる。
【００８９】
本発明の最も簡単な実施形態では、パケットの先頭の検出は、ブロックが所定のエラー検出コードによって保護されていると仮定することによって、エラーがないコンテンツに対応するデータ・ブロックの検出についてだけ、行われることが可能である。
【００９０】
パケットの先頭の誤り検出の数を減少させるために、本発明によって、所定のデータの存在または値が検査され、これらのデータは強制的な値か、またはデータ伝送の特定のモードに対応するデータである。
【００９１】
同様に、誤った検出の数を減少させるために、パケットが、各々が任意のエラー検出コードに保護された、１つまたは複数のより大きなパケットの中に含まれる場合、このエラー検出コードを用いて、より大きなパケットあるいは複数のパケット内のエラーの非存在が検査される。
【００９２】
同様に、誤った検出の数を減少させるために、パケットが１つまたは複数のより大きなパケットの中に含まれる場合、所定のデータの存在または値が検査される。パケットの開始の検出（start-of-packet detection）の、および所定のデータの存在または値の検査のステップの、順序は任意のものであり、検査ステップのすべてまたは一部は、検出ステップの前か後に行われることが可能である。しかしながら、検査ステップが検出ステップの前に実行される場合、一般に実装は単純化される。
【００９３】
同様に、誤った検出の数を減少させるために、パケットが、各々がエラー検出コードによって保護された１つまたは複数のより小さなパケットを備える場合、エラー検出コードを用いて、より小さなパケットあるいは複数のパケット内のエラーの非存在が検査される。
【００９４】
本発明は、ワイヤレス通信規格（例えばＩＥＥＥ８０２．１６）に従うデータの受信に限定されるわけではなく、受信されたパケットの中でエラーを検出するためのコードを使用する任意の受信モードにも関連する。
【００９５】
さらに、本発明はワイヤレス伝送に限定されるわけではなく、任意の媒体上、特にはノイズの多いワイヤ・チャネルまたはレコーディング・チャネル上でのすべての伝送に関連する。
【図面の簡単な説明】
【００９６】
【図１】データ・パケット・フォーマットを示す図である。
【図２】データ・パケット・フォーマットを示す図である。
【図３】本発明の特定の実施形態による通信ネットワークを示す図である。
【図４】本発明の特定の実施形態による、図３のレシーバを概略的に示す図である。
【図５】図４のレシーバの中で実装される同期化モジュールを示す図である。
【図６】図４のレシーバの中で実装される同期化モジュールを示す図である。
【図７】本発明の変形形態による同期化モジュールを示す図である。
【図８】図４のレシーバの中で実装される受信手段を表す図である。
【図９】図４のレシーバの中で実装される受信手段を表す図である。
【図１０】ＰＤＵヘッダである可能性がある６つのバイトの並行ブロックの形で処理する際のシフトの様子を示す図である。
【技術分野】
【０００１】
本発明は電気通信の分野に関し、より正確にはノイズの多いチャネルを介したパケットの伝送に関する。
【背景技術】
【０００２】
最先端の技術によると、データ・パケットを伝送するための方法は、エラーのあるパケットを除去することを可能にするエラー検出メカニズムを実装する。
【０００３】
ＩＥＥＥ８０２．１６無線通信規格によって、物理層（または「バースト」）からなるＭＡＣフレームは、ＰＤＵ（「パケット・データ・ユニット」を表す）を備える。各ＰＤＵは、ヘッダ、データおよびＣＲＣ（「巡回冗長検査（Cyclic Redundancy Check）」を表す）を備える。ＣＲＣは、パケットにエラーがあるかどうかを検査することを可能にする。ヘッダは、エラーのあるヘッダを無視することを可能にするＨＣＳ（「ヘッダ・チェック・サム」を表す）によって、それ自体保護されている。ＰＤＵの長さは可変であり、ヘッダの中で示されている。また第１の既知の実施形態実装によれば、ＰＤＵのＨＣＳにエラーがある場合、現在のＰＤＵおよびその後に続くＰＤＵは考慮されない。この欠点を緩和するために、ＩＥＥＥ８０２．１６規格は、その後に続くＰＤＵの先頭を取り出すための任意選択のメカニズムを規定しており、このメカニズムは「伝送コンバージェンス・サブレイヤ（Transmission Convergence Sublayer）」と呼ばれる。このメカニズムによって、物理フレームは、リード・ソロモン・コードによって保護された複数のデータ区分（data segments）（例えばＯＦＤＭシンボルなど）に分割される。リード・ソロモン・デコーダは、現在の区分が正常であるということを、ＤＬＣ（「データ・リンク制御」）層に対して示すことができる。特定のバイトが、各区分の先頭に挿入され、考慮された区分の中で始まっている次のＰＤＵの先頭を示す。したがって、各区分を復号し、この特定のバイトを読み取ることによって、その後に続くＰＤＵを識別することが可能であり、したがって誤りのあるＨＣＳの後で再度受信を同期化させることが可能である。しかしながら、この技術は、比較的複雑であるという欠点を示し（リード・ソロモン・デコーダから生じる信号の処理）、帯域幅を消費する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、先行技術のこれらの欠点を緩和することを目的とする。
【０００５】
より詳細には、本発明は、受信されるデータ・パケットのヘッダがエラー検出手段を備える場合に、帯域幅の消費を制限しながら、これらのデータ・パケット上での同期化を可能にすることを目的とする。
【課題を解決するための手段】
【０００６】
この目的のために、本発明は、少なくとも１つのエラー検出コードによって保護されたデータ・パケットを備えるフレームを受信する方法を提案し、この方法は以下のステップを備える：
・フレームは、第１のデータ・セットを備え、第１のエラー検出コードによって保護されることになる第１のデータ・セットがエラーを含んでいないかどうかの第１の検査、のステップ、および
・第１のデータ・セットがエラーを含んでいないことを検査が示す場合に、そのセットを備えるパケットのうちの１つでの同期化ステップ。
【０００７】
有利な特徴によると、本方法は、第１のデータ・セット内の所定のデータの存在の第２の検査ステップを備え、所定のデータが第１のデータ・セットの中に存在する場合に同期化が実行される。
【０００８】
好ましい特徴によると、本方法は、第２のエラー検出コードによって保護されることになる第２のデータ・セットがエラーを含んでいないかどうかの第３の検査ステップを備え、このフレームが、第２のデータ・セットを備え、第２のデータ・セット自体が第１のデータ・セットを備える。
【０００９】
特定の特徴によると、本方法は、第１のセットの中で、第２のセットの長さを表すキューを読み取るステップを備える。
【００１０】
好ましくは、このフレームは、ＩＥＥＥ８０２．１６規格と互換性を持つ。
【００１１】
別の特定の特徴によると、本方法は、以下のステップを備える：
データ・フレームの受信ステップ、
各第１のデータ・パケットの先頭が、フレームの先頭か、または前のデータ・パケットの先頭かに関して識別され、少なくとも１つの第１のデータ・パケットの抽出ステップ、 第１のエラー検出コードを用いて、各第１のデータ・パケットの少なくとも一部の有効性についての第４の検査ステップ、および
第４の検査のステップが、第１のデータ・パケットの少なくとも一部が有効ではないことを示す場合に、第１の検査のステップおよび同期化のステップを実装するステップ。
【００１２】
本発明は、また、少なくとも１つのエラー検出コードによって保護されたデータ・パケットを備えるフレーム上で行われる同期化のためのモジュールに関し、このモジュールは、以下を備える：
・このフレームは、第１のデータ・セットを備え、第１のエラー検出コードによって保護された第１のデータ・セットがエラーを含んでいないかどうかを調べる第１の検査手段、および
・この検査が、第１のデータ・セットがエラーを含んでいないことを示す場合に、このセットを備えるパケットのうちの１つで行われる同期化の手段。
【００１３】
有利にも、第１の検査手段は、第１のコードについての複数の第１のデコーダを備え、第１のデコーダのうちの少なくとも一部はそれぞれ、時間的にシフトされたフレームから生じるデータ・セットを復号する。
【００１４】
好ましくは、このモジュールは、第２のエラー検出コードによって保護された第２のデータ・セットがエラーを含んでいないかどうかを調べる第２の検査手段を備え、このフレームは、第２のデータ・セットを備え、第２のデータ・セット自体が第１のデータ・セットを備える。
【００１５】
特定の特徴によると、第２の検査手段は、第２のコードについての複数の第２のデコーダを備える。
【００１６】
別の特徴によると、第２のデコーダの各々は、第１のデコーダのうちの１つに関連付けられ、第２のデコーダは、第１のセットを備える第２のデータ・セットの検査に適しており、第２のデコーダに関連付けられた第１のデコーダが、第１のセットの検査に適している。
【００１７】
さらに別の特徴によると、第２のデコーダの各々は、第１のデコーダのセットに関連付けられ、第２のデコーダは、第１のセットを備える第２のデータ・セットの検査に適しており、第１のデコーダのうちの任意の１つが、第１のセットの検査に適している。
【００１８】
有利にも、モジュールは、２つのオペレーティング・モードを区別するための手段を備え、この２つのモードは以下である：
・同期化されるパケットに対応するデータがエラーを含んでいないかどうかを検査手段が検査する、同期型と呼ばれるモード、ならびに、
・パケットの同期化が検査手段および同期化手段によって検索される、非同期型と呼ばれるモード。
【００１９】
本発明は、また、データ・フレームを受信するための受信装置に関し、フレームの受信手段および本発明によって先に説明されたような少なくとも１つの同期化モジュールを備える受信装置に関する。
【００２０】
添付の図面を参照する以下の説明を読むことで、本発明はよりよく理解され、その他の機能および利点が明らかとなるであろう。
【発明を実施するための最良の形態】
【００２１】
図１は、ＩＥＥＥ８０２．１６規格によるＰＤＵ１を示し、これは、以下を備える：
・ヘッダ１０（高い重み、またはＭＳＢ側のもの）、
・データ１１、および
・ＣＲＣ１２（低い重み、またはＬＳＢ側のもの）。
【００２２】
図２は、ヘッダ１０の構造を明示し、これは以下を備える：
・第１のビットＨＴ２２（または「ヘッダ・タイプ」）、ビットＥＣ２７、および６ビットのタイプ・フィールド２６を備える第１のバイト、
・第１の予約ビット２４、ＰＤＵの中のＣＲＣの存在を示すビットＣＩ２３、２つのビットＥＫＳ２８、第２の予約ビット２５、データ１１の長さの高い重みを示す３つのビット２１を備える第２のバイト、
・データ１１の長さの低い重みビット２１を備える第３のバイト、
・識別子ＣＩＤ１０９を備える第４および第５のバイト、ならびに
・ＨＣＳ２０を備える第６のバイト。
【００２３】
ＨＣＳ２０は、ヘッダ１０の中のエラーを検出することを可能にする。
【００２４】
図３は、本発明の特定の実施形態による通信ネットワーク３を示す。
【００２５】
ネットワーク３は、例えばＩＥＥＥ８０２．１６の無線ネットワークであり、以下を備える：
・アクセス・ポイント３０、ならびに
・端末３１および３２。
【００２６】
アクセス・ポイント３０は、無線リンク上で端末３１および３２に向けられたＭＳＤＵを送受信することができる。
【００２７】
図４は、アクセス・ポイント３０か、または端末３１および３２のうちの１つに対応する装置４を概略的に示す。
【００２８】
装置４は、アドレスおよびデータバス４４によってともに結び付けられ、またクロック信号を輸送する、
・マイクロ・プロセッサ４１（またはＣＰＵ）、
・ＲＯＭタイプ（読み出し専用メモリを表す）の不揮発性メモリ４２、
・ランダム・アクセス・メモリまたはＲＡＭ４３、
・無線リンク上で信号を送信するためのモジュール４５、
・無線リンク上で信号を受信するためのモジュール４６、および
・物理フレームの中で受信されるデータ上での同期化のためのモジュール４７
を備える。
【００２９】
さらに、要素４１から４６までの各々は当業者にはよく知られている。これらの一般的な要素は、本明細書では説明されない。
【００３０】
メモリ４２および４３の説明で使用される「レジスタ」という言葉は、言及されているメモリの各々の中で、小容量の（数バイナリ・データ）のメモリ領域か、または（プログラム全体か、または受信される音声／画像サービスを表すデータのすべてもしくは一部を格納することを可能にする）大容量のメモリ領域のいずれかを示すということが理解されよう。
【００３１】
ＲＯＭメモリ４２は特に、プログラム「ｐｒｏｇ」４２０を備える。
【００３２】
以下で説明される方法のステップを実装するアルゴリズムは、これらのステップを実装する装置３に関連付けられたＲＯＭメモリ４２の中に格納される。電源を入れられると、マイクロ・プロセッサ３１はこれらのアルゴリズムの命令をロードし、実行する。
【００３３】
ランダム・アクセス・メモリ４３は、特に、以下を備える：
・レジスタ４３０の中の、装置４の電源が入れられるとロードされるマイクロ・プロセッサ４１のオペレーティング・プログラム、
・レジスタ４３１の中にこれらのデータを収容するデータまたはＰＤＵ、および
・レジスタ４３２の中の、ＰＤＵ上での同期検査が起動されていることを示す可変「同期リクエスト」。
【００３４】
図５は、同期化モジュール４７を概略的に示し、これは以下を備える：
・バス４４を介して、ＣＰＵ４１に対するオン／オフ・コマンド（または初期化）４７４、ならびにメモリ４３１および受信モジュール４６のデータを受信するヘッダ検査ブロック４７０、
・ブロック４７０からコマンド、また同様にデータを受信するＨＣＳ計算ブロック４７１、
・ＨＣＳ計算ブロックからコマンド、および長さキュー、また同様にデータを受信するＣＲＣ計算ブロック４７２、および
・監視モジュール４７３。
【００３５】
本発明の有利な実施形態によって、ヘッダ検査モジュール４７０は、ヘッダの中の正確な意味を有する１つまたは複数のビットを検査し、特に、
・０に設定される場合に、データを含むＰＤＵを示すフィールド２２ＨＴ、
・１に等しい場合に、ＰＤＵ内にＣＲＣの存在を示すフィールド２３ＣＩ、および、
・規格によって、０に等しい予約フィールド２４および２５
を検査する。
【００３６】
好ましい実施形態によって、誤ったヘッダ検出の可能性を減少させるために、これらの４つのビットは検査される（例えばシフト・レジスタにデータを入力することによって、および（高い重み付けのものから始めて）ビット１、９、１０および１３がそれぞれ０、０、１および０に等しいかどうかを（例えばビット１、９および１３に適用される反転ゲートを用いて、ならびに９（反転）、１３（反転）、１（反転）および１０の４つのビットに適用される「ＡＮＤ」ゲートを用いて）検査し、その出力が１に設定される場合、ヘッダによって生じた可能性があるということを示す）。この出力は、ブロック４７１に対するコマンドとして、ブロック４７０によって直接使用されることが可能である。変形形態によると、ビット１、９、１０および１３は、予想される値と直接比較される。
【００３７】
別の実施形態によると、これらのビットの一部のみが考慮される。したがってフィールド２４および２５を考えないことによって、規格ＩＥＥＥ８０２．１１ａのアップグレードを考慮する可能性があり、フィールド２３を考えないことによって、データがＣＲＣによって保護されていないＰＤＵ上で同期化を試みることができる。
【００３８】
ブロック４７１は、ブロック４７０によって送信されるコマンドに応じて、６つのデータ・バイトのセットのＨＣＳを計算する。ＨＣＳが適切な場合、適切なＨＣＳ信号をブロック４７１は監視モジュール４７３およびブロック４７２にディスパッチする。ブロック４７１はまた、ＰＤＵの長さのキューをブロック４７２にディスパッチし、この長さは、テストされた６バイトのブロックの中でのフィールド２１の推定の位置で識別される。この長さ情報は、特定の実施形態によって、ブロック４７２に、明示的な方法で、またはブロック４７１自体が（その長さの値に初期化されたカウンタを用いて）ＰＤＵの推定の最後部（ブロック４７２によるＰＤＵの受信の間に、所定の値を取り入れたコマンド信号）を検出する場合には暗黙的な方法で、送信されることが可能である。
【００３９】
ブロック４７２は、ブロック４７１からＣＲＣ計算コマンドキューを受信すると、ブロック４７０および４７１によるデータの受信で同期化された、受信されたデータのＣＲＣを計算する。その後ブロック４７２は、ＣＲＣが適切な場合、検出されたＣＲＣ信号を監視モジュールに送信する。
【００４０】
監視モジュール４７３は、ブロック４７１から、適切にまたは不適切に復号されたＨＣＳ指標、適切にまたは不適切に復号されたＣＲＣ指標、ならびにそのＣＲＣおよびＨＣＳが適切であるＰＤＵに対応するヘッダのコンテンツを受信する。これらのキューはブロック４７２によって提供される。その後モジュール４７３は、モジュール４７が受信されたＰＤＵで同期化されることができたこと、および／または受信されたＰＤＵのＣＲＣおよびＨＣＳが適切であることを検査することができたことを示す同期化検査および／またはＨＣＳおよびＣＲＣ検査結果信号４７８を、ＣＰＵ４１に送信する。信号４７８は、例えば、ＰＤＵ上で同期化が実行されたことの指標、ＰＤＵ同期化が実行されることができた場合、および／または対応するＨＣＳおよびＣＲＣが適切である場合には、対応するＰＤＵのヘッダ（したがって、ＣＰＵが直接使用することができる情報（特にはＰＤＵの長さ）を直接、所有することを可能にする）、およびメモリの中のそのＰＤＵの位置（例えばそのＰＤＵの第の１バイトの位置）を備える。
【００４１】
本発明の特定の実施形態によると、同期化モジュール４７は、１つまたは複数の（例えばプログラム可能なＡＳＩＣの、またはプログラム可能な構成要素タイプの）独立の構成要素を備える電子的ブロックであり、、または、その他の機能（例えばメモリ４２および／または４３および／またはＣＰＵ４１を備えるＡＳＩＣなど）を備える構成要素の中に、全体的もしくは部分的に挿入されている。本発明の別の実施形態によると、モジュール４７は、（例えば信号プロセッサによって）コンピュータ形式の中に全体的に、または部分的に、実装される。
【００４２】
図６は、ブロック４７１および４７２の電子的実装とともに、モジュール４７３の電子的実装を示す。この実装によって、同期化モジュールは、前記同期化が失われている場合にＰＤＵで同期化を実行する非同期型ＰＤＵモード（unsynchronized PDU mode）と呼ばれるモジュール４７のオペレーション・モード）ために使用されるだけではなく（、ＰＤＵ同期が失われていない場合にＰＤＵ ＨＣＳおよびＣＲＣを検査する（同期型ＰＤＵモード（synchronized PDU mode）と呼ばれるモジュール４７のオペレーション・モード）ためにも使用される。したがって、安価な修正形態を用いる従来のＣＲＣおよびＨＣＳ検査用のＣＲＣおよびＨＣＳ計算リソースが、少なくとも部分的に、使用されることが、同期のロスは、モジュール４７によって、直接検出されることが可能であり、このモジュール４７は、外部要素のさらなる介入を伴わずに反応することができる。その初期化後、モジュール４７はデータの受信を開始すると、第１のデータがＰＤＵヘッダに対応しており、したがってＰＤＵ同期化が適切であるということが開始時に仮定される。本発明の変形形態によると、ＣＰＵ４１によって明示的な同期リクエストのさらなる信号が送信されることが可能であり、ＣＰＵ４１は、いかなるときにも、（例えば外部情報に応じて）構成要素４７内のＰＤＵ同期の状態を変更することができる。
【００４３】
ブロック４７１は、バス４７５からもたらされたデータを供給された６つのＨＣＳデコーダ４７００から４７０５を備える。デコーダ４７００から４７０５の各々には、ＰＤＵヘッダである可能性がある６つのバイトの並行ブロックの形で処理することができるように、１バイトに対応するシフトを有して供給される。図１０は、このシフトを示す。したがって、データ１００が受信されると（バイトは０、１、２、…と番号を付けられている）、第１のデコーダ４７００は時刻１１１で、６バイトのデータ・ブロック１０１の復号を開始する。ブロック１０１上での１バイトのシフトを用いて、第２のデコーダ４７０１は時刻１１２で、６バイトのデータ・ブロック１０２の復号を開始する。ブロック１０１上での２バイトのシフトを用いて、第２のデコーダ４７０１は時刻１１２で、６バイトのデータ・ブロック１０３の復号を開始する、という具合に続く。デコーダ４７００はブロック１０１の検査を終了した場合、ブロック１０１に対して６バイトシフトされたブロック１０４を検査することができる。したがって、ブロック４７１は連続的な方法で、着信するデータのＣＲＣを検査することができる。
【００４４】
ブロック４７２は、バス４７５からもたらされたデータを供給された６つのＣＲＣデコーダ４７１０から４７１５を備える。デコーダ４７１０から４７１５の各々はデコーダ４７００から４７５０に関連付けられており、デコーダ４７１０から４７１５への供給は、ＨＣＳデコーダによる処理時間を考慮して、６よりも大きいか、または６に等しい固定数のバイトのシフトを使用して、関連付けられたＨＣＳデコーダへの供給に同期している。デコーダがパケットに対応するＣＲＣを検査すると、このＣＲＣが正しい場合、同期化が実行され、適切なＣＲＣ信号を、同期化されたＰＤＵのヘッダのコンテンツとともに、送信する。変形形態によると、デコーダは適切なＣＲＣ信号の送信のみを行うことも可能であり、ＰＤＵのヘッダおよび／または位置決めに関する情報（通常では、ＰＤＵの先頭に対応するカウンタの値）は、特に、ＣＰＵ４１および／またはモジュール４７の任意の要素によって、さらに読み取られることが可能である。
【００４５】
モジュール４７３は、以下を備える：
・デコーダ４７１０から４７１５からもたらされたＣＲＣの複数の検査結果、すなわち、１に等しい信号に対応し、同期化されたＰＤＵのヘッダデータを回復する適切なＣＲＣ、を結び付けるモジュール４７３０、
・モジュール４７３０からもたらされた適切または不適切なＣＲＣの６つの信号４７３４を入力として受信する「ＯＲ」ゲート４７３１、ならびに
・ゲート４７３１の出力（識別された長さを基準に、デコーダ４７１０から４７１５のうちの１つによって検査されるＣＲＣ結果）および
（デコーダ４７００から４７０５のうちの１つによって検査された）適切なＨＣＳ値とともに、ブロック４７０によって検査されたビットを有する６バイトのヘッダ、
推定されたヘッダによって示される値に対応する（ヘッダの中に含まれた）長さ、および
（同期型ＰＤＵモードでの）ＣＲＣ計算の終了指標（an end-of-CRC-calculation indication）
のデータ・ブロック上の指標を入力として受信するステート・マシン４７３２。
【００４６】
ステート・マシン４７３２は、所定のデータ項目（例えばバイナリ・データ項目など）の特定の再初期化アドレスを書き込むことによって初期化され、この初期化はＣＰＵ４１によって実行される。次いでマシンは、モジュール４７に入力するバイトのカウンタをゼロに設定し、そのモードはデフォルトによる同期型ＰＤＵモードである（初期化された上で、受信されたフレームはマシン４７３２およびＣＰＵ４１によって同期化されたものとみなされる）。
【００４７】
モジュール４７３はまた、「ＡＮＤ」ゲート６００から６０５を備え、これは、ＨＣＳデコーダ４７００から４７０５を、ＣＲＣデコーダ４７１０から４７１５にリンクし、この入力は、対応するＨＣＳデコーダの出力結果およびマシン４７３２によって送信されたＣＲＣ復号許可を備える。これらのゲートは、対応するＨＣＳデコーダからもたらされる適切なＣＲＣ信号、およびマシン４７３２からもたらされる信号が与えられ、対応するＣＲＣデコーダおよび「ＯＲ」ゲート４７３３にオペレーション結果を送信する。事実上、ステート・マシン４７３２は、ＡＮＤゲート６００から６０５を動作させて、ＣＲＣデコーダを監視するための信号を使用し、ＣＲＣデコーダ４７１０から４７１５にそれらが機能することが許可されているかどうかを指し示す。同期型ＰＤＵモードでは、この信号は、ＰＤＵを処理するＣＲＣデコーダ４７１０から４７１５にだけ、このパケットに対応するＣＲＣを検査することができるということを示す。非同期化ＰＤＵモードでは、この監視信号は、アクティブであり、ＰＤＵ同期化が達成されていない限り、すべてのＣＲＣデコーダ４７１０から４７１５に対してＣＲＣ検査を許可する。「ＯＲ」ゲート４７３３の出力は、マシン４７３２の入力にリンクされ、ＰＤＵの先頭に対応する可能性のあるヘッダＨＣＳが適切であるということを示すことを可能にする。したがって同期型ＰＤＵモードでは、マシン４７３２はＰＤＵの先頭でのＨＣＳ検査結果を直接得ることができる。
【００４８】
非同期型ＰＤＵモードでは、ステート・マシン４７３２は、そのパラメータ（検査されたビット、ＨＣＳ、長さおよびＣＲＣ）のすべてがＰＤＵと互換性を持つデータ・ブロックについての情報を取得した場合、情報信号をＣＰＵ４１に送信する。同期型ＰＤＵモードでは、マシン４７３２はＰＤＵのＨＣＳおよびＣＲＣを検査することができた場合、それをＣＰＵ４１に送信する。デフォルトでは、ＰＤＵ同期および／またはＣＲＣおよび／またはＨＣＳ検査結果は、ＣＰＵ４１にモジュール４７によって自発的に送信される。変形形態によると、同期型モードでは、（例えば適切または不適切な）所定のＨＣＳおよび所定のＣＲＣに対応する値のみがＣＰＵ４１に送信される。別の変形形態によると、ＣＰＵ４１は、同期型モードではモジュール４７への完全なデータ・ブロックの送信の後で結果を読み取り、または非同期型ＰＤＵモードでは所定の時刻に、もしくは特定のイベントの後に続いて、結果を読み取る。
【００４９】
モジュール４７の変形実施形態によると、ＨＣＳモジュールは単一の検査ブロックにまとめられる。
【００５０】
変形実施形態によると、各ＨＣＳデコーダは複数のＣＲＣデコーダに関連付けられる。したがって、ＨＣＳデコーダは、適切なＨＣＳを備えた６バイトの第１のブロックを検出すると、第１のＣＲＣデコーダに、この６バイトの第１のブロックで始まるブロックのＣＲＣ、および６バイトの第１のブロックの内部の長さ推定フィールドに対応する長さのＣＲＣを検査するように、命じることができる。ＨＣＳデコーダは、第１のデコーダが６バイトの第１のブロックに対応するデータ・ブロックのＣＲＣを検査する間に再び６バイトの第２のブロックで適切なＣＲＣを検出する場合、６バイトの第２のブロックで始まるデータ・ブロックのＣＲＣの検査を第２のＣＲＣデコーダに託すことができる。このように、ｎ個のＣＲＣデコーダがＨＣＳデコーダに関連付けられている場合、６バイトの整数倍によってシフトされたヘッダで始まるブロックに対して、ｎ個のＣＲＣ検査を同時にすることが可能である。
【００５１】
別の変形実施形態によると、モジュール４７は複数のＨＣＳデコーダおよび複数のＣＲＣデコーダを備え、複数のＣＲＣデコーダは場合によっては任意のＨＣＳデコーダに関連付けられる。したがってＣＲＣデコーダは、第１のＨＣＳデコーダからもたらされるコマンドを基準にして、第１のデータ・ブロックのＣＲＣを検査することが可能であり、この検査を終了している場合には、別のＨＣＳデコーダからもたらされるコマンドを基準にして、第２のデータ・ブロックのＣＲＣを検査することが可能である。したがって、ＣＲＣ復号リソースはすべてのＨＣＳデコーダによって共有され、それゆえ最適化される。本発明のこの変形実施形態によると、６つのＨＣＳデコーダに対して６つよりも少ない数のＣＲＣデコーダを有することが可能である。
【００５２】
本発明の変形実施形態によると、モジュール４７は、先に説明された非同期型ＰＤＵモードに対応する失われたＰＤＵ同期を取り出すためだけに使用される。
【００５３】
図７は、１つのＣＲＣモジュール７４のみを実装する同期化モジュール４７の簡略化された実施形態７を示す。
【００５４】
同期化モジュール７は、モジュール４７の同じ参照符が付いた、ＨＣＳデコーダと類似のＨＣＳデコーダ４７００から４７０５を備える。
【００５５】
同期化モジュール７は、また、以下を備える：
・着信するデータ信号４７５の６バイトのシフトを可能にするシフト・レジスタ７０、
・レジスタ７０によって供給され、１バイト・シフトされた６つの出力を有するシフト・レジスタ７２、
・検出されたＨＣＳの信号を出力するデコーダに応じてコマンド信号を送信するデコーダ４７００から４７０５の出力を与えられる選択ブロック７５、
・ブロック７５によって送信されるコマンド信号に応じて、その入力（レジスタ７０および７２の出力）のうちの１つを選択することによって、適用されるシフトを示す、６から１１バイトシフトされる入力信号を出力として与えることを可能にするマルチプレクサ７３、
・マルチプレクサ７３の出力を与えられる、デコーダ３７１０と類似のＣＲＣデコーダ７４、
・デコーダ７４によって提供された結果情報を与えられるステート・マシン７７、ならびに
・ゲート４７３１からもたらされた６バイトの対応するデータ・ブロック上で同期化された適切なＨＣＳ信号と、およびＣＲＣ検査を許可する、または許可しないマシン７７からもたらされた監視信号とを与えられ、その出力がブロック７５の入力およびデコーダ７４の入力に接続されている「ＡＮＤ」ゲート７６。
【００５６】
デコーダ７４がパケットに対応するＣＲＣを検査し、このＣＲＣが適切である場合、同期化が実行され、デコーダ７４は適切なＣＲＣ信号とともに、同期化されたＰＤＵのヘッダのコンテンツをマシン７７に送信する。
【００５７】
ステート・マシン７７は、ゲート４７３１の出力、ならびに、
・適切なＨＣＳ値とともに、ブロック４７０によって検査されたビットを有する６バイトのヘッダ、
・推定されたヘッダによって指し示される値に対応する（ヘッダの中に含まれた）長さ、および
・（同期型ＰＤＵモードでの）ＣＲＣ計算の終了指標
の（デコーダ７４から生じた）データ・ブロック上の指標を、入力として受信する。
【００５８】
ステート・マシン７７は、所定のデータ項目（例えばバイナリ・データ項目など）の特定の再初期化アドレスを書き込むことによって初期化され、この初期化はＣＰＵ４１によって実行される。次いでマシンは、７に入力するバイトのカウンタをゼロに設定し、そのモードは、デフォルトの同期ＰＤＵモードである（初期化時、受信されたフレームはマシン７７およびＣＰＵ４１によって同期化されるとみなされる）。マシン７７はさらに、マシン４７３２と同じ方法で結果を与える。
【００５９】
図８は、ＰＤＵ上での同期化を伴うデータを受信するための手続きを示しており、この手続きは先に説明された同期化モジュールに実装され、またはより一般的には、同期化のロスの後に続くＰＤＵの先頭を識別することを可能にする任意のタイプのモジュールによって実装される。
【００６０】
初期化ステップ８０の過程の中で、ＰＤＵを含む物理フレームのレシーバはその様々な構成要素および変数を初期化する。
【００６１】
その後、ステップ８１の過程の中で、レシーバはＰＤＵを含むデータの物理フレーム（例えばＩＥＥＥ８０２．１６タイプなど）を待機して受信する。各フレームは、ＨＣＳによって保護されたヘッダおよびデータを有するＰＤＵを備え、ＰＤＵ自体はＣＲＣによって保護され、ＰＤＵの長さはヘッダの中で特定される。
【００６２】
次いで、テスト８２の過程の中で、レシーバは現在の６バイトの第１のブロックのＨＣＳが適切であるかどうかを検査する。
【００６３】
肯定の場合、ステップ８３の過程の中で、レシーバは現在のＰＤＵの長さをヘッダから抽出する。
【００６４】
次いで、ステップ８４の過程の中で、レシーバはヘッダが６バイトの現在のブロックに対応し、ステップ８３の過程で定義された長さを長さとして有するＰＤＵが適切なＣＲＣを有するかどうかを検査する。
【００６５】
肯定の場合、ステップ８９の過程の中で、現在のブロックは適切なＰＤＵであるとみなされ、関連したアプリケーションに送信される。
【００６６】
否定の場合、ステップ８５の過程の中で、現在のブロックは不適切なＰＤＵであるとみなされ、除去される。
【００６７】
ステップ８５または８９のうちの１つに続いて、テスト８６の過程の中で、レシーバは現在のブロックがフレームの最後のブロックであるかどうかを検査する。
【００６８】
肯定の場合、フレーム最後部が検出され、ステップ８１が繰り返される。
【００６９】
否定の場合、（ＰＤＵに関連した）現在のブロックの後に続く６バイトの第１のブロックが新たな６バイトの現在のブロックであるとみなされ、ステップ８２は繰り返される。
【００７０】
テスト８２の結果が否定である場合、レシーバはＰＤＵ上での同期を失っており、ステップ８７の過程の中で、レシーバは、同期を取り出すために６バイトのブロックのスライディング・ウィンドウ（sliding window）の中でＨＣＳをテストし、ＰＤＵを識別するために対応するブロックのＣＲＣを検査する。このプロセスは、ＰＤＵが識別されない場合には、フレームの最後部で停止する。
【００７１】
その後テスト８８の過程の中で、レシーバは、同期化が達成されたかどうか（ＰＤＵが識別されたかどうか）を検査する。
【００７２】
ＰＤＵ上の同期化が達成されると、ステップ８９が執行される。そうでない場合、ＰＤＵ同期化を伴わずにフレームの最後部に達し、ステップ８１が繰り返される。
【００７３】
図９は、ステップ８７で実装されるオペレーションを詳細に示す。例えば、このステップは、（例えばレジスタ４３０の中に存在するプログラムと統合された特定のタスクの形態で）マイクロ・プロセッサによって実装されるか、または（例えばプログラム可能な構成要素もしくはＡＳＩＣなどの）１つまたは複数の電子構成要素によって実装される。
【００７４】
ステップ８７は、ステップ９０で開始し、この過程において、レシーバは、ＰＤＵ同期コマンド（例えば、すべてのＡＮＤ６００から６０５を動作させる１に設定された監視ビットなど）を待機する。変形形態によると、このコマンドは、ＰＤＵ同期を許可する、または許可しない信号と置き換えられる。
【００７５】
その後ステップ９１の過程の中で、レシーバは受信されたフレーム内の２つの連続バイトのスライディング・ウィンドウの中で、１つまたは複数の特定のビットを探すか、またはフレームの最後部を検出する。特定のビットまたは特定の複数のビットは、特に、例えば、
・０に設定される場合に、データを含むＰＤＵを示すフィールド２２のＨＴ、
・１に等しい場合に、ＰＤＵ内のＣＲＣの存在を示すフィールド２３のＣＩ、ならびに ・規格によって０に等しい予約フィールド２４および２５
などの、ヘッダの中の適切な意味を有する複数のビットである。
【００７６】
先に示されたように、ビットの検索は、適切な位置にある４つのビット２２から２５に関して行われることが可能である。したがって、スライディング・ウィンドウの２バイトのワードが、０ｘｘｘｘｘｘｘ０１ｘｘ０ｘｘｘの形式のワードであるかどうかが判定される。コンピュータ実装のために、この比較は例えば、「ＡＮＤ」オペレーションを用いて、検索されるビットの位置に対応する２バイトのマスクを適用することによって実行される（図２に示されているような４つのビット２２から２５を検索する場合、適用されるマスクはバイナリ表記での１０００００００１１００１０００である）。次いで、その結果が０００００００００１０００００００に等しいかどうかが検査される。
【００７７】
その後、テスト９２の過程の中で、レシーバは、前のステップが、フレーム最後部の検出に続いて停止されたかどうかを検査する（このオペレーションは、フレーム最後部に関連した初期化オペレーションか、または別のＰＤＵ同期もしくはＣＲＣ検査モジュールによって実行される同期化に対応することが可能である）。
【００７８】
肯定の場合、フレーム最後部が検出され、ステップ４７は終了する。
【００７９】
否定の場合、２つの連続バイトの中で検索されるビットは検出されており、テスト９３の過程の中で、レシーバは、検索されたビットあるいは複数のビットが検出された２つのバイトで始まる受信されたフレームの６つの連続バイトのブロックが適切なＨＣＳを有するかどうかを検査する。
【００８０】
否定の場合、テストされる６バイトのブロックのＨＣＳは適切ではなく、ステップ９１が繰り返される。
【００８１】
肯定の場合、テストされる６バイトのブロックのＨＣＳが適切であり、ステップ９４の過程の中で、レシーバは対応する６バイトのブロック（第２のバイトの最後の３つのビットおよび第３のバイト）の中の長さフィールド２１を抽出する。
【００８２】
その後テスト９５の過程の中で、レシーバは、適切なＨＣＳを備えた６バイトのブロックで始まるｎバイト（ｎは長さ２１を表す）のブロックが適切なＣＲＣを有するかどうかを検査する。
【００８３】
否定の場合、テストされるｎバイトのブロックのＣＲＣは適切ではなく、ステップ９１が繰り返される。
【００８４】
肯定の場合、レシーバは非常に高い確率でＰＤＵに対応するｎバイトのブロックを検出し、ステップ４７は終了する。
【００８５】
当然のことながら、本発明は以上で説明された実施形態に限定されるわけではない。
【００８６】
特に受信装置の設計は、要素の各々の機能および／または形態（特に、電子要素の機能は限定された数の構成要素の中にまとめられるか、または反対に、複数の構成要素の中に分散されることが可能である）およびそれらの配置において、図４に示されているものとは異なることが可能である。
【００８７】
さらに、ＰＤＵ上での同期化のためのモジュールはまた、異なる構造、場合によってはレジスタに関連したモジュールのうちの１つと特に統合されている変換機能、を有することが可能である。
【００８８】
さらに本発明によると、同期の検出は、エラー検出コード（例えばＨＣＳまたはＣＲＣなど）によって保護された任意のパケット、既知の長さのパケット（例えば固定された長さであるか、または任意の手段によって識別され、この長さは６に等しいか、または６とは異なる）であるか、または未知の長さのパケット（様々な長さについて、または可変のサイズのウィンドウ上で検査が行われる）で行われることが可能である。既知の長さのパケットは、実装を簡単にすることができる。
【００８９】
本発明の最も簡単な実施形態では、パケットの先頭の検出は、ブロックが所定のエラー検出コードによって保護されていると仮定することによって、エラーがないコンテンツに対応するデータ・ブロックの検出についてだけ、行われることが可能である。
【００９０】
パケットの先頭の誤り検出の数を減少させるために、本発明によって、所定のデータの存在または値が検査され、これらのデータは強制的な値か、またはデータ伝送の特定のモードに対応するデータである。
【００９１】
同様に、誤った検出の数を減少させるために、パケットが、各々が任意のエラー検出コードに保護された、１つまたは複数のより大きなパケットの中に含まれる場合、このエラー検出コードを用いて、より大きなパケットあるいは複数のパケット内のエラーの非存在が検査される。
【００９２】
同様に、誤った検出の数を減少させるために、パケットが１つまたは複数のより大きなパケットの中に含まれる場合、所定のデータの存在または値が検査される。パケットの開始の検出（start-of-packet detection）の、および所定のデータの存在または値の検査のステップの、順序は任意のものであり、検査ステップのすべてまたは一部は、検出ステップの前か後に行われることが可能である。しかしながら、検査ステップが検出ステップの前に実行される場合、一般に実装は単純化される。
【００９３】
同様に、誤った検出の数を減少させるために、パケットが、各々がエラー検出コードによって保護された１つまたは複数のより小さなパケットを備える場合、エラー検出コードを用いて、より小さなパケットあるいは複数のパケット内のエラーの非存在が検査される。
【００９４】
本発明は、ワイヤレス通信規格（例えばＩＥＥＥ８０２．１６）に従うデータの受信に限定されるわけではなく、受信されたパケットの中でエラーを検出するためのコードを使用する任意の受信モードにも関連する。
【００９５】
さらに、本発明はワイヤレス伝送に限定されるわけではなく、任意の媒体上、特にはノイズの多いワイヤ・チャネルまたはレコーディング・チャネル上でのすべての伝送に関連する。
【図面の簡単な説明】
【００９６】
【図１】データ・パケット・フォーマットを示す図である。
【図２】データ・パケット・フォーマットを示す図である。
【図３】本発明の特定の実施形態による通信ネットワークを示す図である。
【図４】本発明の特定の実施形態による、図３のレシーバを概略的に示す図である。
【図５】図４のレシーバの中で実装される同期化モジュールを示す図である。
【図６】図４のレシーバの中で実装される同期化モジュールを示す図である。
【図７】本発明の変形形態による同期化モジュールを示す図である。
【図８】図４のレシーバの中で実装される受信手段を表す図である。
【図９】図４のレシーバの中で実装される受信手段を表す図である。
【図１０】ＰＤＵヘッダである可能性がある６つのバイトの並行ブロックの形で処理する際のシフトの様子を示す図である。
【特許請求の範囲】
【請求項１】
少なくとも１つのエラー検出コードによって保護されたデータ・パケットを備えるフレームを受信する方法であって、
前記フレームが第１のデータ・セットを備え、第１のエラー検出コードによって保護されることになる第１のデータ・セットがエラーを含んでいないかどうかについての第１の検査（８２、４７１、９３）のステップ、および、
前記第１のデータ・セットがエラーを含んでいないことを前記検査が示す場合に、前記セットを備える前記パケットのうちの１つでの同期化のステップ
を備えることを特徴とする方法。
【請求項２】
前記第１のデータ・セットの中の所定のデータの存在についての第２の検査のステップ（８４、４７０、９１）を備え、前記所定のデータが前記第１のデータ・セットの中に存在する場合に前記同期化が実行されことを特徴とする請求項１に記載の方法。
【請求項３】
前記フレームが第２のデータ・セットを備え、前記第２のデータ・セット自体が前記第１のデータ・セットを備え、第２のエラー検出コードによって保護されることになる第２のデータ・セットがエラーを含んでいないかどうかについての第３の検査のステップ（４７２、９５）を備えることを特徴とする請求項１から２のいずれか一項に記載の方法。
【請求項４】
前記第１のセットの中で、前記第２のセットの長さを表すキューを読み取るステップ（８３）を備えることを特徴とする請求項３に記載の方法。
【請求項５】
前記フレームは、ＩＥＥＥ８０２．１６規格と互換性を持つことを特徴とする請求項１から４のいずれか一項に記載の方法。
【請求項６】
データ・フレームの受信ステップ（８１）、
各第１のデータ・パケットの先頭が、フレームの先頭か、または前のデータ・パケットの先頭に関して識別され、少なくとも１つの第１のデータ・パケットの抽出ステップ、
第１のエラー検出コードを用いて、各第１のデータ・パケットの少なくとも一部の有効性についての第４の検査ステップ、および
前記第４の検査ステップが、第１のデータ・パケットの少なくとも一部が有効ではないことを示す場合に、前記第１の検査および同期化の前記ステップを実装するステップ
を備えることを特徴とする請求項１から５のいずれか一項に記載の方法。
【請求項７】
少なくとも１つのエラー検出コードによって保護されることになるデータ・パケットを備えるフレームで行われる同期化のためのモジュール（７、４７）であって、
前記フレームが第１のデータ・セットを備え、第１のエラー検出コードによって保護されることになる第１のデータ・セットがエラーを含んでいないかどうかを調べる第１の検査手段（４７１）、および、
前記検査が、前記第１のデータ・セットがエラーを含んでいないことを示す場合に、前記セットを備える前記パケットのうちの１つで行われる同期化手段（４７３）
を備えることを特徴とするモジュール。
【請求項８】
前記第１の検査手段は、前記第１のコードについての複数の第１のデコーダ（４７００から４７０５）を備え、前記第１のデコーダのうちの少なくとも一部はそれぞれ、時間的にシフトされた、前記フレームから生じるデータ・セットを復号する
ことを特徴とする請求項７に記載のモジュール。
【請求項９】
前記フレームが第２のデータ・セットを備え、前記第２のデータ・セット自体が前記第１のデータ・セットを備え、第２のエラー検出コードによって保護されることになる第２のデータ・セットがエラーを含んでいないかどうかを調べる第２の検査手段（４７２）を備える
ことを特徴とする請求項７から８のいずれか一項に記載のモジュール。
【請求項１０】
前記第２の検査手段は、前記第の２コードについての複数の第２のデコーダ（４７００から４７０５、７４）を備える
ことを特徴とする請求項９に記載のモジュール。
【請求項１１】
前記第２のデコーダの各々は、前記第１のデコーダのうちの１つに関連付けられ、前記第２のデコーダは第１のセットを備える第２のデータ・セットの検査に適しており、前記第２のデコーダに関連付けられた第１のデコーダは、第１のデータ・セットの検査に適していることを特徴とする請求項９に従属する請求項１０に記載のモジュール。
【請求項１２】
前記第２のデコーダの各々は、前記第１のデコーダのセットに関連付けられ、前記第２のデコーダは、第１のセットを備える第２のデータ・セットの検査に適しており、前記第１のデコーダのうちの任意の１つが第１のセットの検査に適していることを特徴とする請求項９に従属する請求項１０に記載のモジュール。
【請求項１３】
同期化されるパケットに対応するデータがエラーを含んでいないかどうかを前記検査手段が検査する、同期型と呼ばれるモード、ならびに、
パケットの同期化が、前記検査手段および前記同期化手段によって検索される、非同期型と呼ばれるモード
の２つのオペレーティング・モードを区別するための手段を備えることを特徴とする請求項７から１２のいずれか一項に記載のモジュール。
【請求項１４】
データ・フレームを受信するための受信装置（４）であって、前記フレームの受信手段および請求項７から１３のいずれか一項に記載の少なくとも１つの同期化モジュールを備えることを特徴とする受信装置（４）。
【請求項１】
少なくとも１つのエラー検出コードによって保護されたデータ・パケットを備えるフレームを受信する方法であって、
前記フレームが第１のデータ・セットを備え、第１のエラー検出コードによって保護されることになる第１のデータ・セットがエラーを含んでいないかどうかについての第１の検査（８２、４７１、９３）のステップ、および、
前記第１のデータ・セットがエラーを含んでいないことを前記検査が示す場合に、前記セットを備える前記パケットのうちの１つでの同期化のステップ
を備えることを特徴とする方法。
【請求項２】
前記第１のデータ・セットの中の所定のデータの存在についての第２の検査のステップ（８４、４７０、９１）を備え、前記所定のデータが前記第１のデータ・セットの中に存在する場合に前記同期化が実行されことを特徴とする請求項１に記載の方法。
【請求項３】
前記フレームが第２のデータ・セットを備え、前記第２のデータ・セット自体が前記第１のデータ・セットを備え、第２のエラー検出コードによって保護されることになる第２のデータ・セットがエラーを含んでいないかどうかについての第３の検査のステップ（４７２、９５）を備えることを特徴とする請求項１から２のいずれか一項に記載の方法。
【請求項４】
前記第１のセットの中で、前記第２のセットの長さを表すキューを読み取るステップ（８３）を備えることを特徴とする請求項３に記載の方法。
【請求項５】
前記フレームは、ＩＥＥＥ８０２．１６規格と互換性を持つことを特徴とする請求項１から４のいずれか一項に記載の方法。
【請求項６】
データ・フレームの受信ステップ（８１）、
各第１のデータ・パケットの先頭が、フレームの先頭か、または前のデータ・パケットの先頭に関して識別され、少なくとも１つの第１のデータ・パケットの抽出ステップ、
第１のエラー検出コードを用いて、各第１のデータ・パケットの少なくとも一部の有効性についての第４の検査ステップ、および
前記第４の検査ステップが、第１のデータ・パケットの少なくとも一部が有効ではないことを示す場合に、前記第１の検査および同期化の前記ステップを実装するステップ
を備えることを特徴とする請求項１から５のいずれか一項に記載の方法。
【請求項７】
少なくとも１つのエラー検出コードによって保護されることになるデータ・パケットを備えるフレームで行われる同期化のためのモジュール（７、４７）であって、
前記フレームが第１のデータ・セットを備え、第１のエラー検出コードによって保護されることになる第１のデータ・セットがエラーを含んでいないかどうかを調べる第１の検査手段（４７１）、および、
前記検査が、前記第１のデータ・セットがエラーを含んでいないことを示す場合に、前記セットを備える前記パケットのうちの１つで行われる同期化手段（４７３）
を備えることを特徴とするモジュール。
【請求項８】
前記第１の検査手段は、前記第１のコードについての複数の第１のデコーダ（４７００から４７０５）を備え、前記第１のデコーダのうちの少なくとも一部はそれぞれ、時間的にシフトされた、前記フレームから生じるデータ・セットを復号する
ことを特徴とする請求項７に記載のモジュール。
【請求項９】
前記フレームが第２のデータ・セットを備え、前記第２のデータ・セット自体が前記第１のデータ・セットを備え、第２のエラー検出コードによって保護されることになる第２のデータ・セットがエラーを含んでいないかどうかを調べる第２の検査手段（４７２）を備える
ことを特徴とする請求項７から８のいずれか一項に記載のモジュール。
【請求項１０】
前記第２の検査手段は、前記第の２コードについての複数の第２のデコーダ（４７００から４７０５、７４）を備える
ことを特徴とする請求項９に記載のモジュール。
【請求項１１】
前記第２のデコーダの各々は、前記第１のデコーダのうちの１つに関連付けられ、前記第２のデコーダは第１のセットを備える第２のデータ・セットの検査に適しており、前記第２のデコーダに関連付けられた第１のデコーダは、第１のデータ・セットの検査に適していることを特徴とする請求項９に従属する請求項１０に記載のモジュール。
【請求項１２】
前記第２のデコーダの各々は、前記第１のデコーダのセットに関連付けられ、前記第２のデコーダは、第１のセットを備える第２のデータ・セットの検査に適しており、前記第１のデコーダのうちの任意の１つが第１のセットの検査に適していることを特徴とする請求項９に従属する請求項１０に記載のモジュール。
【請求項１３】
同期化されるパケットに対応するデータがエラーを含んでいないかどうかを前記検査手段が検査する、同期型と呼ばれるモード、ならびに、
パケットの同期化が、前記検査手段および前記同期化手段によって検索される、非同期型と呼ばれるモード
の２つのオペレーティング・モードを区別するための手段を備えることを特徴とする請求項７から１２のいずれか一項に記載のモジュール。
【請求項１４】
データ・フレームを受信するための受信装置（４）であって、前記フレームの受信手段および請求項７から１３のいずれか一項に記載の少なくとも１つの同期化モジュールを備えることを特徴とする受信装置（４）。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公表番号】特表２００９−５３０８７８（Ｐ２００９−５３０８７８Ａ）
【公表日】平成２１年８月２７日（２００９．８．２７）
【国際特許分類】
【出願番号】特願２００８−５５８７８２（Ｐ２００８−５５８７８２）
【出願日】平成１９年３月７日（２００７．３．７）
【国際出願番号】ＰＣＴ／ＥＰ２００７／０５２１３３
【国際公開番号】ＷＯ２００７／１０４６８６
【国際公開日】平成１９年９月２０日（２００７．９．２０）
【出願人】（５０１２６３８１０）トムソン ライセンシング (2,848)
【氏名又は名称原語表記】Ｔｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ
【住所又は居所原語表記】４６ Ｑｕａｉ Ａ． Ｌｅ Ｇａｌｌｏ， Ｆ−９２１００ Ｂｏｕｌｏｇｎｅ−Ｂｉｌｌａｎｃｏｕｒｔ， Ｆｒａｎｃｅ
【Ｆターム（参考）】
【公表日】平成２１年８月２７日（２００９．８．２７）
【国際特許分類】
【出願日】平成１９年３月７日（２００７．３．７）
【国際出願番号】ＰＣＴ／ＥＰ２００７／０５２１３３
【国際公開番号】ＷＯ２００７／１０４６８６
【国際公開日】平成１９年９月２０日（２００７．９．２０）
【出願人】（５０１２６３８１０）トムソン ライセンシング (2,848)
【氏名又は名称原語表記】Ｔｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ
【住所又は居所原語表記】４６ Ｑｕａｉ Ａ． Ｌｅ Ｇａｌｌｏ， Ｆ−９２１００ Ｂｏｕｌｏｇｎｅ−Ｂｉｌｌａｎｃｏｕｒｔ， Ｆｒａｎｃｅ
【Ｆターム（参考）】
[ Back to top ]