データ線駆動回路、表示装置、及びデータ線駆動方法
【課題】表示装置の表示むらを改善するデータ線駆動回路を提供することができる。
【解決手段】本発明によるデータ線駆動回路１０は、複数の第１のデータ線５のうち、接続するデータ線を駆動する第１のバッファ２４−１と、複数の第１の配線５と交互に配線される複数の第２のデータ線６のうち、接続するデータ線を駆動する第２のバッファ２４−２と、第１のオン期間において、第１のバッファ２４−１と、複数の第１のデータ線５のいずれかとを接続する複数の第１のスイッチと、第２のオン期間において、複数の第２のデータ線６のうち第１のバッファ２４−１に接続されたデータ線に隣接するデータ線と第２のバッファ２４−２とを接続する第２のスイッチとを具備する。この際、第１のオン期間と第２のオン期間は所定の期間重複し、複数の第１のスイッチのそれぞれのオン期間は重複しない。
【解決手段】本発明によるデータ線駆動回路１０は、複数の第１のデータ線５のうち、接続するデータ線を駆動する第１のバッファ２４−１と、複数の第１の配線５と交互に配線される複数の第２のデータ線６のうち、接続するデータ線を駆動する第２のバッファ２４−２と、第１のオン期間において、第１のバッファ２４−１と、複数の第１のデータ線５のいずれかとを接続する複数の第１のスイッチと、第２のオン期間において、複数の第２のデータ線６のうち第１のバッファ２４−１に接続されたデータ線に隣接するデータ線と第２のバッファ２４−２とを接続する第２のスイッチとを具備する。この際、第１のオン期間と第２のオン期間は所定の期間重複し、複数の第１のスイッチのそれぞれのオン期間は重複しない。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に用いられるデータ線駆動回路に関し、特に１つのバッファで複数のデータ線を時分割に駆動するデータ線駆動回路、及びデータ線駆動方法に関する。
【背景技術】
【０００２】
複数のデータ線を逐次に選択することによって画素に表示信号の書き込みを時分割的に行う時分割駆動は、表示装置の駆動においては広く使用される技術の１つである。時分割駆動の利点は、ドライバＩＣに設けられるバッファの数を減少できることである。時分割駆動を採用する表示装置では、パネル上のデータ線の数よりも少ないバッファで、画素を駆動することができる。これは、ドライバＩＣの消費電力及びチップ面積の低減に有効である。
【０００３】
アクティブマトリクス型の表示装置では、パネル基板上の時分割スイッチ素子としてＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を使用することが多く、ＴＦＴには、アモルファス（非晶質）ＴＦＴとポリ（多結晶）ＴＦＴの２タイプに分類される。ポリＴＦＴは、アモルファスＴＦＴに比べ移動度が高いことが知られている。このため、パネル基板上に設けられる時分割スイッチのサイズを小さくできることから、時分割駆動はポリＴＦＴを使用した表示装置に適用されることが多い。
【０００４】
従来技術として、パネル基板上に時分割スイッチとシフトレジスタが設けられ、時分割駆動する技術が、特開平１１−３２７５１８号公報に記載されている（特許文献１参照）。
【０００５】
又、隣接するデータ線間の容量カップリングを減衰させ、表示むら（ゴースト、縦スジ）を抑制する技術が、特開２０００−２６７６１６号公報（特許文献２参照）、及び特開２００３−３３７３２０号公報（特許文献３参照）に記載されている。特許文献２には、隣接するデータ線に接続される時分割スイッチのオン期間の一部をオーバーラップさせるように制御して、隣接するデータ線間の容量カップリングを減衰させる技術が記載されている。特許文献３には、隣接するデータ線間の容量カップリングに、データ線より低いインピーダンス配線が接続され、データ線間の容量カップリングを減衰させる技術が記載されている。
【０００６】
更に、別系統の表示信号が入力される２組の時分割スイッチ群が設けられ、２組の時分割スイッチ群のそれぞれにおいて、隣り合う時分割スイッチ群のオン期間をオーバーラップしないように制御して表示むらを抑制する技術が特開２００４−３０９８２２号公報（特許文献４参照）記載されている。
【特許文献１】特開平１１−３２７５１８号公報
【特許文献２】特開２０００−２６７６１６号公報
【特許文献３】特開２００３−３３７３２０号公報
【特許文献４】特開２００４−３０９８２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
時分割スイッチが設けられたドライバＩＣをパネル基板上に実装する場合、ドライバＩＣの長辺サイズは、画素が配置されている画素領域より短いため、ドライバＩＣの出力端子から画素領域までの引き出し配線が必要となる。この時、引き出し配線領域が大きくなってガラス基板が大きくならないように、それぞれの引き出し配線間隔は可能な限り狭く設計される。このため、引き出し配線間のカップリング容量値が大きくなる。従って、時分割スイッチによってアモルファスＴＦＴを時分割駆動するドライバＩＣでは、引き出し配線間のカップリング容量値の影響により、隣接するデータ線上の信号が所望の信号値を示さなくなり、表示むらが生じていた。以下に、図１及び図２を参照して、従来技術によるデータ線駆動による表示むらの発生メカニズムについて説明する。
【０００８】
図１は、従来技術によるデータ線駆動回路に設けられた時分割スイッチの構成を示す回路図である。図２は、図１に示される回路図によるデータ線駆動動作を示すタイミングチャートである。
【０００９】
図１を参照して、従来技術によるデータ線駆動回路は、複数のデータ線を駆動するバッファ７１−１〜４と、バッファ７１−１〜７１−４の出力端子７２−１〜４と複数のデータ線のそれぞれとの間に設けられる時分割スイッチ８１、８２、８３とを具備する。詳細には、従来技術によるデータ線駆動回路は、データ線Ｒ１、Ｇ１、Ｂ１を駆動するバッファ７１−１と、バッファ７１−１の出力端子７２−１とデータ線Ｒ１、Ｇ１、Ｂ１のそれぞれとの間に設けられる時分割スイッチ８１、８２、８３とを具備する。時分割スイッチ８１、８２、８３のそれぞれは、制御信号９１、９２、９３によってターンオン又はターンオフされ、出力端子７２−１とデータ線Ｒ１、Ｇ１、Ｂ１との電気的な接続又は遮断を制御する。同様に、他のバッファ７１−２〜４はそれぞれ、時分割スイッチ８１、８２、８３を介してＲ２〜４、Ｇ２〜４、Ｂ２〜４に電気的に接続又は遮断される。
【００１０】
図２を参照して、時間Ｔ１の前に、走査線Ｙｎに走査信号が入力され、走査線Ｙｎに接続されるＴＦＴがターンオンされる。時間Ｔ１において、時分割スイッチ８１がターンオンされると、バッファ７１−１、７１−２、７１−３、７１−４はデータ線Ｒ１、Ｒ２、Ｒ３、Ｒ４のそれぞれを駆動する。次に、時間Ｔ２において、時分割スイッチ８１はターンオフされる。これにより、データ線Ｒ１、Ｒ２、Ｒ３、Ｒ４は、バッファ７１−１、７１−２、７１−３、７１−４から電気的に遮断されるためハイインピーダンス状態となり、表示データに応じた表示信号を保持する。又、時間Ｔ２において、時分割スイッチ８２がターンオンされ、バッファ７１−１、７１−２、７１−３、７１−４はデータ線Ｇ１、Ｇ２、Ｇ３、Ｇ４をそれぞれ駆動する。この時に、データ線Ｇ１、Ｇ２、Ｇ３、Ｇ４のそれぞれに隣接するデータ線Ｒ１、Ｒ２、Ｒ３、Ｒ４はハイインピーダンス状態であるため、データ線Ｇ１、Ｇ２、Ｇ３、Ｇ４の駆動によってデータ線Ｒ１、Ｒ２、Ｒ３、Ｒ４で保持していた表示信号（電圧値）がカップリング容量によって変動してしまう。
【００１１】
次に、時間Ｔ３において、時分割スイッチ８２がターンオフされる。これにより、データ線Ｇ１、Ｇ２、Ｇ３、Ｇ４は、バッファ７１−１、７１−２、７１−３、７１−４から電気的に遮断されるためハイインピーダンス状態となり、表示データに応じた表示信号を保持する。又、時間Ｔ３において、時分割スイッチ８３がターンオンされると、バッファ７１−１、７１−２、７１−３、７１−４はデータ線Ｂ１、Ｂ２、Ｂ３、Ｂ４を駆動する。この時に、データ線Ｂ１、Ｂ２、Ｂ３、Ｂ４のそれぞれに隣接するデータ線Ｇ１、Ｇ２、Ｇ３、Ｇ４、及びデータ線Ｒ２、Ｒ３、Ｒ４はハイインピーダンス状態であるため、データ線Ｂ１、Ｂ２、Ｂ３、Ｂ４の駆動によりデータ線Ｇ１、Ｇ２、Ｇ３、Ｇ４、及びデータ線Ｒ２、Ｒ３、Ｒ４で保持していた表示信号（電圧値）がカップリング容量によって変動してしまう。
【００１２】
次に、時間Ｔ４において、時分割スイッチ８３がターンオフされる。これにより、データ線Ｂ１、Ｂ２、Ｂ３、Ｂ４は、バッファ７１−１、７１−２、７１−３、７１−４から電気的に遮断されるためハイインピーダンス状態となり、表示データに応じた表示信号を保持する。時間Ｔ４の後、走査線に接続されるＴＦＴがターンオフされ、時間Ｔ４における各データ線上の信号（電圧値）が各画素に書き込まれる。
【００１３】
以上のように、データ線Ｒ１、Ｇ１、Ｇ２、Ｇ３、Ｇ４で保持していた電圧は１度だけ左右いずれか一方に隣接するデータ線の駆動によってΔＶ１だけ変動し、データ線Ｒ２、Ｒ３、Ｒ４で保持していた電圧は２度にわたり左右に隣接するデータ線の駆動によってΔＶ１＋ΔＶ２だけ変動する。ここで、データ線間のカップリング容量値をＣｃとし、各データ線の寄生容量値をＣｄとし、次時間に隣接するデータ線に書き込まれる電圧幅をΔＶｓｉｇとすると、隣接するデータ線によるカップリング容量値による電圧変動量デルタＶは、容量電圧変動量ΔＶ＝ΔＶｓｉｇ・Ｃｃ／（Ｃｄ＋Ｃｃ）となる。
【００１４】
このように、電圧変動量ΔＶ（ΔＶ１、ΔＶ２）は、隣接するデータ線に供給される表示信号によっても変動する。理論的には、電圧変動量ΔＶを低減するには、カップリング容量値Ｃｃを減少するか、寄生容量Ｃｄを大きくするか、ΔＶｓｉｇを小さくすることで改善する。しかし、寄生容量Ｃｄを大きくすると消費電力が大きくなるだけでなく、画素への書き込み不足を生じることから好ましくない。又、カップリング容量Ｃｃを減少させるには、引き回しの配線間隔を広くすることで改善することができるが、配線領域が大きくなり、パネルサイズが大きくなる。
【００１５】
特許文献２によれば、時分割スイッチは、シフトレジスタで生成され順にシフトするサンプリングパルスによって制御されている。この回路構成によれば、１つのバッファで数十以上ものデータ線を駆動するので、表示信号線の配線長が長くなることから寄生容量が大きくなり消費電力が大きくなる。又、バッファから遠いデータ線では、波形が鈍り、書き込み不足を生じ、コントラストが低下する。更に、連続するデータ線をシフトレジスタで生成するサンプリング信号で制御しているため、ＲＧＢ毎に独立にガンマ補正する場合には、ドライバＩＣ内部に階調電圧生成回路をＲＧＢ毎に設ける必要があるため、チップ面積が大きくなる。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００１７】
本発明によるデータ線駆動回路（１０）は、第１のバッファ（２４−１、２４−３）と第２のバッファ（２４−２、２４−４）と複数の第１のスイッチと、複数の第２のスイッチとを具備する。第１のバッファ（２４−１、２４−３）は、表示装置（１００）に設けられる複数の第１のデータ線（５）のうち、自身の出力端子（２５−１、２５−３）に接続するデータ線を駆動する。第２のバッファ（２４−２、２４−４）は、複数の第１のデータ線（５）と交互に配置される複数の第２のデータ線（６）のうち、自身の出力端子（２５−２、２５−４）に接続するデータ線を駆動する。複数の第１のスイッチは、制御信号によりターンオンされると、第１のバッファ（２４−１、２４−３）と、複数の第１のデータ線（５）のいずれかとを選択的に接続する（第１のオン期間）。又、第２のスイッチは、制御信号によりターンオンされると、複数の第２のデータ線（６）のうち、第１のバッファ（２４−１、２４−３）に接続されたデータ線に隣接するデータ線と第２のバッファ（２４−２、２４−４）とを接続する（第２のオン期間）。この際、第１のオン期間と第２のオン期間は所定の期間重複するように第１及び第２のスイッチは制御される。又、複数の第１のスイッチのそれぞれは、オン期間を重複せずに複数の第１のデータ線（５）のいずれかと第１のバッファとを接続するように制御される。このように、本発明によれば、第２のバッファ（２４−２、２４−４）がデータ線を駆動する際、当該データ線に隣接するデータ線は、第１のバッファ（２４−１、２４−３）によって駆動されているため、ローインピーダンス状態である。このため、隣接するデータ線とのカップリング容量に起因する電圧変動が抑制され得る。
【００１８】
更に、ｎ本の複数の第１のデータ線（５）は、ｎ本の複数の第１のスイッチのそれぞれを介して第１のバッファ（２４−１、２４−３）に接続されることが好ましい。又、ｍ本の複数の第２のデータ線（６）は、ｍ本の複数の第２のスイッチのそれぞれを介して第２のバッファ（２４−２、２４−４）に接続されることが好ましい。この場合、複数の第１のスイッチはｎ本の制御信号によって複数の第１のデータ線（５）と第１のバッファ（２４−１、２４−３）とを接続する。又、複数の第２のスイッチはｍ本の制御信号によって複数の第２のデータ線（６）と第２のバッファ（２４−２、２４−４）とを接続する。
【００１９】
複数の第１のデータ線（５）と複数の第２のデータ線（６）は、１番目からｎ＋ｍ番目までの所定の順番で駆動されるグループを形成する。このグループにおいて、ｎ＋ｍ番目に駆動されるデータ線は、１番目に駆動されるデータ線の駆動時間と同じ時間又は早い時間に駆動され、ｎ＋ｍ番目に再度駆動されることが好ましい。このグループが複数ある場合、複数のグループのうち、第１のグループにおける１番目に駆動されるデータ線と第２のグループにおけるｎ＋ｍ番目に駆動されるデータ線は隣接することが好ましい。このような構成により、ｎ＋ｍ番目の駆動されるデータ線は、隣接するデータ線が駆動される際にこのデータ線との間のカップリング容量によって生じる電圧変動は、再度（ｎ＋ｍ番目）の駆動によって補正される。
【００２０】
前記グループを形成するデータ線の数ｎ＋ｍは３の倍数であることが好ましい。この場合、第１及び第２のスイッチの重複するオン期間において、第１のバッファ（２４−１、２４−３）と第２のバッファ（２４−２、２４−４）はそれぞれ、互いに異なる色に対応した表示信号を第１のデータ線（５）と第２のデータ線（６）に出力する。
【発明の効果】
【００２１】
以上のように、本発明によれば、表示装置の表示むらを改善することができる。
【００２２】
又、表示装置のデータ線を駆動するドライバＩＣのチップ面積を縮小することができる。
【発明を実施するための最良の形態】
【００２３】
以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。又、複数の同一又は類似の構成には追い番を付け、総称して説明する場合は、追い番を付けないで説明する。
【００２４】
１．表示装置の全体構成
図３は、本発明の実施形態に係る表示装置１００の構成を示すブロック図である。図３を参照して、本発明による表示装置１００は、パネル基板２上に設けられる表示領域３、データ線駆動回路１０、信号処理回路１１、走査線駆動回路１２、電源回路１３を具備する。ここで、携帯電話などの携帯可能な装置に利用される表示装置では、データ線駆動回路１０、信号処理回路１１、走査線駆動回路１２、電源回路１３はシリコンなどの半導体基板上に集積化されたドライバＩＣ１としてパネル基板２に実装されることが好ましい。表示領域３は、複数のデータ線５、６と、データ線５、６と直交するように複数の走査線４とが形成され、その各交点領域にスイッチング素子としてのＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と、液晶や有機ＥＬ等に例示される画素７が形成される。画素７には、液晶や有機ＥＬに電界を印加する表示電極と共通電極が形成される。表示電極にはデータ線から画素の輝度（光の透過量や発光量）を制御する表示信号がデータ線駆動回路１０から供給される。
【００２５】
信号処理回路１１は、入力されるクロック信号、表示データ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ等の信号に基づく制御信号を生成し、データ線駆動回路１０、走査線駆動回路１２、電源回路１３を制御する。
【００２６】
走査線駆動回路１２は、信号処理回路１１の制御によって走査線４を順次駆動する回路である。詳細には、垂直同期信号Ｖｓｙｎｃによって決定する垂直期間内に走査線４を順次駆動し、データ線５、６に供給された表示信号を画素７に書き込む。
【００２７】
電源回路１３は、ドライバＩＣ１の外部から供給される直流電源ＶＤＣをもとにして、データ線駆動回路１０や走査線駆動回路１２に供給する電圧を生成する。電源回路１３は、ＤＣ／ＤＣコンバータやレギュレータなどを含み、データ線駆動回路１０の電源電圧や走査線駆動回路１２の電源電圧、液晶のコモン電極の電圧などを生成する。
【００２８】
２．第１の実施の形態
図３から図７を参照して本発明によるデータ線駆動回路の第１の実施の形態を説明する。本実施の形態における表示装置１００は、図３におけるデータ線駆動回路１０としてデータ線駆動回路１０Ａが設けられた構成である。
【００２９】
（構成）
図４は第１の実施の形態におけるデータ線駆動回路１０Ａの出力部における構成を示す回路図である。図４を参照して、第１の実施の形態におけるデータ線駆動回路１０Ａの出力部における構成の詳細を説明する。データ線駆動回路１０Ａは、複数のデータ線５、６及び画素７に表示信号を供給する回路で、少なくともデータラッチ２１、マルチプレクサ２２、Ｄ／Ａ変換器（ＤＡＣ：Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）２３、バッファ２４、階調電圧生成回路３０、時分割スイッチ群４０Ａを備える。更に、図示しないがシフトレジスタ、データレジスタ、フレームメモリなどを内蔵してもよい。マルチプレクサ２２や時分割スイッチ群４０Ａは、信号処理回路１１からの制御信号で制御される。
【００３０】
データラッチ２１は、図示しないストローブ信号ＳＴに同期して表示データＤＲ、ＤＧ、ＤＢをラッチする。マルチプレクサ２２は信号処理回路１１からの制御信号に応答してデータラッチ２１内の表示データＤＲ、ＤＧ、ＤＢのいずれかを選択してＤＡＣ２３に出力する。階調電圧生成回路３０は、画素７の特性に応じたガンマ変換特性に従う階調電圧ＶをＤＡＣ２３に供給する。ＤＡＣ２３は、マルチプレクサ２２によって選択された表示データに応じて階調電圧Ｖを選択し、表示信号Ｒ、Ｇ、Ｂとしてバッファ２４に出力する。バッファ２４は、ＤＡＣ２３から出力された表示信号Ｒ、Ｇ、Ｂを増幅して自身に接続するデータ線５、６に出力する。バッファ２４の出力端子２５は時分割スイッチ群４０Ａを介してデータ線５、６に接続される。時分割スイッチ群４０Ａは、時分割スイッチ４１Ａ〜４６Ａを備え、バッファ２４とデータ線５、６との間の電気的な接続又は遮断を制御する。
【００３１】
ここで、データ線５とデータ線６は交互に配置された複数のデータ線である。説明の明確化のため、本実施の形態に係る表示装置１００は、それぞれ６本ずつ計１２本のデータ線５、６を備えるものとする。尚、表示装置１００に設けられるデータ線５、６の数はこの限りではなく、通常１２本以上設けられることは言うまでもない。データ線駆動回路１０Ａの出力端子６０はデータ線５、６に接続され、ドライバＩＣ１は出力端子６０を介して表示信号Ｒ、Ｇ、Ｂをデータ線５、６に出力する。尚、「Ｒ、Ｇ、Ｂ」はそれぞれ「赤、緑、青」に対応する。以下では、表示信号Ｒ、Ｇ、Ｂが入力されるデータ線５、６を、それぞれデータ線５（Ｒ、Ｇ、Ｂ）、６（Ｒ、Ｇ、Ｂ）と称す。例えば、表示信号Ｒｎが入力されるデータ線をデータ線５（Ｒｎ）と称す。
【００３２】
第１の実施の形態における表示装置１００に設けられるデータ線５及び６の並び順を、データ線に入力される表示信号の符号で表すと、行方向に連続して（Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４、Ｂ４）の順に配置される。データ線５とデータ線６は交互に配置されているので、データ線５には表示信号Ｒ１、Ｂ１、Ｇ２、Ｒ３、Ｂ３、Ｇ４が入力され、データ線６には表示信号Ｇ１、Ｒ２、Ｂ２、Ｇ３、Ｒ４、Ｂ４が入力される。
【００３３】
本実施の形態では、１つのバッファで３つのデータ線を時分割に駆動する例で説明する。図４を参照して、データ線駆動回路１０Ａは、出力端子２５−１、２５−３がそれぞれ３本のデータ線５に接続されるバッファ２４−１、２４−３と、出力端子２５−２、２５−４がそれぞれ３本のデータ線６に接続されるバッファ２４−２、２４−４とを具備する。詳細には、バッファ２４−１は、後述する時分割スイッチ４１Ａ、４３Ａ、４５Ａを介してデータ線５（Ｒ１、Ｂ１、Ｇ２）に接続され、バッファ２４−３も同様に、時分割スイッチ４１Ａ、４３Ａ、４５Ａを介してデータ線５（Ｒ３、Ｂ３、Ｇ４）に接続される。又、バッファ２４−２は、後述する時分割スイッチ４２Ａ、４４Ａ、４６Ａを介してデータ線６（Ｇ１、Ｒ２、Ｂ２）に接続され、バッファ２４−４も同様に、時分割スイッチ４２Ａ、４４Ａ、４６Ａを介してデータ線６（Ｇ３、Ｒ４、Ｂ４）に接続される。ここで、データ線駆動回路１０Ａは、バッファ２４−１〜４のそれぞれに対応して接続される複数のデータラッチ２１−１〜４、マルチプレクサ２２−１〜４、ＤＡＣ２３−１〜４を具備する。尚、ここではデータ線５、６の数（１２本）に対応してバッファ２４の数を４つとして説明するが、データ線５、６の数に応じてその数が増減することは言うまでもない。又、１つのバッファ２４に接続されるデータ線５、６の数は３の倍数であれば、３本でなくてもよい。
【００３４】
次に、時分割スイッチ群４０Ａを詳細に説明する。バッファ２４−１とデータ線５（Ｒ１、Ｂ１、Ｇ２）との間には、第１のスイッチである時分割スイッチ４１Ａ、４３Ａ、４５Ａがそれぞれ設けられる。又、バッファ２４−２とデータ線６（Ｇ１、Ｒ２、Ｂ２）との間には、第２のスイッチである時分割スイッチ４２Ａ、４４Ａ、４６Ａがそれぞれ設けられる。同様に、バッファ２４−３とデータ線５（Ｒ３、Ｂ３、Ｇ４）との間には、第１のスイッチである時分割スイッチ４１Ａ、４３Ａ、４５Ａがそれぞれ設けられる。又、バッファ２４−４とデータ線６（Ｇ３、Ｒ４、Ｂ４）との間には、第２のスイッチである時分割スイッチ４２Ａ、４４Ａ、４６Ａがそれぞれ設けられる。時分割スイッチ４１Ａ〜４６Ａは、信号処理回路１１で生成される制御信号５１Ａ〜５６Ａでそれぞれ制御される。ここで、表示信号Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２が入力されるデータ線を第１グループ、表示信号Ｒ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４、Ｂ４が入力されるデータ線を第２グループとする。従来技術によるｎ時分割駆動の場合、ｎ本の制御信号によって時分割スイッチを制御していたが、本実施の形態では、１つのデータ線のグループは２つのバッファ２４で駆動され、それぞれ１つのバッファ２４でｎ本ずつのデータ線を時分割に駆動し、１つのグループに接続される時分割スイッチは（ｎ＋ｎ）本の制御信号によって制御される。例えば、第１グループ（又は第２グループ）のデータ線に接続される時分割スイッチ４１Ａ〜４６Ａは６本の制御信号５１Ａ〜５６Ａによって制御される。
【００３５】
階調電圧生成回路３０は画素７の階調を指示する表示信号Ｒ、Ｇ、Ｂの基準電圧となる階調電圧Ｖ（Ｖ０〜Ｖ６３）を発生する。ここで階調電圧Ｖは６４値信号として説明する。階調電圧生成回路３０は、電源回路１３から供給される基準供給電圧に基づいて階調電圧ＶをＤＡＣ２３に供給する。図６は、本発明に係る階調電圧生成回路３０の構成を示すブロック図である。図６を参照して、階調電圧生成回路３０は、Ｄ／Ａ変換器３１（３１−１、３１−２）、セレクタ３２（３２−１、３２−２）、レジスタ３３（３３−１Ｒ、Ｇ、Ｂ、３３−２Ｒ、Ｇ、Ｂ）、バッファ３４（３４−１、３４−２）、抵抗ストリング回路３５、及び抵抗ストリング回路３６を具備する。レジスタ３３はＲＧＢ毎に設けられ、最大輝度、最低輝度を設定するためのデータを格納する。セレクタ３２は、時分割スイッチ群４０に連動して、レジスタ３３からＲＧＢいずれかのデータを選択してＤ／Ａ変換３１に供給する。抵抗ストリング回路３５は、電源回路１３から供給される基準供給電圧を抵抗ｒｒ１〜ｒｒ２５５で抵抗分割し、基準電圧Ｖｒ（Ｖｒ０〜Ｖｒ２５５）としてＤ／Ａ変換器３１に供給する。Ｄ／Ａ変換器３１は、セレクタ３２で選択されたデータに基づき基準電圧Ｖｒ０〜Ｖｒ２５５の中から１つの電圧を選択してバッファ３４に供給する。バッファ３４は、Ｄ／Ａ変換器３１からの信号を増幅し、抵抗ストリング３６に出力する。抵抗ストリング回路３６は、ガンマ特性に適合するような抵抗値に設定された抵抗ｒ１〜ｒ６３を備え、バッファ３４で増幅された信号を抵抗分割して階調電圧Ｖ０〜Ｖ６３としてＤＡＣ２３に出力する。
【００３６】
本発明によるデータ線駆動回路１０Ａは、１つのバッファ２４によって駆動されるデータ線数が３の倍数であり、階調電圧生成回路３０の輝度を設定するデータはセレクタ３２によって切り換え可能であるため、ＲＧＢ毎に独立にガンマ補正することができる。このため、本実施の形態では、同一の色（ＲＧＢ）毎のデータ線を時分割に駆動することで１つの抵抗ストリング回路でも各ＲＧＢを独立にガンマ補正をすることができる。
【００３７】
（動作）
図５を参照して、本発明によるデータ線駆動回路１０Ａのデータ線駆動動作について説明する。図５は、第１及び第２の走査線の２水平期間における時分割スイッチ群４０Ａの動作と、表示信号Ｇ２、Ｂ２、Ｒ３、Ｇ３が入力されるデータ線５（Ｇ２）、６（Ｂ２）、５（Ｒ３）、６（Ｇ３）の信号レベルを示すタイミングチャートである。尚、データ線５（Ｇ２）、６（Ｂ２）、５（Ｒ３）、６（Ｇ３）は図４に示されるように連続して配置されている。
【００３８】
水平同期信号Ｈｓｙｎｃに応じた水平期間中にデータレジスタ又はフレームメモリで保持していた表示データＤＲ、ＤＧ、ＤＢがデータラッチ２１にラッチされる。
【００３９】
先ず、時間Ｔ１において、マルチプレクサ２２−１、２２−２、２２−３、２２−４は、それぞれ表示データＤＲ１、ＤＢ２、ＤＲ３、ＤＢ４を選択する。又、制御信号５１Ａ、５６Ａにより時分割スイッチ４１Ａ、４６Ａがターンオンされる。この時、バッファ２４−１、２４−２、２４−３、２４−４は、それぞれ入力される表示データＤＲ１、ＤＢ２、ＤＲ３、ＤＢ４に応じた表示信号Ｒ１、Ｂ２、Ｒ３、Ｂ４でデータ線５（Ｒ１）、６（Ｂ２）、５（Ｒ３）、６（Ｂ４）のそれぞれを駆動する。以下では、説明を簡略化するため、「バッファ２４−１、２４−２、２４−３は、それぞれ入力される表示データＤＲｌ、ＤＧｎ、ＤＢｍに応じた表示信号Ｒｌ、Ｇｎ、Ｂｍでデータ線５（Ｒｌ）、５（Ｇｎ）、５（Ｂｍ）のそれぞれを駆動する」という記載を、「バッファ２４−１、２４−２、２４−３はデータ線５（Ｒｌ）、５（Ｇｎ）、５（Ｂｍ）を駆動する」と省略する。
【００４０】
このように、時間Ｔ１では、第１、第２グループの両端のデータ線５（Ｒ１）、６（Ｂ２）、５（Ｒ３）、６（Ｂ４）が駆動される。すなわち、第１グループと第２グループの隣接するデータ線６（Ｂ２）とデータ線５（Ｒ３）とが駆動される。
【００４１】
次に時間Ｔ２では、時分割スイッチ４６Ａがターンオフされる。これにより、データ線６（Ｂ２）、６（Ｂ４）は、バッファ２４−２、２４−４から遮断され、ハイインピーダンス状態となる。データ線６（Ｂ２）、６（Ｂ４）に接続される画素７はＴＦＴを介して駆動されるが、ＴＦＴはオン抵抗が高いために画素７は目的の電圧に達しなくともよく、時間Ｔ１から時間Ｔ２の期間は、データ線が目的の電圧に到達するまでの期間でよい。
【００４２】
次に、時間Ｔ３では、マルチプレクサ２２−２、２２−４は、それぞれ表示データＤＧ１、ＤＧ３を選択する。又、時分割スイッチ４１Ａがターンオンされている間に、制御信号５２Ａによって時分割スイッチ４２Ａがターンオンされ、バッファ２４−２、２４−４はデータ線６（Ｇ１）、６（Ｇ３）を駆動する。この時、データ線６（Ｇ１）、６（Ｇ３）に隣接するデータ線５（Ｒ１）、５（Ｒ３）は、バッファ２４−１、２４−３にそれぞれ接続され、ローインピーダンスのためにカップリング容量による電圧変動はしない。時間Ｔ２から時間Ｔ３の期間は、同じバッファに接続される時分割スイッチ同士の干渉を防ぐ期間で、時分割スイッチ４６Ａがターンオフされてから時分割スイッチ４２Ａはターンオンされる。
【００４３】
次に時間Ｔ４では、制御信号５１Ａによって時分割スイッチ４１Ａがターンオフされる。これによりデータ線５（Ｒ１）、５（Ｒ３）は、バッファ２４−１、２４−３から遮断され、表示データに応じた表示信号を保持する。時間Ｔ３から時間Ｔ４の期間に、データ線６（Ｇ１）、６（Ｇ３）は目的の電圧に到達するため、データ線５（Ｒ１）、５（Ｒ３）は、隣接するデータ線６（Ｇ１）、６（Ｇ３）からのカップリング容量の影響を受けないでバッファ２４−１、２４−３から遮断される。従来技術では、データ線がハイインピーダンス状態の時に、隣接するデータ線のカップリング容量の影響を受けたが、本発明では、隣接するデータ線が目的の電圧まで到達した後に、ハイインピーダンス状態になるように時分割スイッチ群４０Ａが制御されている。このため、隣接するデータ線のカップリング容量の影響が回避され得る。以下、時間Ｔ５から時間Ｔ８までは、時間Ｔ３及び時間Ｔ４と同様な動作を繰り返すので説明を割愛する。
【００４４】
次に、時間Ｔ９では、マルチプレクサ２２−１、２２−３は、表示データＤＧ２、ＤＧ４を選択する。又、時分割スイッチ４４Ａがターンオンされている間に、制御信号５５Ａによって時分割スイッチ４５Ａはターンオンされる。バッファ２４−１、２４−３は、表示データに応じた表示信号でデータ線５（Ｇ２）、５（Ｇ４）を駆動する。この時、データ線５（Ｇ２）、５（Ｇ４）に隣接するデータ線６（Ｒ２）、６（Ｒ４）は、バッファ２４−２、２４−４に接続され、ローインピーダンスのためにカップリング容量による電圧変動はしない。しかし、データ線５（Ｇ２）、５（Ｇ４）に隣接するデータ線６（Ｂ２）、６（Ｂ４）は、ハイインピーダンス状態のため、データ線６（Ｂ２）、６（Ｂ４）の電圧値はΔＶｃだけ電圧変動する。二次的要因であるが、データ線６（Ｂ２）に隣接するデータ線５（Ｒ３）もハイインピーダンス状態のため、データ線５（Ｒ３）の電圧値は、ΔＶｃの電圧変動による影響を受けΔＶｃ’だけ変動する。
【００４５】
ここで、データ線間のカップリング容量値をＣｃ、各データ線の寄生容量値をＣｄ、次時間に隣接するデータ線に書き込まれる電圧幅をΔＶｓｉｇとすると、変動量ΔＶｃ＝ΔＶｓｉｇ×Ｃｃ／（Ｃｄ＋Ｃｃ）となる。説明を明確化するために、Ｃｃ：Ｃｄ＝１：９９とすると、例えば、ΔＶｓｉｇ＝５Ｖであれば、変動量ΔＶｃ＝５０ｍＶとなる。又、変動量ΔＶｃ’は、Ｖｓｉｇ＝５Ｖとすると、ΔＶｃ＝５０ｍＶで、さらにその１／１００であるためΔＶｃ‘＝０．５ｍＶと極僅かな値となる。
【００４６】
次に時間Ｔ１０では、制御信号５４Ａによって時分割スイッチ４４Ａがターンオフされる。これによりデータ線６（Ｒ２）、６（Ｒ４）は、バッファ２４−２、２４−４から遮断され、表示データに応じた表示信号を保持する。時間Ｔ９から時間Ｔ１０の期間に、データ線５（Ｇ２）、５（Ｇ４）は目的の電圧に到達するため、データ線６（Ｒ２）、６（Ｒ４）は、データ線５（Ｇ２）、５（Ｇ４）からのカップリング容量の影響を受けないでバッファ２４−２、２４−４から遮断される。
【００４７】
次に、時間Ｔ１１では、マルチプレクサ２２−２、２２−４は、表示データＤＢ２、ＤＢ４を選択する。又、時分割スイッチ４５Ａがターンオンされている間に、制御信号５６Ａによって時分割スイッチ４６Ａはターンオンされる。バッファ２４−２、２４−４は、表示データに応じた表示信号で再度、データ線６（Ｂ２）、６（Ｂ４）を駆動する。データ線６（Ｂ２）、６（Ｂ４）は、時間Ｔ１から時間Ｔ２の期間に目的の電圧まで到達しているが、時間Ｔ９において隣接するデータ線５（Ｇ２）、５（Ｇ４）のカップリング容量によりΔＶｃだけ電圧変動している。しかし、時間Ｔ１１における再駆動によって、その電圧変動分が補正され、ΔＶｃはキャンセルされる。この時、データ線６（Ｂ２）に隣接するデータ線５（Ｒ３）は、前述のように時間Ｔ９においてΔＶｃ’だけ変動している。しかし、時間Ｔ１１において、隣接するデータ線６（Ｂ２）の駆動によって生じるカップリング容量により、データ線５（Ｒ３）の電圧値は−ΔＶｃ’だけ変動し、時間Ｔ９における電圧変動分ΔＶｃ’はキャンセルされる。
【００４８】
次に、時間Ｔ１２では、制御信号５５Ａによって時分割スイッチ４５Ａはターンオフされる。これによりデータ線５（Ｇ２）、５（Ｇ４）は、バッファ２４−１、２４−３から遮断され、表示データに応じた表示信号を保持する。
【００４９】
次に、時間Ｔ１３では、制御信号５６Ａによって時分割スイッチ４６Ａはターンオフされる。これによりデータ線６（Ｂ２）、６（Ｂ４）は、バッファ２４−２、２４−４から遮断され、表示データに応じた表示信号を保持する。
【００５０】
以上、時間Ｔ１から時間Ｔ１３までが１水平期間に行われる。又、走査線４について説明すると、時間Ｔ１の前後に、走査線駆動回路１２によって第１の走査線４が活性化され、第１の走査線４に接続される画素７のＴＦＴがターンオンし、データ線５、６に供給された表示信号Ｒ、Ｇ、Ｂが画素７に書き込まれる。そして、時間Ｔ１３の後で第１の走査線４が非活性化され、ＴＦＴがターンオフされ、データ線５、６に供給された表示信号Ｒ、Ｂ、Ｇが画素７に保持される。時間Ｔ１３から第１の走査線４が非活性化されるまでの期間は、画素７が目的の電圧に達する期間を確保する。本実施の形態では、交互に配列されるデータ線５とデータ線６のそれぞれに接続される第１のスイッチと第２のスイッチのターンオンの期間（オン期間）が所定の期間だけ重複されるように制御される。又、１つのバッファに接続される第１のスイッチ同士、又は第２のスイッチ同士ではオン期間が重複されないように制御される。更に、最後に駆動されるデータ線は、最初に駆動されるデータ線と同じか又は早いタイミングで駆動された後、再度駆動される。このように、データ線の駆動が制御されることによって、隣接するデータ線のカップリング容量による電圧変動が抑制される。従って、本発明によるデータ線駆動回路１０Ａによれば、表示装置１００における表示むらの発生を抑制することができる。
【００５１】
一方、階調電圧生成回路３０におけるＲＧＢ毎のガンマ補正は、例えば、時間Ｔ１又はＴ２でＢからＲに、時間Ｔ４でＲからＧに、時間Ｔ６でＧからＢに、時間Ｔ８でＢからＲに、時間Ｔ１０でＲからＧに、時間Ｔ１２でＧからＢに切り換えられる。ＲＧＢ毎の電圧差は数十ｍＶ程度であり、例えば、時間Ｔ４とＴ６の期間にデータ線は切り換えられた電圧値に駆動される。本実施の形態では、同一の色毎のデータ線を時分割に駆動することで１つの抵抗ストリング回路でも各ＲＧＢを独立にガンマ補正をすることができる。
【００５２】
表示むらの原因は、隣接するデータ線のカップリング容量による電圧変動以外にもＴＦＴのリークや、時分割スイッチ群４０Ａにおけるリークによるものもある。そのため、フレーム毎に書き込む順番を変えることが好ましい。図７を参照して、画素７への表示信号の書き込み順の一例を説明する。図７は、第１の実施の形態における、１フレームから４フレームまでの隣接する走査線４−１、４−２上の画素７の書き込み順を示す概念図である。各画素７上の符号（例えばＲ１）は、当該画素７に書き込まれる表示信号に対応する符号であり、画素７内の番号は、書き込み順、＋又は−記号は書き込まれる信号の極性である。
【００５３】
図７に示すように、走査線４−１に接続される画素７は、１フレームと２フレームでは、データ線のグループ毎に図面左から順に時分割に駆動される（駆動順をデータ線に入力される表示信号の符号で表すと、第１グループはＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２の順、第２グループはＲ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４、Ｂ４の順）。又、３フレームと４フレームでは、データ線のグループ毎に図面右から順に駆動される（同様に、第１グループはＢ２、Ｇ２、Ｒ２、Ｂ１、Ｇ１、Ｒ１の順、第２グループはＢ４、Ｇ４、Ｒ４、Ｂ３、Ｇ３、Ｒ３の順）。走査線４−２に接続される画素７は、１フレームと２フレームでは、データ線のグループ毎に図面右から順に駆動される。（同様に、第１グループはＢ２、Ｇ２、Ｒ２、Ｂ１、Ｇ１、Ｒ１の順、第２グループはＢ４、Ｇ４、Ｒ４、Ｂ３、Ｇ３、Ｒ３の順）。又、３フレームと４フレームでは、データ線のグループ毎に図面左から順に駆動される（同様に、第１グループはＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２の順、第２グループはＲ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４、Ｂ４の順）。すなわち、図５に示される時間Ｔ１からＴ１３までの期間が左から順に駆動される場合であり、時間Ｔ１４からＴ２６までの期間が右から順に駆動される例である。
【００５４】
３．第２の実施の形態
図３、図８から図１１を参照して、本発明によるデータ線駆動回路１０の第２の実施の形態を説明する。第２の実施の形態における表示装置１００は、図３におけるデータ線駆動回路１０として、画素７に対しドット反転駆動を行うデータ線駆動回路１０Ｂを具備する。ドット反転駆動では、上下左右に隣り合う画素７の極性が異なるように駆動する駆動方法である。ドット反転駆動では、コモン電極の電圧が固定されているのが一般的である。そして、データ線駆動回路１０Ｂで極性を反転させる。本実施の形態では、１つのグループのデータ線数が９本である場合を一例に説明する。ここで、１つのグループのデータ線数は奇数個なので、１つのバッファ２４で駆動するデータ線数は５本か、又は４本となる。尚、データ線数及びバッファ２４が駆動するデータ線数はこれに限らない。ＲＧＢを独立にガンマ補正するのであれば、１つのグループのデータ線数は、９、１５、・・、６ｎ＋３（ｎ：自然数）であることが好ましい。
【００５５】
（構成）
図８は第２の実施の形態におけるデータ線駆動回路１０Ｂの出力部における構成を示す回路図である。図８を参照して、第２の実施の形態におけるデータ線駆動回路１０Ｂの出力部における構成の詳細を説明する。データ線駆動回路１０Ｂは、少なくともデータラッチ２１、マルチプレクサ２２、ＤＡＣ＿Ｐ２６、ＤＡＣ＿Ｎ２７、バッファ２４、極性切換スイッチ３８、３９、階調電圧生成回路３０ｎ、３０ｐ、時分割スイッチ群４０Ｂを備える。更に、図示しないがシフトレジスタ、データレジスタ、フレームメモリなどを内蔵してもよい。マルチプレクサ２２や時分割スイッチ群４０Ｂは、信号処理回路１１からの制御信号で制御される。
【００５６】
ＤＡＣ＿Ｐ２６は、正極性の階調電圧Ｖを発生する階調電圧生成回路３０ｐに接続され、正極性の表示信号をバッファ２４に出力する。ＤＡＣ＿Ｎ２７は、負極性の階調電圧Ｖを発生する階調電圧生成回路３０ｎに接続され、負極性の表示信号をバッファ２４に出力する。ＤＡＣ＿Ｐ２６及びＤＡＣ＿Ｎ２７とバッファ２４との間には極性切換スイッチ３８、３９が設けられ、バッファ２４との電気的な接続又は遮断が制御される。極性切換スイッチ３８、３９は図示しない極性切換信号ＰＯＬに応じてターンオン又はターンオフが制御される。極性スイッチ３９がターンオフすると極性切換スイッチ３８はターンオンし、ＤＡＣ＿Ｐ２６−１、２とバッファ２４−１、４とが接続され、ＤＡＣ＿Ｎ２７−１、２とバッファ２４−２、３とが接続される。極性スイッチ３８がターンオフすると極性切換スイッチ３９はターンオンし、ＤＡＣ＿Ｎ２７−１、２とバッファ２４−１、４とが接続され、ＤＡＣ＿Ｐ２６−１、２とバッファ２４−２、３とが接続される。バッファ２４の出力端子２５は時分割スイッチ群４０Ｂを介してデータ線５、６に接続される。時分割スイッチ群４０Ｂは、時分割スイッチ４１Ｂ〜４９Ｂを備え、バッファ２４とデータ線５、６との間の電気的な接続又は遮断を制御する。
【００５７】
説明の明確化のため、本実施の形態に係る表示装置１００は、１０本のデータ線５と８本のデータ線６を備えるものとする。尚、表示装置１００に設けられるデータ線５、６の数はこの限りではなく、通常１８本以上設けられることは言うまでもない。データ線駆動回路１０Ｂの出力端子６０はデータ線５、６に接続され、ドライバＩＣ１は出力端子６０を介して表示信号Ｒ、Ｇ、Ｂをデータ線５、６に出力する。尚、「Ｒ、Ｇ、Ｂ」はそれぞれ「赤、緑、青」に対応する。以下では、表示信号Ｒ、Ｇ、Ｂが入力されるデータ線５、６を、それぞれデータ線５（Ｒ、Ｇ、Ｂ）、６（Ｒ、Ｇ、Ｂ）と称す。例えば、表示信号Ｒｎが入力されるデータ線をデータ線５（Ｒｎ）と称す。
【００５８】
第２の実施の形態における表示装置１００に設けられるデータ線５及び６の並び順を、データ線に入力される表示信号の符号で表すと、行方向に連続して（Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４、Ｂ４、Ｒ５、Ｇ５、Ｂ５、Ｒ６、Ｇ６、Ｂ６）の順に配置される。ここで、表示信号Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、Ｇ３、Ｂ３が入力されるデータ線を第１グループ、表示信号Ｒ４、Ｇ４、Ｂ４、Ｒ５、Ｇ５、Ｂ５、Ｒ６、Ｇ６、Ｂ６が入力されるデータ線を第２グループとする。第２の実施の形態では、同一グループ内のデータ線５とデータ線６は交互に配置される。このため、データ線５（１０本）には表示信号Ｒ１、Ｂ１、Ｇ２、Ｒ３、Ｂ３、Ｒ４、Ｂ４、Ｇ５、Ｒ６、Ｂ６が入力され、データ線６（８本）には表示信号Ｇ１、Ｒ２、Ｂ２、Ｇ３、Ｇ４、Ｒ５、Ｂ５、Ｇ６が入力される。
【００５９】
本実施の形態におけるデータ線駆動回路１０Ｂは、出力端子２５−１、２５−３がそれぞれ５本のデータ線５に接続されるバッファ２４−１、２４−３と、出力端子２５−２、２５−４がそれぞれ４本のデータ線６に接続されるバッファ２４−２、２４−４とを具備する。詳細には、バッファ２４−１はデータ線５（Ｒ１、Ｂ１、Ｇ２、Ｒ３、Ｂ３）に接続され、バッファ２４−３は、データ線５（Ｒ４、Ｂ４、Ｇ５、Ｒ６、Ｂ６）に接続される。又、バッファ２４−２は、データ線６（Ｇ１、Ｒ２、Ｂ２、Ｇ３）に接続され、バッファ２４−４はデータ線６（Ｇ４、Ｒ５、Ｂ５、Ｇ６）に接続される。
【００６０】
図８を参照して、データ線駆動回路１０Ｂは、第１グループのデータ線５、６に対して表示データＤＲ、ＤＧ、ＤＢを供給するデータラッチ２１−１と、第２グループのデータ線５、６に対して表示データＤＲ、ＤＧ、ＤＢを供給するデータラッチ２１−２とを具備する。又、データラッチ２１−１に接続され、データラッチ２１−１内の表示データを選択し、ＤＡＣ＿Ｐ２６−１及びＤＡＣ＿Ｎ２７−１に出力するマルチプレクサ２２−１と、データラッチ２１−２に接続され、データラッチ２１−２内の表示データを選択し、ＤＡＣ＿Ｐ２６−１及びＤＡＣ＿Ｎ２７−２に出力するマルチプレクサ２２−１とを具備する。更に、ＤＡＣ＿Ｐ２６−１及びＤＡＣ＿Ｎ２７−１は、極性切換スイッチ３８、３９を介してバッファ２４−１及びバッファ２４−２に接続され、ＤＡＣ＿Ｐ２６−２及びＤＡＣ＿Ｎ２７−２は、極性切換スイッチ３８、３９を介してバッファ２４−３及びバッファ２４−４に接続される。ここではデータ線５、６の数（１８本）に対応してバッファ２４の数を４つとして説明するが、データ線５、６の数に応じてその数が増減することは言うまでもない。又、１つのバッファ２４に接続されるデータ線５、６の数はこれに限らない。
【００６１】
次に、時分割スイッチ群４０Ｂについて詳細に説明する。バッファ２４−１とデータ線５（Ｒ１、Ｂ１、Ｇ２、Ｒ３、Ｂ３）との間には、第１のスイッチである時分割スイッチ４１Ｂ、４３Ｂ、４５Ｂ、４７Ｂ、４９Ｂがそれぞれ設けられる。又、バッファ２４−２とデータ線６（Ｇ１、Ｒ２、Ｂ２、Ｇ３）との間には、第２のスイッチである時分割スイッチ４２Ｂ、４４Ｂ、４６Ｂ、４８Ｂがそれぞれ設けられる。同様に、バッファ２４−３とデータ線５（Ｒ４、Ｂ４、Ｇ５、Ｒ６、Ｂ６）との間には、第１のスイッチである時分割スイッチ４１Ｂ、４３Ｂ、４５Ｂ、４７Ｂ、４９Ｂがそれぞれ設けられる。又、バッファ２４−４とデータ線６（Ｇ４、Ｒ５、Ｂ５、Ｇ６）との間には、第２のスイッチである時分割スイッチ４２Ｂ、４４Ｂ、４６Ｂ、４８Ｂがそれぞれ設けられる。本実施の形態では、１つのグループは２つのバッファ２４で駆動され、それぞれ１つのバッファ２４でｎ本、及びｍ（ｍ＝ｎ−１）本ずつのデータ線を時分割に駆動し、１つのグループのデータ線に接続される時分割スイッチ４１Ｂ〜４９Ｂは信号処理回路１１で生成される（ｎ＋ｍ）本の制御信号５１Ｂ〜５９Ｂによってそれぞれ制御される。
【００６２】
（動作）
図９を参照して、本発明によるデータ線駆動回路１０Ｂのデータ線駆動動作について説明する。図９は、２水平期間における時分割スイッチ群４０Ｂ、及び極性切換スイッチ３８、３９の動作と、表示信号Ｇ３、Ｂ３、Ｒ４、Ｇ４が入力されるデータ線５（Ｇ３）、６（Ｂ３）、５（Ｒ４）、６（Ｇ４）の信号レベルを示すタイミングチャートである。尚、データ線５（Ｇ３）、６（Ｂ３）、５（Ｒ４）、６（Ｇ４）は図８に示されるように連続して配置されている。
【００６３】
水平同期信号Ｈｓｙｎｃに応じた水平期間中にデータレジスタ又はフレームメモリで保持していた表示データＤＲ、ＤＧ、ＤＢがデータラッチ２１にラッチされる。
【００６４】
１フレーム、１水平期間の時間Ｔ０から時間Ｔ２１では、極性切換スイッチ３８がターンオンされ、ＤＡＣ＿Ｐ２６−１、２６−２で選択された電圧がバッファ２４−１、２４−４にそれぞれ供給され、ＤＡＣ＿Ｎ２７−１、２７−２で選択された電圧がバッファ２４−２、２４−３にそれぞれ供給される。又、時間Ｔ１の前後の期間に第１の走査線４が活性化され、走査線に接続される画素７のＴＦＴがターンオンし、画素７に表示信号がそれぞれ書き込まれる。時間Ｔ２０の後で、第１の走査線４は非活性化し、ＴＦＴがターンオフされ、その時点での表示信号が画素７にそれぞれ保持される。同様に、２フレーム、２水平期間の時間Ｔ２２から時間Ｔ４３では、極性切換スイッチ３９がターンオンされ、ＤＡＣ＿Ｐ２６−１、２６−２で選択された電圧がバッファ２４−２、２４−３にそれぞれ供給され、ＤＡＣ＿Ｎ２７−１、２７−２で選択された電圧がバッファ２４−１、２４−４にそれぞれ供給される。又、時間Ｔ２３の前後の期間に第２の走査線４が活性化され、走査線に接続される画素７のＴＦＴがターンオンし、画素７に表示信号がそれぞれ書き込まれる。時間Ｔ４２の後で、第２の走査線４は非活性化され、ＴＦＴがターンオフされ、その時点での表示信号が画素７にそれぞれ保持される。
【００６５】
先ず、時間Ｔ１において、マルチプレクサ２２−１は表示データＤＢ３を選択し、ＤＡＣ＿Ｐ２６−１に供給する。マルチプレクサ２２−２は、表示データＤＢ６を選択し、ＤＡＣ＿Ｎ２７−２に供給する。又、制御信号５９Ｂによって時分割スイッチ４９Ｂがターンオンされ、バッファ２４−１はデータ線５（Ｂ３）を正極に駆動し、バッファ２４−３はデータ線５（Ｂ６）を負極に駆動する。これにより、当初、第１グループと第２グループとの境に配置されたデータ線５（Ｂ３）が駆動される。
【００６６】
次に、時間Ｔ２では、制御信号５９Ｂによって時分割スイッチ４９Ｂがターンオフされる。これにより、データ線５（Ｂ３）、５（Ｂ６）は、バッファ２４−１、２４−３から遮断され、表示データに応じた表示信号を保持する。データ線５（Ｂ３）、５（Ｂ６）に接続される各画素７はＴＦＴを介して駆動されるが、ＴＦＴはオン抵抗が高いために画素７は目的の電圧に達しなくともよく、時間Ｔ１から時間Ｔ２の期間は、データ線が目的の電圧に到達するまでの期間でよい。
【００６７】
次に、時間Ｔ３において、マルチプレクサ２２−１は、表示データＤＲ１を選択し、ＤＡＣ＿Ｐ２６−１に供給する。マルチプレクサ２２−２は、表示データＤＲ４を選択し、ＤＡＣ＿Ｎ２７−２に供給する。又、制御信号５１Ｂによって時分割スイッチ４１Ｂがターンオンされ、バッファ２４−１はデータ線５（Ｒ１）を正極に駆動し、バッファ２４−３でデータ線５（Ｒ４）を負極に駆動する。この時、データ線５（Ｒ４）に隣接するデータ線５（Ｂ３）は、カップリング容量によりΔＶｃ１（ΔＶｃの横の数字は変動した回数を示す）だけ変動する。時間Ｔ２から時間Ｔ３の期間は、１つのバッファに接続される時分割スイッチ同士の干渉を防ぐような時間が設定される。又、時分割スイッチ４９Ｂがターンオフしてから時分割スイッチ４１Ｂがターンオンされる。
【００６８】
時間Ｔ４では、時分割スイッチ４１Ｂはオン状態である。又、マルチプレクサ２２−１は、表示データＤＧ１を選択し、ＤＡＣ＿Ｎ２７−１に供給する。マルチプレクサ２２−２は、表示データＤＧ４を選択し、ＤＡＣ＿Ｐ２６−２に供給する。又、制御信号５２Ｂによって時分割スイッチ４２Ｂがターンオンされ、バッファ２４−２はデータ線６（Ｇ１）を負極に駆動し、バッファ２４−４はデータ線６（Ｇ４）を正極に駆動する。この時、データ線６（Ｇ１）、６（Ｇ４）に隣接するデータ線５（Ｒ１）、５（Ｒ４）は、バッファに接続されローインピーダンスのためにカップリング容量による電圧変動はしない。
【００６９】
次に、時間Ｔ５では、制御信号５１Ｂによって時分割スイッチ４１Ｂがターンオフされる。これによりデータ線５（Ｒ１）、５（Ｒ４）は、バッファ２４−１、２４−３から遮断され、表示データに応じた表示信号を保持する。時間Ｔ４から時間Ｔ５の期間に、データ線６（Ｇ１）、６（Ｇ４）は目的の電圧に到達するため、データ線５（Ｒ１）、５（Ｒ４）は、隣接するデータ線６（Ｇ１）、６（Ｇ４）からのカップリング容量の影響を受けないでバッファ２４−１、２４−３から遮断される。
【００７０】
時間Ｔ６では、時分割スイッチ４２Ｂはオン状態である。又、マルチプレクサ２２−１は、表示データＤＲ１の選択を解除し、新たに表示データＤＢ１を選択し、ＤＡＣ＿Ｐ２６−１に供給する。マルチプレクサ２２−２は、表示データＤＲ４の選択を解除し、新たに表示データＤＢ４を選択し、ＤＡＣ＿Ｎ２７−２に供給する。又、制御信号５３Ｂによって時分割スイッチ４３Ｂがターンオンされ、バッファ２４−１はデータ線５（Ｂ１）を正極に駆動し、バッファ２４−３はデータ線５（Ｂ４）を負極に駆動する。時間Ｔ５から時間Ｔ６の期間は、１つのバッファに接続される時分割スイッチ同士の干渉を防ぐような時間が設定される。又、時分割スイッチ４１Ｂがターンオフしてから時分割スイッチ４３Ｂがターンオンされる。
【００７１】
次に、時間Ｔ７では、制御信号５２Ｂによって時分割スイッチ４２Ｂがターンオフされる。これによりデータ線６（Ｇ１）、６（Ｇ４）は、バッファ２４−２、２４−４から遮断され、表示データに応じた表示信号を保持する。時間Ｔ６から時間Ｔ７の期間に、データ線５（Ｂ１）、５（Ｂ４）は目的の電圧に到達するため、データ線６（Ｇ１）、６（Ｇ４）は、データ線５（Ｂ１）、５（Ｂ４）からのカップリング容量の影響を受けないでバッファ２４−２、２４−４から遮断される。以下、時間Ｔ８から時間Ｔ１５までは、時間Ｔ３から時間Ｔ７と同様な動作を繰り返すので説明を割愛する。
【００７２】
時間Ｔ１６では、時分割スイッチ４７Ｂはオン状態である。又、マルチプレクサ２２−１は、表示データＤＢ２の選択を解除し、新たに表示データＤＧ３を選択し、ＤＡＣ＿Ｎ２７−１に供給する。マルチプレクサ２２−２は、表示データＤＢ５の選択を解除し、新たに表示データＤＧ６を選択し、ＤＡＣ＿Ｐ２６−２に供給する。又、制御信号４８Ｂによって時分割スイッチ４８Ｂがターンオンされ、バッファ２４−２はデータ線６（Ｇ３）を負極に駆動し、バッファ２４−４はデータ線６（Ｇ６）を正極に駆動する。この時、データ線６（Ｇ３）、６（Ｇ６）に隣接するデータ線５（Ｂ３）、５（Ｂ６）は、カップリング容量の影響を受ける。データ線５（Ｂ３）、５（Ｂ６）は、隣接するデータ線６（Ｇ３）、６（Ｇ６）とは極性が異なるので２回同じ方向にΔＶｃ２（ΔＶｃの横の数字は変動した回数を示す）だけ電圧変動する。
【００７３】
次に、時間Ｔ１７では、制御信号５７Ｂによって時分割スイッチ４７Ｂがターンオフされる。これによりデータ線５（Ｒ３）、５（Ｒ６）は、バッファ２４−１、２４−３から遮断され、表示データに応じた表示信号を保持する。時間Ｔ１６から時間Ｔ１７の期間に、データ線６（Ｇ３）、６（Ｇ６）は目的の電圧に到達するため、データ線５（Ｒ３）、５（Ｒ６）は、データ線６（Ｇ３）、６（Ｇ６）からのカップリング容量の影響を受けないでバッファ２４−１、２４−３から遮断される。
【００７４】
次に、時間Ｔ１８において、制御信号５９Ｂによって時分割スイッチ４９Ｂがターンオンされ、再度、データ線５（Ｂ３）、５（Ｂ６）がバッファ２４−１、２４−３により駆動される。データ線５（Ｂ３）は、時間Ｔ１から時間Ｔ２の期間に目的の電圧まで到達しているが、時間Ｔ１６において隣接するデータ線６（Ｇ３）、６（Ｒ４）のカップリング容量によりΔＶｃ２だけ電圧変動している。しかし、データ線５（Ｂ３）が表示信号Ｂ３、Ｂ６によって再度駆動されることで、その電圧変動分は補正される。又、データ線５（Ｂ６）も同様である。時間Ｔ１８から時間Ｔ１９の期間に、データ線５（Ｂ３）はΔＶｃ２分補正駆動されるが、データ線６（Ｒ４）は、データ線５（Ｂ３）のカップリング容量の影響を受けΔＶｃ２’だけ影響を受ける。しかし、このΔＶｃ２’は、ΔＶｃ２の１／１００程度で、約１ｍＶ程度であり、画質に影響しないレベルである。
【００７５】
次に、時間Ｔ１９では、制御信号５８Ｂによって時分割スイッチ４８Ｂはターンオフされる。これによりデータ線６（Ｇ３）、６（Ｇ６）は、バッファ２４−２、２４−４から遮断され、表示データに応じた表示信号を保持する。
【００７６】
次に、時間Ｔ２０では、制御信号５９Ｂによって時分割スイッチ４９Ｂがターンオフされる。これによりデータ線５（Ｂ３）、５（Ｂ６）は、バッファ２４−１、２４−３から遮断され、表示データに応じた表示信号を保持する。
【００７７】
以上、時間Ｔ０から時間Ｔ２１までが１水平期間に行われる。又、走査線４について説明すると、時間Ｔ１の前後に、走査線駆動回路１２によって第１の走査線４が活性化され、第１の走査線４に接続されるＴＦＴがターンオンし、データ線５、６に供給された表示信号Ｒ、Ｇ、Ｂが画素７に書き込まれる。そして、時間Ｔ２０の後で非活性され、ＴＦＴがターンオフし、データ線５、６に供給された表示信号Ｒ、Ｇ、Ｂが画素７に保持される。時間Ｔ２０から走査線４が非活性化されるまでの期間は、画素７が目的の電圧に達する期間を確保する。１フレーム、２走査線目の時間Ｔ２２からＴ４３では、極性切換スイッチ３９がターンオンされ、ＤＡＣ＿Ｐ２６−１、２６−２で選択された階調電圧がバッファ２４−２、２４−３にそれぞれ供給され、ＤＡＣ＿Ｎ２７−１、２７−２で選択された階調電圧がバッファ２４−１、２４−４にそれぞれ供給される。以下、時間Ｔ２３から時間Ｔ４２は、前述の時間Ｔ１からＴ２０と同様に動作する。
【００７８】
極性切換スイッチ３８、３９は、２フレーム、１走査線目では、極性切換スイッチ３９がターンオンされ、２フレーム、２走査線目では、極性切換スイッチ３８がターンオンされる。極性切換スイッチに関しては、３フレーム以降では、１フレームから２フレームの動作が繰り返される。
【００７９】
以上のように、本発明によるデータ線駆動回路１０Ｂでは、他のグループに隣接するデータ線（ここでは、第１グループのデータ線５（Ｂ３））は２度にわたり左右に隣接するデータ線（データ線６（Ｇ３）及びデータ線５（Ｒ４））のカップリング容量によって大きく電圧変動する。しかし、データ線５（Ｂ３）は電圧変動後に再度駆動されることによって、この電圧変動分はキャンセルされる。又、他のグループに隣接するデータ線（ここではデータ線５（Ｒ４））以外のデータ線は、カップリング容量による電圧変動は起こらない。他のグループに隣接するデータ線は、隣接する他のグループのデータ線（データ線５（Ｂ３）に駆動されるデータ線のカップリング容量の影響を受け、最悪で約１ｍＶ程度目的の電圧値から変動する。しかし、その変動量は表示むらを発生しないレベルである。更に、表示装置に表示される色Ｇ（緑）の感度は、Ｒ（赤）やＢ（青）に比べ良好であるため、データ線駆動回路１０Ｂは、最初に表示信号Ｇでデータ線を駆動せずに他の色の表示信号によって駆動することが好ましい。
【００８０】
ドット反転駆動では、正極の表示信号と負極の表示信号を異なるデータ線に同時に供給するので、正極の階調電圧生成回路３０ｐと、負極の階調電圧生成回路３０ｎが設けられる。本実施の形態でも、実施の形態１と同様に、１つのグループのデータ線の数が３の倍数であれば、階調電圧生成回路３０ｐ、３０ｎはＲＧＢ毎に独立にガンマ補正することができる。
【００８１】
表示むらの原因は、隣接するデータ線のカップリング容量による電圧変動以外にもＴＦＴのリークや、時分割スイッチ群４０Ｂなどのリークによるものもある。そのため、フレーム毎に書き込む順番を変えるのが好ましい。図１０を参照して、画素７への表示信号の書き込み順の一例を説明する。図１０は、第２の実施の形態における、１フレームから４フレームまでの隣接する走査線４−１、４−２上の画素７の書き込み順を示す概念図である。各画素７上の符号（例えばＲ１）は、当該画素７に書き込まれる表示信号に対応する符号であり、画素７内の番号は、書き込み順、＋又は−記号は書き込まれる信号の極性である。
【００８２】
例えば、図１０の第１走査線目では、１フレームと２フレームでは、左から順に駆動し、３フレームと４フレームでは右から順に駆動する。第２走査線目では、１フレームと２フレームでは、右から順に駆動し、３フレームと４フレームでは左から順に駆動する。
図１０に示すように、走査線４−１に接続される画素７は、１フレームと２フレームでは、データ線のグループ毎に図面左から順に時分割に駆動される（駆動順をデータ線に入力される表示信号の符号で表すと、第１グループはＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、Ｇ３、Ｂ３の順、第２グループはＲ４、Ｇ４、Ｂ４、Ｒ５、Ｇ５、Ｂ５、Ｒ６、Ｇ６、Ｂ６の順）。又、３フレームと４フレームでは、データ線のグループ毎に図面右から順に駆動される（同様に、第１グループはＢ３、Ｇ３、Ｒ３、Ｂ２、Ｇ２、Ｒ２、Ｂ１、Ｇ１、Ｒ１の順、第２グループはＢ６、Ｇ６、Ｒ６、Ｂ５、Ｇ５、Ｒ５、Ｂ４、Ｇ４、Ｒ４の順）。走査線４−２に接続される画素７は、１フレームと２フレームでは、データ線のグループ毎に図面右から順に駆動される。（同様に、第１グループはＢ３、Ｇ３、Ｒ３、Ｂ２、Ｇ２、Ｒ２、Ｂ１、Ｇ１、Ｒ１の順、第２グループはＢ６、Ｇ６、Ｒ６、Ｂ５、Ｇ５、Ｒ５、Ｂ４、Ｇ４、Ｒ４の順）。又、３フレームと４フレームでは、データ線のグループ毎に図面左から順に駆動される（同様に、第１グループはＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、Ｇ３、Ｂ３の順、第２グループはＲ４、Ｇ４、Ｂ４、Ｒ５、Ｇ５、Ｂ５、Ｒ６、Ｇ６、Ｂ６の順）。すなわち、図９に示される時間Ｔ０からＴ２１までの期間が左から順に駆動される場合であり、時間Ｔ２２からＴ４２までの期間が右から順に駆動される例である。
【００８３】
又、１走査線目のデータ線５（Ｒ１）の画素７は、「１フレームの極性と順番、２フレームの極性と順番、３フレームの極性と順番、４フレームの極性と順番」とすると、図１０では、「＋１、−１、＋９、−９」の順番に駆動されるが、「＋１、−９、＋９、−１」の順に駆動してもよい。その他の画素７についても同様である。
【００８４】
第１の実施の形態では、１つのグループのデータ線数が６本で、画素７がライン反転駆動される例で説明した。又、第２の実施の形態では、１つのグループのデータ線数が９本で、画素７は左右上下の４方向とも極性が異なるドット反転駆動される例を説明した。しかし、第１の実施の形態と第２の実施の形態を組み合わせて、図１１に示すように、１つのグループのデータ線数が６本で、グループ間の画素だけは、３方向で極性が異なるように駆動することも可能である。
【００８５】
４．第３の実施の形態
図３、図１２から図１４を参照して、本発明によるデータ線駆動回路１０の第３の実施の形態を説明する。第３の実施の形態における表示装置１００は、図３におけるデータ線駆動回路１０として、画素７に対しドット反転駆動を行うデータ線駆動回路１０Ｃを具備する。ドット反転駆動では、上下左右に隣り合う画素７の極性が異なるように駆動する駆動方法である。ドット反転駆動では、コモン電極の電圧が固定されているのが一般的である。そして、データ線駆動回路１０Ｃで極性を反転させる。本実施の形態では、１つのグループのデータ線数が６本である場合を一例に説明する。
【００８６】
（構成）
図１２は、第３の実施の形態におけるデータ線駆動回路１０Ｃの出力部における構成を示す回路図である。図１２を参照して、第３の実施の形態におけるデータ線駆動回路１０Ｃの出力部における構成の詳細を説明する。データ線駆動回路１０Ｃは、少なくともデータラッチ２１、マルチプレクサ２２、ＤＡＣ＿Ｐ２６、ＤＡＣ＿Ｎ２７、バッファ２４、極性切換スイッチ３８、３９、階調電圧生成回路３０ｎ、３０ｐ、時分割スイッチ群４０Ｃを備える。更に、図示しないがシフトレジスタ、データレジスタ、フレームメモリなどを内蔵してもよい。マルチプレクサ２２や時分割スイッチ群４０Ｃは、信号処理回路１１からの制御信号で制御される。
【００８７】
ＤＡＣ＿Ｐ２６は、正極性の階調電圧Ｖを発生する階調電圧生成回路３０ｐに接続され、正極性の表示信号をバッファ２４に出力する。ＤＡＣ＿Ｎ２７は、負極性の階調電圧Ｖを発生する階調電圧生成回路３０ｎに接続され、負極性の表示信号をバッファ２４に出力する。ＤＡＣ＿Ｐ２６及びＤＡＣ＿Ｎとバッファ２４との間には極性切換スイッチ３８、３９が設けられ、バッファ２４との接続が制御される。極性切換スイッチ３８、３９は図示しない極性切換信号ＰＯＬに応じてターンオン又はターンオフが制御される。極性スイッチ３９がターンオフすると極性切換スイッチ３８はターンオンし、ＤＡＣ＿Ｐ２６とバッファ２４とが接続される。極性スイッチ３８がターンオフすると極性切換スイッチ３９はターンオンし、ＤＡＣ＿Ｎ２７とバッファ２４とが接続される。バッファ２４の出力端子２５は時分割スイッチ群４０Ｂを介してデータ線５、６に接続される。時分割スイッチ群４０Ｃは、時分割スイッチ４１Ｃ〜４６Ｃを備え、バッファ２４とデータ線５、６との間の接続を制御する。
【００８８】
ここで、データ線５とデータ線６は交互に配線された複数のデータ線である。説明の明確化のため、本実施の形態に係る表示装置１００は、それぞれ６本ずつ計１２本のデータ線５、６を備えるものとする。尚、表示装置１００に設けられるデータ線５、６の数はこの限りではなく、通常１２本以上設けられることは言うまでもない。データ線駆動回路１０Ｃの出力端子６０はデータ線５、６に接続され、ドライバＩＣ１は出力端子６０を介して表示信号Ｒ、Ｇ、Ｂをデータ線５、６に出力する。尚、「Ｒ、Ｇ、Ｂ」はそれぞれ「赤、緑、青」に対応する。以下では、表示信号Ｒ、Ｇ、Ｂが入力されるデータ線５、６を、それぞれデータ線５（Ｒ、Ｇ、Ｂ）、６（Ｒ、Ｇ、Ｂ）と称す。例えば、表示信号Ｒｎが入力されるデータ線をデータ線５（Ｒｎ）と称す。
【００８９】
第３の実施の形態における表示装置１００に設けられるデータ線５及び６の並び順を、データ線に入力される表示信号の符号で表すと、行方向に連続して（Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４、Ｂ４）の順に配置される。データ線５とデータ線６は交互に配置されているので、データ線５には表示信号Ｒ１、Ｂ１、Ｇ２、Ｒ３、Ｂ３、Ｇ４が入力され、データ線６には表示信号Ｇ１、Ｒ２、Ｂ２、Ｇ３、Ｒ４、Ｂ４が入力される。
【００９０】
本実施の形態におけるデータ線駆動回路１０Ｃは、出力端子２５−１、２５−３がそれぞれ３本のデータ線５に接続されるバッファ２４−１、２４−３と、出力端子２５−２、２５−４がそれぞれ３本のデータ線６に接続されるバッファ２４−２、２４−４とを具備する。詳細には、バッファ２４−１はデータ線５（Ｒ１、Ｂ１、Ｇ２）と電気的に接続又は遮断され、バッファ２４−３は、データ線５（Ｒ３、Ｂ３、Ｇ４）と電気的に接続又は遮断される。又、バッファ２４−２は、データ線６（Ｇ１、Ｒ２、Ｂ２）と電気的に接続又は遮断され、バッファ２４−４はデータ線６（Ｇ３、Ｒ４、Ｂ４）と電気的に接続又は遮断される。
【００９１】
図１２を参照して、データ線駆動回路１０Ｃは、第１グループのデータ線５、６に対して表示データＤＲ、ＤＧ、ＤＢを供給するデータラッチ２１−１と、第２グループのデータ線５、６に対して表示データＤＲ、ＤＧ、ＤＢを供給するデータラッチ２１−２とを具備する。又、データラッチ２１−１に接続され、データラッチ２１−１内の表示データを選択し、ＤＡＣ＿Ｐ２６−１及びＤＡＣ＿Ｎ２７−１に出力するマルチプレクサ２２−１と、データラッチ２１−２に接続され、データラッチ２１−２内の表示データを選択し、ＤＡＣ＿Ｐ２６−２及びＤＡＣ＿Ｎ２７−２に出力するマルチプレクサ２２−２とを具備する。更に、ＤＡＣ＿Ｐ２６−１及びＤＡＣ＿Ｎ２７−１は、極性切換スイッチ３８、３９を介してバッファ２４−１及びバッファ２４−２に接続され、ＤＡＣ＿Ｐ２６−２及びＤＡＣ＿Ｎ２７−２は、極性切換スイッチ３８、３９を介してバッファ２４−３及びバッファ２４−４に接続される。ここではデータ線５、６の数（１２本）に対応してバッファ２４の数を４つとして説明するが、データ線５、６の数に応じてその数が増減することは言うまでもない。又、１つのバッファ２４に接続されるデータ線５、６の数は３の倍数であれば、３本でなくてもよい。
【００９２】
次に、時分割スイッチ群４０Ｃを詳細に説明する。バッファ２４−１とデータ線５（Ｒ１、Ｂ１、Ｇ２）との間には、第１のスイッチである時分割スイッチ４１Ｃ、４３Ｃ、４５Ｃがそれぞれ設けられる。又、バッファ２４−２とデータ線６（Ｇ１、Ｒ２、Ｂ２）との間には、第２のスイッチである時分割スイッチ４２Ｃ、４４Ｃ、４６Ｃがそれぞれ設けられる。同様に、バッファ２４−３とデータ線５（Ｒ３、Ｂ３、Ｇ４）との間には、第２のスイッチである時分割スイッチ４６Ｃ、４４Ｃ、４２Ｃがそれぞれ設けられる。又、バッファ２４−４とデータ線６（Ｇ３、Ｒ４、Ｂ４）との間には、第１のスイッチである時分割スイッチ４５Ｃ、４３Ｃ、４１Ｃがそれぞれ設けられる。時分割スイッチ４１Ｃ〜４６Ｃは、信号処理回路１１で生成される制御信号５１Ｃ〜５６Ｃでそれぞれ制御される。ここで、表示信号Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２が入力されるデータ線を第１グループ、表示信号Ｒ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４、Ｂ４が入力されるデータ線を第２グループとする。従来技術によるｎ時分割駆動の場合、ｎ本の制御信号によって時分割スイッチを制御していたが、本実施の形態では、１つのグループは２つのバッファ２４で駆動され、それぞれ１つのバッファ２４でｎ本ずつのデータ線を時分割に駆動し、１つのグループに接続される時分割スイッチは（ｎ＋ｎ）本の制御信号によって制御される。例えば、第１グループ（又は第２グループ）のデータ線に接続される時分割スイッチ４１Ｃ〜４６Ｃは６本の制御信号５１Ｃ〜５６Ｃによって制御される。
【００９３】
（動作）
図１３を参照して、本発明によるデータ線駆動回路１０Ｃのデータ線駆動動作について説明する。図１３は、２水平期間における時分割スイッチ群４０Ｃ、及び極性切換スイッチ３８、３９の動作を示すタイミングチャートである。
【００９４】
水平同期信号Ｈｓｙｎｃに応じた水平期間中にデータレジスタ又はフレームメモリで保持していた表示データＤＲ、ＤＧ、ＤＢがデータラッチ２１にラッチされる。
【００９５】
１フレーム、第１水平期間では、極性切換スイッチ３８がターンオンされ、ＤＡＣ＿Ｐ２６−１、２６−２で選択された電圧がバッファ２４−１、２４−３にそれぞれ供給され、ＤＡＣ＿Ｎ２７−１、２７−２で選択された電圧がバッファ２４−２、２４−４にそれぞれ供給される。又、第１水平期間内では第１の走査線４が活性化され、走査線に接続される画素７のＴＦＴがターンオンし、画素７に表示信号がそれぞれ書き込まれる。第１水平期間終了直前に、ＴＦＴがターンオフされ、その時点での表示信号が画素７にそれぞれ保持される。同様に、２フレーム、第２水平期間では、極性切換スイッチ３９がターンオンされ、ＤＡＣ＿Ｐ２６−１、２６−２で選択された電圧がバッファ２４−２、２４−４にそれぞれ供給され、ＤＡＣ＿Ｎ２７−１、２７−２で選択された電圧がバッファ２４−１、２４−３にそれぞれ供給される。又、第２水平期間内では第２の走査線４が活性化され、走査線に接続される画素７のＴＦＴがターンオンされ、画素７に表示信号がそれぞれ書き込まれる。第２水平期間終了直前に、ＴＦＴがターンオフされ、その時点での表示信号が画素７にそれぞれ保持される。
【００９６】
先ず、時間Ｔ１において、マルチプレクサ２２−１は表示データＤＲ１を選択し、ＤＡＣ＿Ｐ２６−１に供給する。マルチプレクサ２２−２は、表示データＤＢ４を選択し、ＤＡＣ＿Ｎ２７−２に供給する。又、制御信号５１Ｃによって時分割スイッチ４１Ｃがターンオンされ、バッファ２４−１はデータ線５（Ｒ１）を正極に駆動し、バッファ２４−４はデータ線６（Ｂ４）を負極に駆動する。
【００９７】
次に、時間Ｔ２では、時分割スイッチ４１Ａはオン状態である。又、マルチプレクサ２２−１は、表示データＤＧ１を選択し、ＤＡＣ＿Ｎ２７−１に供給する。マルチプレクサ２２−２は、表示データＤＧ４を選択し、ＤＡＣ＿Ｐ２６−２に供給する。又、制御信号５２Ｃによって時分割スイッチ４２Ｃがターンオンされ、バッファ２４−２はデータ線６（Ｇ１）を負極に駆動し、バッファ２４−３はデータ線５（Ｇ４）を正極に駆動する。この時、データ線６（Ｇ１）、５（Ｇ４）に隣接するデータ線５（Ｒ１）、６（Ｂ４）は、バッファに接続されローインピーダンスのためにカップリング容量による電圧変動はしない。
【００９８】
次に、時間Ｔ３では、制御信号５１Ｃによって時分割スイッチ４１Ｃがターンオフされる。これによりデータ線５（Ｒ１）、６（Ｂ４）は、バッファ２４−１、２４−４から遮断され、表示データに応じた表示信号を保持する。時間Ｔ２から時間Ｔ３の期間に、データ線６（Ｇ１）、５（Ｇ４）は目的の電圧に到達するため、データ線５（Ｒ１）、６（Ｂ４）は、隣接するデータ線６（Ｇ１）、５（Ｇ４）からのカップリング容量の影響を受けないでバッファ２４−１、２４−４から遮断される。
【００９９】
時間Ｔ４では、時分割スイッチ４２Ｃはオン状態である。又、マルチプレクサ２２−１は、表示データＤＲ１の選択を解除し、新たに表示データＤＢ１を選択し、ＤＡＣ＿Ｐ２６−１に供給する。マルチプレクサ２２−２は、表示データＤＢ４の選択を解除し、新たに表示データＤＲ４を選択し、ＤＡＣ＿Ｎ２７−２に供給する。又、制御信号５３Ｃによって時分割スイッチ４３Ｃがターンオンされ、バッファ２４−１はデータ線５（Ｂ１）を正極に駆動し、バッファ２４−４はデータ線６（Ｒ４）を負極に駆動する。時間Ｔ３から時間Ｔ４の期間は、１つのバッファに接続される時分割スイッチ同士の干渉を防ぐような時間が設定される。又、時分割スイッチ４１Ｃがターンオフしてから時分割スイッチ４３Ｃがターンオンされる。
【０１００】
次に、時間Ｔ５では、制御信号５２Ｃによって時分割スイッチ４２Ｃがターンオフされる。これによりデータ線６（Ｇ１）、５（Ｇ４）は、バッファ２４−２、２４−３から遮断され、表示データに応じた表示信号を保持する。時間Ｔ４から時間Ｔ５の期間に、データ線５（Ｂ１）、６（Ｒ４）は目的の電圧に到達するため、データ線６（Ｇ１）、５（Ｇ４）は、データ線５（Ｂ１）、６（Ｒ４）からのカップリング容量の影響を受けないでバッファ２４−２、２４−４から遮断される。以下、時間Ｔ６から時間Ｔ１２までは、時間Ｔ１から時間Ｔ５と同様な動作を繰り返すので説明を割愛する。
【０１０１】
ここで、時間Ｔ１０において、時分割スイッチ４６Ｃがターンオンされると、隣接するデータ線６（Ｂ２）とデータ線５（Ｒ３）には同時に表示信号Ｂ２、Ｒ３が入力される。又、時間Ｔ１２において、時分割スイッチ４６Ｃがターンオフされると、データ線６（Ｂ２）とバッファ２４−２との間、及びデータ線５（Ｒ３）とバッファ２４−３との間は同時に遮断される。このため、隣接するデータ線６（Ｂ２）とデータ線５（Ｒ３）は、相互にカップリング容量の影響を与えることなく目的の電圧値に駆動される。
【０１０２】
以上、時間Ｔ１から時間Ｔ１２までが１水平期間に行われる。又、走査線４について説明すると、時間Ｔ１１の前後に、走査線駆動回路１２によって所定の走査線４が活性化され、走査線４に接続されるＴＦＴがターンオンし、データ線５、６に供給された表示信号Ｒ、Ｇ、Ｂが画素７に書き込まれる。そして、時間Ｔ１２の後で非活性化され、ＴＦＴがターンオフし、データ線５、６に供給された表示信号Ｒ、Ｇ、Ｂが画素７に保持される。時間Ｔ１２から走査線４が非活性化されるまでの期間は、画素７が目的の電圧に達する期間を確保する。１フレーム、２走査線目の時間Ｔ１３からＴ２４では、極性切換スイッチ３９がターンオンされ、ＤＡＣ＿Ｐ２６−１、２６−２で選択された階調電圧がそれぞれバッファ２４−２、２４−４にそれぞれ供給され、ＤＡＣ＿Ｎ２７−１、２７−２で選択された階調電圧がそれぞれバッファ２４−１、２４−３にそれぞれ供給される。以下、時間Ｔ１３から時間Ｔ２４は、前述の時間Ｔ１からＴ１２と同様に動作し、データ線６（Ｂ２）、５（Ｒ３）からデータ線５（Ｒ１）、６（Ｂ４）まで順に駆動される。
【０１０３】
極性切換スイッチ３８、３９は、２フレーム、１走査線目では、極性切換スイッチ３９がターンオンされ、２フレーム、２走査線目では、極性切換スイッチ３８がターンオンされる。極性切換スイッチに関しては、３フレーム以降では、１フレームから２フレームの動作が繰り返される。
【０１０４】
表示むらの原因は、隣接するデータ線のカップリング容量による電圧変動以外にもＴＦＴのリークや、時分割スイッチ群４０Ｃなどのリークによるものもある。そのため、フレーム毎に書き込む順番を変えるのが好ましい。図１４を参照して、画素７への表示信号の書き込み順の一例を説明する。図１４は、第３の実施の形態における、１フレームから４フレームまでの隣接する走査線４−１、４−２上の画素７の書き込み順を示す概念図である。各画素７上の符号（例えばＲ１）は、当該画素７に書き込まれる表示信号に対応する符号であり、画素７内の番号は、書き込み順、＋又は−記号は書き込まれる信号の極性である。
【０１０５】
例えば、図１４の第１走査線目では、１フレームと２フレームでは、第１グループは左から順に、第２グループは右から順に駆動され、３フレームと４フレームでは、第１グループは左からから順に、第２グループは左から順に駆動される。第２走査線目では、１フレームと２フレームでは、第１グループは右から順に、第２グループは左から順に駆動され、３フレームと４フレームでは第１グループは左からから順に、第２グループは右から順に駆動される。
【０１０６】
すなわち、図１４に示すように、走査線４−１に接続される画素７は、１フレームと２フレームでは、駆動順をデータ線に入力される表示信号の符号で表すと、第１グループはＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２の順、第２グループはＢ４、Ｇ４、Ｒ４、Ｂ３、Ｇ３、Ｒ３の順で駆動される。又、３フレームと４フレームでは、同様に、第１グループはＢ２、Ｇ２、Ｒ２、Ｂ１、Ｇ１、Ｒ１の順、第２グループはＲ３、Ｇ３、Ｂ３４、Ｇ４、Ｒ４の順で駆動される。走査線４−２に接続される画素７は、１フレームと２フレームでは、同様に、第１グループはＢ２、Ｇ２、Ｒ２、Ｂ１、Ｇ１、Ｒ１の順、第２グループはＢ３、Ｇ３、Ｒ３、Ｂ４、Ｇ４、Ｒ４の順で駆動される。又、３フレームと４フレームでは、同様に、第１グループはＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、Ｇ３、Ｂ３の順、第２グループはＲ４、Ｇ４、Ｂ４、Ｂ３、Ｇ３、Ｒ３の順で駆動される。
【０１０７】
又、１走査線目のデータ線５（Ｒ１）の画素７は、「１フレームの極性と順番、２フレームの極性と順番、３フレームの極性と順番、４フレームの極性と順番」とすると、図１４では、「＋１、−１、＋６、−６」の順番に駆動されるが、「＋１、−６、＋６、−１」の順に駆動してもよい。その他の画素７についても同様である。
【０１０８】
以上のように、本発明によるデータ線駆動ドライバ１０によれば、データ線の駆動タイミングを適切に制御することで、データ線間のカップリング容量を抑制することができる。このため、カップリング容量抑制のためデータ線の配線間隔を広くする必要がなく回路面積を縮小することができる。又、データ線に接続する時分割スイッチによってデータ線を選択駆動しているため、すくなくとも２色の色毎に独立にガンマ補正する場合においても、ドライバＩＣ内部に階調電圧生成回路を色毎に設ける必要がなくチップ面積を縮小しつつ、時分割駆動時における表示装置１００の表示むらを改善することができる。
【０１０９】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【図面の簡単な説明】
【０１１０】
【図１】図１は、従来技術によるデータ線駆動回路における時分割スイッチの構成を示す回路図である。
【図２】図２は、従来技術による時分割スイッチの動作を示すタイミングチャートである。
【図３】図３は、本発明による表示装置の実施の形態における構成を示すブロック図である。
【図４】図４は、本発明によるデータ線駆動回路の第１の実施の形態における構成を示す回路図である。
【図５】図５は、本発明によるデータ線駆動回路の第１の実施の形態におけるタイミングチャートである。
【図６】図６は、本発明による階調電圧生成回路の実施の形態における構成を示す回路図である。
【図７】図７は、本発明によるデータ線駆動回路の第１の実施形態における画素の書き込み順序を模式した概念図である。
【図８】図８は、本発明によるデータ線駆動回路の第２の実施の形態における構成を示す回路図である。
【図９】図９は、本発明によるデータ線駆動回路の第２の実施の形態におけるタイミングチャートである。
【図１０】図１０は、本発明によるデータ線駆動回路の第２の実施形態における画素の書き込み順序を模式した概念図である。
【図１１】図１１は、本発明によるデータ線駆動回路の第１の実施の形態と第２の実施の形態を組み合わせた形態における画素の書き込み順序を模式下概念図である。
【図１２】図１２は、本発明によるデータ線駆動回路の第３の実施の形態における構成を示す回路図である。
【図１３】図１３は、本発明によるデータ線駆動回路の第３の実施の形態におけるタイミングチャートである。
【図１４】図１４は、本発明によるデータ線駆動回路の第３の実施形態における画素の書き込み順序を模式した概念図である。
【符号の説明】
【０１１１】
１：ドライバＩＣ
２：パネル基板
３：表示領域
４、４−１、４−２：走査線
５、６：データ線
７：画素
１０：データ線駆動回路
１１：信号処理回路
１２：走査線駆動回路
１３：電源回路
２１：データラッチ回路
２２、３２：マルチプレクサ
２３、３１、２６、２７：Ｄ／Ａ変換回路
２４、３４：バッファ
２５：出力ノード
３０：階調電圧生成回路
３３：ガンマ補正データ
３５、３６：抵抗ストリング
３８、３９：極性切換スイッチ
４０Ａ、４０Ｂ、４０Ｃ：時分割スイッチ群
４１Ａ〜４６Ａ、４１Ｂ〜４９Ｂ、４１Ｃ〜４６Ｃ：時分割スイッチ
５１Ａ〜５６Ａ、５１Ｂ〜５９Ｂ、５１Ｃ〜５６Ｃ：制御信号
６０：表示信号出力端子
１００：表示装置
【技術分野】
【０００１】
本発明は、表示装置に用いられるデータ線駆動回路に関し、特に１つのバッファで複数のデータ線を時分割に駆動するデータ線駆動回路、及びデータ線駆動方法に関する。
【背景技術】
【０００２】
複数のデータ線を逐次に選択することによって画素に表示信号の書き込みを時分割的に行う時分割駆動は、表示装置の駆動においては広く使用される技術の１つである。時分割駆動の利点は、ドライバＩＣに設けられるバッファの数を減少できることである。時分割駆動を採用する表示装置では、パネル上のデータ線の数よりも少ないバッファで、画素を駆動することができる。これは、ドライバＩＣの消費電力及びチップ面積の低減に有効である。
【０００３】
アクティブマトリクス型の表示装置では、パネル基板上の時分割スイッチ素子としてＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を使用することが多く、ＴＦＴには、アモルファス（非晶質）ＴＦＴとポリ（多結晶）ＴＦＴの２タイプに分類される。ポリＴＦＴは、アモルファスＴＦＴに比べ移動度が高いことが知られている。このため、パネル基板上に設けられる時分割スイッチのサイズを小さくできることから、時分割駆動はポリＴＦＴを使用した表示装置に適用されることが多い。
【０００４】
従来技術として、パネル基板上に時分割スイッチとシフトレジスタが設けられ、時分割駆動する技術が、特開平１１−３２７５１８号公報に記載されている（特許文献１参照）。
【０００５】
又、隣接するデータ線間の容量カップリングを減衰させ、表示むら（ゴースト、縦スジ）を抑制する技術が、特開２０００−２６７６１６号公報（特許文献２参照）、及び特開２００３−３３７３２０号公報（特許文献３参照）に記載されている。特許文献２には、隣接するデータ線に接続される時分割スイッチのオン期間の一部をオーバーラップさせるように制御して、隣接するデータ線間の容量カップリングを減衰させる技術が記載されている。特許文献３には、隣接するデータ線間の容量カップリングに、データ線より低いインピーダンス配線が接続され、データ線間の容量カップリングを減衰させる技術が記載されている。
【０００６】
更に、別系統の表示信号が入力される２組の時分割スイッチ群が設けられ、２組の時分割スイッチ群のそれぞれにおいて、隣り合う時分割スイッチ群のオン期間をオーバーラップしないように制御して表示むらを抑制する技術が特開２００４−３０９８２２号公報（特許文献４参照）記載されている。
【特許文献１】特開平１１−３２７５１８号公報
【特許文献２】特開２０００−２６７６１６号公報
【特許文献３】特開２００３−３３７３２０号公報
【特許文献４】特開２００４−３０９８２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
時分割スイッチが設けられたドライバＩＣをパネル基板上に実装する場合、ドライバＩＣの長辺サイズは、画素が配置されている画素領域より短いため、ドライバＩＣの出力端子から画素領域までの引き出し配線が必要となる。この時、引き出し配線領域が大きくなってガラス基板が大きくならないように、それぞれの引き出し配線間隔は可能な限り狭く設計される。このため、引き出し配線間のカップリング容量値が大きくなる。従って、時分割スイッチによってアモルファスＴＦＴを時分割駆動するドライバＩＣでは、引き出し配線間のカップリング容量値の影響により、隣接するデータ線上の信号が所望の信号値を示さなくなり、表示むらが生じていた。以下に、図１及び図２を参照して、従来技術によるデータ線駆動による表示むらの発生メカニズムについて説明する。
【０００８】
図１は、従来技術によるデータ線駆動回路に設けられた時分割スイッチの構成を示す回路図である。図２は、図１に示される回路図によるデータ線駆動動作を示すタイミングチャートである。
【０００９】
図１を参照して、従来技術によるデータ線駆動回路は、複数のデータ線を駆動するバッファ７１−１〜４と、バッファ７１−１〜７１−４の出力端子７２−１〜４と複数のデータ線のそれぞれとの間に設けられる時分割スイッチ８１、８２、８３とを具備する。詳細には、従来技術によるデータ線駆動回路は、データ線Ｒ１、Ｇ１、Ｂ１を駆動するバッファ７１−１と、バッファ７１−１の出力端子７２−１とデータ線Ｒ１、Ｇ１、Ｂ１のそれぞれとの間に設けられる時分割スイッチ８１、８２、８３とを具備する。時分割スイッチ８１、８２、８３のそれぞれは、制御信号９１、９２、９３によってターンオン又はターンオフされ、出力端子７２−１とデータ線Ｒ１、Ｇ１、Ｂ１との電気的な接続又は遮断を制御する。同様に、他のバッファ７１−２〜４はそれぞれ、時分割スイッチ８１、８２、８３を介してＲ２〜４、Ｇ２〜４、Ｂ２〜４に電気的に接続又は遮断される。
【００１０】
図２を参照して、時間Ｔ１の前に、走査線Ｙｎに走査信号が入力され、走査線Ｙｎに接続されるＴＦＴがターンオンされる。時間Ｔ１において、時分割スイッチ８１がターンオンされると、バッファ７１−１、７１−２、７１−３、７１−４はデータ線Ｒ１、Ｒ２、Ｒ３、Ｒ４のそれぞれを駆動する。次に、時間Ｔ２において、時分割スイッチ８１はターンオフされる。これにより、データ線Ｒ１、Ｒ２、Ｒ３、Ｒ４は、バッファ７１−１、７１−２、７１−３、７１−４から電気的に遮断されるためハイインピーダンス状態となり、表示データに応じた表示信号を保持する。又、時間Ｔ２において、時分割スイッチ８２がターンオンされ、バッファ７１−１、７１−２、７１−３、７１−４はデータ線Ｇ１、Ｇ２、Ｇ３、Ｇ４をそれぞれ駆動する。この時に、データ線Ｇ１、Ｇ２、Ｇ３、Ｇ４のそれぞれに隣接するデータ線Ｒ１、Ｒ２、Ｒ３、Ｒ４はハイインピーダンス状態であるため、データ線Ｇ１、Ｇ２、Ｇ３、Ｇ４の駆動によってデータ線Ｒ１、Ｒ２、Ｒ３、Ｒ４で保持していた表示信号（電圧値）がカップリング容量によって変動してしまう。
【００１１】
次に、時間Ｔ３において、時分割スイッチ８２がターンオフされる。これにより、データ線Ｇ１、Ｇ２、Ｇ３、Ｇ４は、バッファ７１−１、７１−２、７１−３、７１−４から電気的に遮断されるためハイインピーダンス状態となり、表示データに応じた表示信号を保持する。又、時間Ｔ３において、時分割スイッチ８３がターンオンされると、バッファ７１−１、７１−２、７１−３、７１−４はデータ線Ｂ１、Ｂ２、Ｂ３、Ｂ４を駆動する。この時に、データ線Ｂ１、Ｂ２、Ｂ３、Ｂ４のそれぞれに隣接するデータ線Ｇ１、Ｇ２、Ｇ３、Ｇ４、及びデータ線Ｒ２、Ｒ３、Ｒ４はハイインピーダンス状態であるため、データ線Ｂ１、Ｂ２、Ｂ３、Ｂ４の駆動によりデータ線Ｇ１、Ｇ２、Ｇ３、Ｇ４、及びデータ線Ｒ２、Ｒ３、Ｒ４で保持していた表示信号（電圧値）がカップリング容量によって変動してしまう。
【００１２】
次に、時間Ｔ４において、時分割スイッチ８３がターンオフされる。これにより、データ線Ｂ１、Ｂ２、Ｂ３、Ｂ４は、バッファ７１−１、７１−２、７１−３、７１−４から電気的に遮断されるためハイインピーダンス状態となり、表示データに応じた表示信号を保持する。時間Ｔ４の後、走査線に接続されるＴＦＴがターンオフされ、時間Ｔ４における各データ線上の信号（電圧値）が各画素に書き込まれる。
【００１３】
以上のように、データ線Ｒ１、Ｇ１、Ｇ２、Ｇ３、Ｇ４で保持していた電圧は１度だけ左右いずれか一方に隣接するデータ線の駆動によってΔＶ１だけ変動し、データ線Ｒ２、Ｒ３、Ｒ４で保持していた電圧は２度にわたり左右に隣接するデータ線の駆動によってΔＶ１＋ΔＶ２だけ変動する。ここで、データ線間のカップリング容量値をＣｃとし、各データ線の寄生容量値をＣｄとし、次時間に隣接するデータ線に書き込まれる電圧幅をΔＶｓｉｇとすると、隣接するデータ線によるカップリング容量値による電圧変動量デルタＶは、容量電圧変動量ΔＶ＝ΔＶｓｉｇ・Ｃｃ／（Ｃｄ＋Ｃｃ）となる。
【００１４】
このように、電圧変動量ΔＶ（ΔＶ１、ΔＶ２）は、隣接するデータ線に供給される表示信号によっても変動する。理論的には、電圧変動量ΔＶを低減するには、カップリング容量値Ｃｃを減少するか、寄生容量Ｃｄを大きくするか、ΔＶｓｉｇを小さくすることで改善する。しかし、寄生容量Ｃｄを大きくすると消費電力が大きくなるだけでなく、画素への書き込み不足を生じることから好ましくない。又、カップリング容量Ｃｃを減少させるには、引き回しの配線間隔を広くすることで改善することができるが、配線領域が大きくなり、パネルサイズが大きくなる。
【００１５】
特許文献２によれば、時分割スイッチは、シフトレジスタで生成され順にシフトするサンプリングパルスによって制御されている。この回路構成によれば、１つのバッファで数十以上ものデータ線を駆動するので、表示信号線の配線長が長くなることから寄生容量が大きくなり消費電力が大きくなる。又、バッファから遠いデータ線では、波形が鈍り、書き込み不足を生じ、コントラストが低下する。更に、連続するデータ線をシフトレジスタで生成するサンプリング信号で制御しているため、ＲＧＢ毎に独立にガンマ補正する場合には、ドライバＩＣ内部に階調電圧生成回路をＲＧＢ毎に設ける必要があるため、チップ面積が大きくなる。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００１７】
本発明によるデータ線駆動回路（１０）は、第１のバッファ（２４−１、２４−３）と第２のバッファ（２４−２、２４−４）と複数の第１のスイッチと、複数の第２のスイッチとを具備する。第１のバッファ（２４−１、２４−３）は、表示装置（１００）に設けられる複数の第１のデータ線（５）のうち、自身の出力端子（２５−１、２５−３）に接続するデータ線を駆動する。第２のバッファ（２４−２、２４−４）は、複数の第１のデータ線（５）と交互に配置される複数の第２のデータ線（６）のうち、自身の出力端子（２５−２、２５−４）に接続するデータ線を駆動する。複数の第１のスイッチは、制御信号によりターンオンされると、第１のバッファ（２４−１、２４−３）と、複数の第１のデータ線（５）のいずれかとを選択的に接続する（第１のオン期間）。又、第２のスイッチは、制御信号によりターンオンされると、複数の第２のデータ線（６）のうち、第１のバッファ（２４−１、２４−３）に接続されたデータ線に隣接するデータ線と第２のバッファ（２４−２、２４−４）とを接続する（第２のオン期間）。この際、第１のオン期間と第２のオン期間は所定の期間重複するように第１及び第２のスイッチは制御される。又、複数の第１のスイッチのそれぞれは、オン期間を重複せずに複数の第１のデータ線（５）のいずれかと第１のバッファとを接続するように制御される。このように、本発明によれば、第２のバッファ（２４−２、２４−４）がデータ線を駆動する際、当該データ線に隣接するデータ線は、第１のバッファ（２４−１、２４−３）によって駆動されているため、ローインピーダンス状態である。このため、隣接するデータ線とのカップリング容量に起因する電圧変動が抑制され得る。
【００１８】
更に、ｎ本の複数の第１のデータ線（５）は、ｎ本の複数の第１のスイッチのそれぞれを介して第１のバッファ（２４−１、２４−３）に接続されることが好ましい。又、ｍ本の複数の第２のデータ線（６）は、ｍ本の複数の第２のスイッチのそれぞれを介して第２のバッファ（２４−２、２４−４）に接続されることが好ましい。この場合、複数の第１のスイッチはｎ本の制御信号によって複数の第１のデータ線（５）と第１のバッファ（２４−１、２４−３）とを接続する。又、複数の第２のスイッチはｍ本の制御信号によって複数の第２のデータ線（６）と第２のバッファ（２４−２、２４−４）とを接続する。
【００１９】
複数の第１のデータ線（５）と複数の第２のデータ線（６）は、１番目からｎ＋ｍ番目までの所定の順番で駆動されるグループを形成する。このグループにおいて、ｎ＋ｍ番目に駆動されるデータ線は、１番目に駆動されるデータ線の駆動時間と同じ時間又は早い時間に駆動され、ｎ＋ｍ番目に再度駆動されることが好ましい。このグループが複数ある場合、複数のグループのうち、第１のグループにおける１番目に駆動されるデータ線と第２のグループにおけるｎ＋ｍ番目に駆動されるデータ線は隣接することが好ましい。このような構成により、ｎ＋ｍ番目の駆動されるデータ線は、隣接するデータ線が駆動される際にこのデータ線との間のカップリング容量によって生じる電圧変動は、再度（ｎ＋ｍ番目）の駆動によって補正される。
【００２０】
前記グループを形成するデータ線の数ｎ＋ｍは３の倍数であることが好ましい。この場合、第１及び第２のスイッチの重複するオン期間において、第１のバッファ（２４−１、２４−３）と第２のバッファ（２４−２、２４−４）はそれぞれ、互いに異なる色に対応した表示信号を第１のデータ線（５）と第２のデータ線（６）に出力する。
【発明の効果】
【００２１】
以上のように、本発明によれば、表示装置の表示むらを改善することができる。
【００２２】
又、表示装置のデータ線を駆動するドライバＩＣのチップ面積を縮小することができる。
【発明を実施するための最良の形態】
【００２３】
以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。又、複数の同一又は類似の構成には追い番を付け、総称して説明する場合は、追い番を付けないで説明する。
【００２４】
１．表示装置の全体構成
図３は、本発明の実施形態に係る表示装置１００の構成を示すブロック図である。図３を参照して、本発明による表示装置１００は、パネル基板２上に設けられる表示領域３、データ線駆動回路１０、信号処理回路１１、走査線駆動回路１２、電源回路１３を具備する。ここで、携帯電話などの携帯可能な装置に利用される表示装置では、データ線駆動回路１０、信号処理回路１１、走査線駆動回路１２、電源回路１３はシリコンなどの半導体基板上に集積化されたドライバＩＣ１としてパネル基板２に実装されることが好ましい。表示領域３は、複数のデータ線５、６と、データ線５、６と直交するように複数の走査線４とが形成され、その各交点領域にスイッチング素子としてのＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と、液晶や有機ＥＬ等に例示される画素７が形成される。画素７には、液晶や有機ＥＬに電界を印加する表示電極と共通電極が形成される。表示電極にはデータ線から画素の輝度（光の透過量や発光量）を制御する表示信号がデータ線駆動回路１０から供給される。
【００２５】
信号処理回路１１は、入力されるクロック信号、表示データ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ等の信号に基づく制御信号を生成し、データ線駆動回路１０、走査線駆動回路１２、電源回路１３を制御する。
【００２６】
走査線駆動回路１２は、信号処理回路１１の制御によって走査線４を順次駆動する回路である。詳細には、垂直同期信号Ｖｓｙｎｃによって決定する垂直期間内に走査線４を順次駆動し、データ線５、６に供給された表示信号を画素７に書き込む。
【００２７】
電源回路１３は、ドライバＩＣ１の外部から供給される直流電源ＶＤＣをもとにして、データ線駆動回路１０や走査線駆動回路１２に供給する電圧を生成する。電源回路１３は、ＤＣ／ＤＣコンバータやレギュレータなどを含み、データ線駆動回路１０の電源電圧や走査線駆動回路１２の電源電圧、液晶のコモン電極の電圧などを生成する。
【００２８】
２．第１の実施の形態
図３から図７を参照して本発明によるデータ線駆動回路の第１の実施の形態を説明する。本実施の形態における表示装置１００は、図３におけるデータ線駆動回路１０としてデータ線駆動回路１０Ａが設けられた構成である。
【００２９】
（構成）
図４は第１の実施の形態におけるデータ線駆動回路１０Ａの出力部における構成を示す回路図である。図４を参照して、第１の実施の形態におけるデータ線駆動回路１０Ａの出力部における構成の詳細を説明する。データ線駆動回路１０Ａは、複数のデータ線５、６及び画素７に表示信号を供給する回路で、少なくともデータラッチ２１、マルチプレクサ２２、Ｄ／Ａ変換器（ＤＡＣ：Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）２３、バッファ２４、階調電圧生成回路３０、時分割スイッチ群４０Ａを備える。更に、図示しないがシフトレジスタ、データレジスタ、フレームメモリなどを内蔵してもよい。マルチプレクサ２２や時分割スイッチ群４０Ａは、信号処理回路１１からの制御信号で制御される。
【００３０】
データラッチ２１は、図示しないストローブ信号ＳＴに同期して表示データＤＲ、ＤＧ、ＤＢをラッチする。マルチプレクサ２２は信号処理回路１１からの制御信号に応答してデータラッチ２１内の表示データＤＲ、ＤＧ、ＤＢのいずれかを選択してＤＡＣ２３に出力する。階調電圧生成回路３０は、画素７の特性に応じたガンマ変換特性に従う階調電圧ＶをＤＡＣ２３に供給する。ＤＡＣ２３は、マルチプレクサ２２によって選択された表示データに応じて階調電圧Ｖを選択し、表示信号Ｒ、Ｇ、Ｂとしてバッファ２４に出力する。バッファ２４は、ＤＡＣ２３から出力された表示信号Ｒ、Ｇ、Ｂを増幅して自身に接続するデータ線５、６に出力する。バッファ２４の出力端子２５は時分割スイッチ群４０Ａを介してデータ線５、６に接続される。時分割スイッチ群４０Ａは、時分割スイッチ４１Ａ〜４６Ａを備え、バッファ２４とデータ線５、６との間の電気的な接続又は遮断を制御する。
【００３１】
ここで、データ線５とデータ線６は交互に配置された複数のデータ線である。説明の明確化のため、本実施の形態に係る表示装置１００は、それぞれ６本ずつ計１２本のデータ線５、６を備えるものとする。尚、表示装置１００に設けられるデータ線５、６の数はこの限りではなく、通常１２本以上設けられることは言うまでもない。データ線駆動回路１０Ａの出力端子６０はデータ線５、６に接続され、ドライバＩＣ１は出力端子６０を介して表示信号Ｒ、Ｇ、Ｂをデータ線５、６に出力する。尚、「Ｒ、Ｇ、Ｂ」はそれぞれ「赤、緑、青」に対応する。以下では、表示信号Ｒ、Ｇ、Ｂが入力されるデータ線５、６を、それぞれデータ線５（Ｒ、Ｇ、Ｂ）、６（Ｒ、Ｇ、Ｂ）と称す。例えば、表示信号Ｒｎが入力されるデータ線をデータ線５（Ｒｎ）と称す。
【００３２】
第１の実施の形態における表示装置１００に設けられるデータ線５及び６の並び順を、データ線に入力される表示信号の符号で表すと、行方向に連続して（Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４、Ｂ４）の順に配置される。データ線５とデータ線６は交互に配置されているので、データ線５には表示信号Ｒ１、Ｂ１、Ｇ２、Ｒ３、Ｂ３、Ｇ４が入力され、データ線６には表示信号Ｇ１、Ｒ２、Ｂ２、Ｇ３、Ｒ４、Ｂ４が入力される。
【００３３】
本実施の形態では、１つのバッファで３つのデータ線を時分割に駆動する例で説明する。図４を参照して、データ線駆動回路１０Ａは、出力端子２５−１、２５−３がそれぞれ３本のデータ線５に接続されるバッファ２４−１、２４−３と、出力端子２５−２、２５−４がそれぞれ３本のデータ線６に接続されるバッファ２４−２、２４−４とを具備する。詳細には、バッファ２４−１は、後述する時分割スイッチ４１Ａ、４３Ａ、４５Ａを介してデータ線５（Ｒ１、Ｂ１、Ｇ２）に接続され、バッファ２４−３も同様に、時分割スイッチ４１Ａ、４３Ａ、４５Ａを介してデータ線５（Ｒ３、Ｂ３、Ｇ４）に接続される。又、バッファ２４−２は、後述する時分割スイッチ４２Ａ、４４Ａ、４６Ａを介してデータ線６（Ｇ１、Ｒ２、Ｂ２）に接続され、バッファ２４−４も同様に、時分割スイッチ４２Ａ、４４Ａ、４６Ａを介してデータ線６（Ｇ３、Ｒ４、Ｂ４）に接続される。ここで、データ線駆動回路１０Ａは、バッファ２４−１〜４のそれぞれに対応して接続される複数のデータラッチ２１−１〜４、マルチプレクサ２２−１〜４、ＤＡＣ２３−１〜４を具備する。尚、ここではデータ線５、６の数（１２本）に対応してバッファ２４の数を４つとして説明するが、データ線５、６の数に応じてその数が増減することは言うまでもない。又、１つのバッファ２４に接続されるデータ線５、６の数は３の倍数であれば、３本でなくてもよい。
【００３４】
次に、時分割スイッチ群４０Ａを詳細に説明する。バッファ２４−１とデータ線５（Ｒ１、Ｂ１、Ｇ２）との間には、第１のスイッチである時分割スイッチ４１Ａ、４３Ａ、４５Ａがそれぞれ設けられる。又、バッファ２４−２とデータ線６（Ｇ１、Ｒ２、Ｂ２）との間には、第２のスイッチである時分割スイッチ４２Ａ、４４Ａ、４６Ａがそれぞれ設けられる。同様に、バッファ２４−３とデータ線５（Ｒ３、Ｂ３、Ｇ４）との間には、第１のスイッチである時分割スイッチ４１Ａ、４３Ａ、４５Ａがそれぞれ設けられる。又、バッファ２４−４とデータ線６（Ｇ３、Ｒ４、Ｂ４）との間には、第２のスイッチである時分割スイッチ４２Ａ、４４Ａ、４６Ａがそれぞれ設けられる。時分割スイッチ４１Ａ〜４６Ａは、信号処理回路１１で生成される制御信号５１Ａ〜５６Ａでそれぞれ制御される。ここで、表示信号Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２が入力されるデータ線を第１グループ、表示信号Ｒ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４、Ｂ４が入力されるデータ線を第２グループとする。従来技術によるｎ時分割駆動の場合、ｎ本の制御信号によって時分割スイッチを制御していたが、本実施の形態では、１つのデータ線のグループは２つのバッファ２４で駆動され、それぞれ１つのバッファ２４でｎ本ずつのデータ線を時分割に駆動し、１つのグループに接続される時分割スイッチは（ｎ＋ｎ）本の制御信号によって制御される。例えば、第１グループ（又は第２グループ）のデータ線に接続される時分割スイッチ４１Ａ〜４６Ａは６本の制御信号５１Ａ〜５６Ａによって制御される。
【００３５】
階調電圧生成回路３０は画素７の階調を指示する表示信号Ｒ、Ｇ、Ｂの基準電圧となる階調電圧Ｖ（Ｖ０〜Ｖ６３）を発生する。ここで階調電圧Ｖは６４値信号として説明する。階調電圧生成回路３０は、電源回路１３から供給される基準供給電圧に基づいて階調電圧ＶをＤＡＣ２３に供給する。図６は、本発明に係る階調電圧生成回路３０の構成を示すブロック図である。図６を参照して、階調電圧生成回路３０は、Ｄ／Ａ変換器３１（３１−１、３１−２）、セレクタ３２（３２−１、３２−２）、レジスタ３３（３３−１Ｒ、Ｇ、Ｂ、３３−２Ｒ、Ｇ、Ｂ）、バッファ３４（３４−１、３４−２）、抵抗ストリング回路３５、及び抵抗ストリング回路３６を具備する。レジスタ３３はＲＧＢ毎に設けられ、最大輝度、最低輝度を設定するためのデータを格納する。セレクタ３２は、時分割スイッチ群４０に連動して、レジスタ３３からＲＧＢいずれかのデータを選択してＤ／Ａ変換３１に供給する。抵抗ストリング回路３５は、電源回路１３から供給される基準供給電圧を抵抗ｒｒ１〜ｒｒ２５５で抵抗分割し、基準電圧Ｖｒ（Ｖｒ０〜Ｖｒ２５５）としてＤ／Ａ変換器３１に供給する。Ｄ／Ａ変換器３１は、セレクタ３２で選択されたデータに基づき基準電圧Ｖｒ０〜Ｖｒ２５５の中から１つの電圧を選択してバッファ３４に供給する。バッファ３４は、Ｄ／Ａ変換器３１からの信号を増幅し、抵抗ストリング３６に出力する。抵抗ストリング回路３６は、ガンマ特性に適合するような抵抗値に設定された抵抗ｒ１〜ｒ６３を備え、バッファ３４で増幅された信号を抵抗分割して階調電圧Ｖ０〜Ｖ６３としてＤＡＣ２３に出力する。
【００３６】
本発明によるデータ線駆動回路１０Ａは、１つのバッファ２４によって駆動されるデータ線数が３の倍数であり、階調電圧生成回路３０の輝度を設定するデータはセレクタ３２によって切り換え可能であるため、ＲＧＢ毎に独立にガンマ補正することができる。このため、本実施の形態では、同一の色（ＲＧＢ）毎のデータ線を時分割に駆動することで１つの抵抗ストリング回路でも各ＲＧＢを独立にガンマ補正をすることができる。
【００３７】
（動作）
図５を参照して、本発明によるデータ線駆動回路１０Ａのデータ線駆動動作について説明する。図５は、第１及び第２の走査線の２水平期間における時分割スイッチ群４０Ａの動作と、表示信号Ｇ２、Ｂ２、Ｒ３、Ｇ３が入力されるデータ線５（Ｇ２）、６（Ｂ２）、５（Ｒ３）、６（Ｇ３）の信号レベルを示すタイミングチャートである。尚、データ線５（Ｇ２）、６（Ｂ２）、５（Ｒ３）、６（Ｇ３）は図４に示されるように連続して配置されている。
【００３８】
水平同期信号Ｈｓｙｎｃに応じた水平期間中にデータレジスタ又はフレームメモリで保持していた表示データＤＲ、ＤＧ、ＤＢがデータラッチ２１にラッチされる。
【００３９】
先ず、時間Ｔ１において、マルチプレクサ２２−１、２２−２、２２−３、２２−４は、それぞれ表示データＤＲ１、ＤＢ２、ＤＲ３、ＤＢ４を選択する。又、制御信号５１Ａ、５６Ａにより時分割スイッチ４１Ａ、４６Ａがターンオンされる。この時、バッファ２４−１、２４−２、２４−３、２４−４は、それぞれ入力される表示データＤＲ１、ＤＢ２、ＤＲ３、ＤＢ４に応じた表示信号Ｒ１、Ｂ２、Ｒ３、Ｂ４でデータ線５（Ｒ１）、６（Ｂ２）、５（Ｒ３）、６（Ｂ４）のそれぞれを駆動する。以下では、説明を簡略化するため、「バッファ２４−１、２４−２、２４−３は、それぞれ入力される表示データＤＲｌ、ＤＧｎ、ＤＢｍに応じた表示信号Ｒｌ、Ｇｎ、Ｂｍでデータ線５（Ｒｌ）、５（Ｇｎ）、５（Ｂｍ）のそれぞれを駆動する」という記載を、「バッファ２４−１、２４−２、２４−３はデータ線５（Ｒｌ）、５（Ｇｎ）、５（Ｂｍ）を駆動する」と省略する。
【００４０】
このように、時間Ｔ１では、第１、第２グループの両端のデータ線５（Ｒ１）、６（Ｂ２）、５（Ｒ３）、６（Ｂ４）が駆動される。すなわち、第１グループと第２グループの隣接するデータ線６（Ｂ２）とデータ線５（Ｒ３）とが駆動される。
【００４１】
次に時間Ｔ２では、時分割スイッチ４６Ａがターンオフされる。これにより、データ線６（Ｂ２）、６（Ｂ４）は、バッファ２４−２、２４−４から遮断され、ハイインピーダンス状態となる。データ線６（Ｂ２）、６（Ｂ４）に接続される画素７はＴＦＴを介して駆動されるが、ＴＦＴはオン抵抗が高いために画素７は目的の電圧に達しなくともよく、時間Ｔ１から時間Ｔ２の期間は、データ線が目的の電圧に到達するまでの期間でよい。
【００４２】
次に、時間Ｔ３では、マルチプレクサ２２−２、２２−４は、それぞれ表示データＤＧ１、ＤＧ３を選択する。又、時分割スイッチ４１Ａがターンオンされている間に、制御信号５２Ａによって時分割スイッチ４２Ａがターンオンされ、バッファ２４−２、２４−４はデータ線６（Ｇ１）、６（Ｇ３）を駆動する。この時、データ線６（Ｇ１）、６（Ｇ３）に隣接するデータ線５（Ｒ１）、５（Ｒ３）は、バッファ２４−１、２４−３にそれぞれ接続され、ローインピーダンスのためにカップリング容量による電圧変動はしない。時間Ｔ２から時間Ｔ３の期間は、同じバッファに接続される時分割スイッチ同士の干渉を防ぐ期間で、時分割スイッチ４６Ａがターンオフされてから時分割スイッチ４２Ａはターンオンされる。
【００４３】
次に時間Ｔ４では、制御信号５１Ａによって時分割スイッチ４１Ａがターンオフされる。これによりデータ線５（Ｒ１）、５（Ｒ３）は、バッファ２４−１、２４−３から遮断され、表示データに応じた表示信号を保持する。時間Ｔ３から時間Ｔ４の期間に、データ線６（Ｇ１）、６（Ｇ３）は目的の電圧に到達するため、データ線５（Ｒ１）、５（Ｒ３）は、隣接するデータ線６（Ｇ１）、６（Ｇ３）からのカップリング容量の影響を受けないでバッファ２４−１、２４−３から遮断される。従来技術では、データ線がハイインピーダンス状態の時に、隣接するデータ線のカップリング容量の影響を受けたが、本発明では、隣接するデータ線が目的の電圧まで到達した後に、ハイインピーダンス状態になるように時分割スイッチ群４０Ａが制御されている。このため、隣接するデータ線のカップリング容量の影響が回避され得る。以下、時間Ｔ５から時間Ｔ８までは、時間Ｔ３及び時間Ｔ４と同様な動作を繰り返すので説明を割愛する。
【００４４】
次に、時間Ｔ９では、マルチプレクサ２２−１、２２−３は、表示データＤＧ２、ＤＧ４を選択する。又、時分割スイッチ４４Ａがターンオンされている間に、制御信号５５Ａによって時分割スイッチ４５Ａはターンオンされる。バッファ２４−１、２４−３は、表示データに応じた表示信号でデータ線５（Ｇ２）、５（Ｇ４）を駆動する。この時、データ線５（Ｇ２）、５（Ｇ４）に隣接するデータ線６（Ｒ２）、６（Ｒ４）は、バッファ２４−２、２４−４に接続され、ローインピーダンスのためにカップリング容量による電圧変動はしない。しかし、データ線５（Ｇ２）、５（Ｇ４）に隣接するデータ線６（Ｂ２）、６（Ｂ４）は、ハイインピーダンス状態のため、データ線６（Ｂ２）、６（Ｂ４）の電圧値はΔＶｃだけ電圧変動する。二次的要因であるが、データ線６（Ｂ２）に隣接するデータ線５（Ｒ３）もハイインピーダンス状態のため、データ線５（Ｒ３）の電圧値は、ΔＶｃの電圧変動による影響を受けΔＶｃ’だけ変動する。
【００４５】
ここで、データ線間のカップリング容量値をＣｃ、各データ線の寄生容量値をＣｄ、次時間に隣接するデータ線に書き込まれる電圧幅をΔＶｓｉｇとすると、変動量ΔＶｃ＝ΔＶｓｉｇ×Ｃｃ／（Ｃｄ＋Ｃｃ）となる。説明を明確化するために、Ｃｃ：Ｃｄ＝１：９９とすると、例えば、ΔＶｓｉｇ＝５Ｖであれば、変動量ΔＶｃ＝５０ｍＶとなる。又、変動量ΔＶｃ’は、Ｖｓｉｇ＝５Ｖとすると、ΔＶｃ＝５０ｍＶで、さらにその１／１００であるためΔＶｃ‘＝０．５ｍＶと極僅かな値となる。
【００４６】
次に時間Ｔ１０では、制御信号５４Ａによって時分割スイッチ４４Ａがターンオフされる。これによりデータ線６（Ｒ２）、６（Ｒ４）は、バッファ２４−２、２４−４から遮断され、表示データに応じた表示信号を保持する。時間Ｔ９から時間Ｔ１０の期間に、データ線５（Ｇ２）、５（Ｇ４）は目的の電圧に到達するため、データ線６（Ｒ２）、６（Ｒ４）は、データ線５（Ｇ２）、５（Ｇ４）からのカップリング容量の影響を受けないでバッファ２４−２、２４−４から遮断される。
【００４７】
次に、時間Ｔ１１では、マルチプレクサ２２−２、２２−４は、表示データＤＢ２、ＤＢ４を選択する。又、時分割スイッチ４５Ａがターンオンされている間に、制御信号５６Ａによって時分割スイッチ４６Ａはターンオンされる。バッファ２４−２、２４−４は、表示データに応じた表示信号で再度、データ線６（Ｂ２）、６（Ｂ４）を駆動する。データ線６（Ｂ２）、６（Ｂ４）は、時間Ｔ１から時間Ｔ２の期間に目的の電圧まで到達しているが、時間Ｔ９において隣接するデータ線５（Ｇ２）、５（Ｇ４）のカップリング容量によりΔＶｃだけ電圧変動している。しかし、時間Ｔ１１における再駆動によって、その電圧変動分が補正され、ΔＶｃはキャンセルされる。この時、データ線６（Ｂ２）に隣接するデータ線５（Ｒ３）は、前述のように時間Ｔ９においてΔＶｃ’だけ変動している。しかし、時間Ｔ１１において、隣接するデータ線６（Ｂ２）の駆動によって生じるカップリング容量により、データ線５（Ｒ３）の電圧値は−ΔＶｃ’だけ変動し、時間Ｔ９における電圧変動分ΔＶｃ’はキャンセルされる。
【００４８】
次に、時間Ｔ１２では、制御信号５５Ａによって時分割スイッチ４５Ａはターンオフされる。これによりデータ線５（Ｇ２）、５（Ｇ４）は、バッファ２４−１、２４−３から遮断され、表示データに応じた表示信号を保持する。
【００４９】
次に、時間Ｔ１３では、制御信号５６Ａによって時分割スイッチ４６Ａはターンオフされる。これによりデータ線６（Ｂ２）、６（Ｂ４）は、バッファ２４−２、２４−４から遮断され、表示データに応じた表示信号を保持する。
【００５０】
以上、時間Ｔ１から時間Ｔ１３までが１水平期間に行われる。又、走査線４について説明すると、時間Ｔ１の前後に、走査線駆動回路１２によって第１の走査線４が活性化され、第１の走査線４に接続される画素７のＴＦＴがターンオンし、データ線５、６に供給された表示信号Ｒ、Ｇ、Ｂが画素７に書き込まれる。そして、時間Ｔ１３の後で第１の走査線４が非活性化され、ＴＦＴがターンオフされ、データ線５、６に供給された表示信号Ｒ、Ｂ、Ｇが画素７に保持される。時間Ｔ１３から第１の走査線４が非活性化されるまでの期間は、画素７が目的の電圧に達する期間を確保する。本実施の形態では、交互に配列されるデータ線５とデータ線６のそれぞれに接続される第１のスイッチと第２のスイッチのターンオンの期間（オン期間）が所定の期間だけ重複されるように制御される。又、１つのバッファに接続される第１のスイッチ同士、又は第２のスイッチ同士ではオン期間が重複されないように制御される。更に、最後に駆動されるデータ線は、最初に駆動されるデータ線と同じか又は早いタイミングで駆動された後、再度駆動される。このように、データ線の駆動が制御されることによって、隣接するデータ線のカップリング容量による電圧変動が抑制される。従って、本発明によるデータ線駆動回路１０Ａによれば、表示装置１００における表示むらの発生を抑制することができる。
【００５１】
一方、階調電圧生成回路３０におけるＲＧＢ毎のガンマ補正は、例えば、時間Ｔ１又はＴ２でＢからＲに、時間Ｔ４でＲからＧに、時間Ｔ６でＧからＢに、時間Ｔ８でＢからＲに、時間Ｔ１０でＲからＧに、時間Ｔ１２でＧからＢに切り換えられる。ＲＧＢ毎の電圧差は数十ｍＶ程度であり、例えば、時間Ｔ４とＴ６の期間にデータ線は切り換えられた電圧値に駆動される。本実施の形態では、同一の色毎のデータ線を時分割に駆動することで１つの抵抗ストリング回路でも各ＲＧＢを独立にガンマ補正をすることができる。
【００５２】
表示むらの原因は、隣接するデータ線のカップリング容量による電圧変動以外にもＴＦＴのリークや、時分割スイッチ群４０Ａにおけるリークによるものもある。そのため、フレーム毎に書き込む順番を変えることが好ましい。図７を参照して、画素７への表示信号の書き込み順の一例を説明する。図７は、第１の実施の形態における、１フレームから４フレームまでの隣接する走査線４−１、４−２上の画素７の書き込み順を示す概念図である。各画素７上の符号（例えばＲ１）は、当該画素７に書き込まれる表示信号に対応する符号であり、画素７内の番号は、書き込み順、＋又は−記号は書き込まれる信号の極性である。
【００５３】
図７に示すように、走査線４−１に接続される画素７は、１フレームと２フレームでは、データ線のグループ毎に図面左から順に時分割に駆動される（駆動順をデータ線に入力される表示信号の符号で表すと、第１グループはＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２の順、第２グループはＲ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４、Ｂ４の順）。又、３フレームと４フレームでは、データ線のグループ毎に図面右から順に駆動される（同様に、第１グループはＢ２、Ｇ２、Ｒ２、Ｂ１、Ｇ１、Ｒ１の順、第２グループはＢ４、Ｇ４、Ｒ４、Ｂ３、Ｇ３、Ｒ３の順）。走査線４−２に接続される画素７は、１フレームと２フレームでは、データ線のグループ毎に図面右から順に駆動される。（同様に、第１グループはＢ２、Ｇ２、Ｒ２、Ｂ１、Ｇ１、Ｒ１の順、第２グループはＢ４、Ｇ４、Ｒ４、Ｂ３、Ｇ３、Ｒ３の順）。又、３フレームと４フレームでは、データ線のグループ毎に図面左から順に駆動される（同様に、第１グループはＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２の順、第２グループはＲ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４、Ｂ４の順）。すなわち、図５に示される時間Ｔ１からＴ１３までの期間が左から順に駆動される場合であり、時間Ｔ１４からＴ２６までの期間が右から順に駆動される例である。
【００５４】
３．第２の実施の形態
図３、図８から図１１を参照して、本発明によるデータ線駆動回路１０の第２の実施の形態を説明する。第２の実施の形態における表示装置１００は、図３におけるデータ線駆動回路１０として、画素７に対しドット反転駆動を行うデータ線駆動回路１０Ｂを具備する。ドット反転駆動では、上下左右に隣り合う画素７の極性が異なるように駆動する駆動方法である。ドット反転駆動では、コモン電極の電圧が固定されているのが一般的である。そして、データ線駆動回路１０Ｂで極性を反転させる。本実施の形態では、１つのグループのデータ線数が９本である場合を一例に説明する。ここで、１つのグループのデータ線数は奇数個なので、１つのバッファ２４で駆動するデータ線数は５本か、又は４本となる。尚、データ線数及びバッファ２４が駆動するデータ線数はこれに限らない。ＲＧＢを独立にガンマ補正するのであれば、１つのグループのデータ線数は、９、１５、・・、６ｎ＋３（ｎ：自然数）であることが好ましい。
【００５５】
（構成）
図８は第２の実施の形態におけるデータ線駆動回路１０Ｂの出力部における構成を示す回路図である。図８を参照して、第２の実施の形態におけるデータ線駆動回路１０Ｂの出力部における構成の詳細を説明する。データ線駆動回路１０Ｂは、少なくともデータラッチ２１、マルチプレクサ２２、ＤＡＣ＿Ｐ２６、ＤＡＣ＿Ｎ２７、バッファ２４、極性切換スイッチ３８、３９、階調電圧生成回路３０ｎ、３０ｐ、時分割スイッチ群４０Ｂを備える。更に、図示しないがシフトレジスタ、データレジスタ、フレームメモリなどを内蔵してもよい。マルチプレクサ２２や時分割スイッチ群４０Ｂは、信号処理回路１１からの制御信号で制御される。
【００５６】
ＤＡＣ＿Ｐ２６は、正極性の階調電圧Ｖを発生する階調電圧生成回路３０ｐに接続され、正極性の表示信号をバッファ２４に出力する。ＤＡＣ＿Ｎ２７は、負極性の階調電圧Ｖを発生する階調電圧生成回路３０ｎに接続され、負極性の表示信号をバッファ２４に出力する。ＤＡＣ＿Ｐ２６及びＤＡＣ＿Ｎ２７とバッファ２４との間には極性切換スイッチ３８、３９が設けられ、バッファ２４との電気的な接続又は遮断が制御される。極性切換スイッチ３８、３９は図示しない極性切換信号ＰＯＬに応じてターンオン又はターンオフが制御される。極性スイッチ３９がターンオフすると極性切換スイッチ３８はターンオンし、ＤＡＣ＿Ｐ２６−１、２とバッファ２４−１、４とが接続され、ＤＡＣ＿Ｎ２７−１、２とバッファ２４−２、３とが接続される。極性スイッチ３８がターンオフすると極性切換スイッチ３９はターンオンし、ＤＡＣ＿Ｎ２７−１、２とバッファ２４−１、４とが接続され、ＤＡＣ＿Ｐ２６−１、２とバッファ２４−２、３とが接続される。バッファ２４の出力端子２５は時分割スイッチ群４０Ｂを介してデータ線５、６に接続される。時分割スイッチ群４０Ｂは、時分割スイッチ４１Ｂ〜４９Ｂを備え、バッファ２４とデータ線５、６との間の電気的な接続又は遮断を制御する。
【００５７】
説明の明確化のため、本実施の形態に係る表示装置１００は、１０本のデータ線５と８本のデータ線６を備えるものとする。尚、表示装置１００に設けられるデータ線５、６の数はこの限りではなく、通常１８本以上設けられることは言うまでもない。データ線駆動回路１０Ｂの出力端子６０はデータ線５、６に接続され、ドライバＩＣ１は出力端子６０を介して表示信号Ｒ、Ｇ、Ｂをデータ線５、６に出力する。尚、「Ｒ、Ｇ、Ｂ」はそれぞれ「赤、緑、青」に対応する。以下では、表示信号Ｒ、Ｇ、Ｂが入力されるデータ線５、６を、それぞれデータ線５（Ｒ、Ｇ、Ｂ）、６（Ｒ、Ｇ、Ｂ）と称す。例えば、表示信号Ｒｎが入力されるデータ線をデータ線５（Ｒｎ）と称す。
【００５８】
第２の実施の形態における表示装置１００に設けられるデータ線５及び６の並び順を、データ線に入力される表示信号の符号で表すと、行方向に連続して（Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４、Ｂ４、Ｒ５、Ｇ５、Ｂ５、Ｒ６、Ｇ６、Ｂ６）の順に配置される。ここで、表示信号Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、Ｇ３、Ｂ３が入力されるデータ線を第１グループ、表示信号Ｒ４、Ｇ４、Ｂ４、Ｒ５、Ｇ５、Ｂ５、Ｒ６、Ｇ６、Ｂ６が入力されるデータ線を第２グループとする。第２の実施の形態では、同一グループ内のデータ線５とデータ線６は交互に配置される。このため、データ線５（１０本）には表示信号Ｒ１、Ｂ１、Ｇ２、Ｒ３、Ｂ３、Ｒ４、Ｂ４、Ｇ５、Ｒ６、Ｂ６が入力され、データ線６（８本）には表示信号Ｇ１、Ｒ２、Ｂ２、Ｇ３、Ｇ４、Ｒ５、Ｂ５、Ｇ６が入力される。
【００５９】
本実施の形態におけるデータ線駆動回路１０Ｂは、出力端子２５−１、２５−３がそれぞれ５本のデータ線５に接続されるバッファ２４−１、２４−３と、出力端子２５−２、２５−４がそれぞれ４本のデータ線６に接続されるバッファ２４−２、２４−４とを具備する。詳細には、バッファ２４−１はデータ線５（Ｒ１、Ｂ１、Ｇ２、Ｒ３、Ｂ３）に接続され、バッファ２４−３は、データ線５（Ｒ４、Ｂ４、Ｇ５、Ｒ６、Ｂ６）に接続される。又、バッファ２４−２は、データ線６（Ｇ１、Ｒ２、Ｂ２、Ｇ３）に接続され、バッファ２４−４はデータ線６（Ｇ４、Ｒ５、Ｂ５、Ｇ６）に接続される。
【００６０】
図８を参照して、データ線駆動回路１０Ｂは、第１グループのデータ線５、６に対して表示データＤＲ、ＤＧ、ＤＢを供給するデータラッチ２１−１と、第２グループのデータ線５、６に対して表示データＤＲ、ＤＧ、ＤＢを供給するデータラッチ２１−２とを具備する。又、データラッチ２１−１に接続され、データラッチ２１−１内の表示データを選択し、ＤＡＣ＿Ｐ２６−１及びＤＡＣ＿Ｎ２７−１に出力するマルチプレクサ２２−１と、データラッチ２１−２に接続され、データラッチ２１−２内の表示データを選択し、ＤＡＣ＿Ｐ２６−１及びＤＡＣ＿Ｎ２７−２に出力するマルチプレクサ２２−１とを具備する。更に、ＤＡＣ＿Ｐ２６−１及びＤＡＣ＿Ｎ２７−１は、極性切換スイッチ３８、３９を介してバッファ２４−１及びバッファ２４−２に接続され、ＤＡＣ＿Ｐ２６−２及びＤＡＣ＿Ｎ２７−２は、極性切換スイッチ３８、３９を介してバッファ２４−３及びバッファ２４−４に接続される。ここではデータ線５、６の数（１８本）に対応してバッファ２４の数を４つとして説明するが、データ線５、６の数に応じてその数が増減することは言うまでもない。又、１つのバッファ２４に接続されるデータ線５、６の数はこれに限らない。
【００６１】
次に、時分割スイッチ群４０Ｂについて詳細に説明する。バッファ２４−１とデータ線５（Ｒ１、Ｂ１、Ｇ２、Ｒ３、Ｂ３）との間には、第１のスイッチである時分割スイッチ４１Ｂ、４３Ｂ、４５Ｂ、４７Ｂ、４９Ｂがそれぞれ設けられる。又、バッファ２４−２とデータ線６（Ｇ１、Ｒ２、Ｂ２、Ｇ３）との間には、第２のスイッチである時分割スイッチ４２Ｂ、４４Ｂ、４６Ｂ、４８Ｂがそれぞれ設けられる。同様に、バッファ２４−３とデータ線５（Ｒ４、Ｂ４、Ｇ５、Ｒ６、Ｂ６）との間には、第１のスイッチである時分割スイッチ４１Ｂ、４３Ｂ、４５Ｂ、４７Ｂ、４９Ｂがそれぞれ設けられる。又、バッファ２４−４とデータ線６（Ｇ４、Ｒ５、Ｂ５、Ｇ６）との間には、第２のスイッチである時分割スイッチ４２Ｂ、４４Ｂ、４６Ｂ、４８Ｂがそれぞれ設けられる。本実施の形態では、１つのグループは２つのバッファ２４で駆動され、それぞれ１つのバッファ２４でｎ本、及びｍ（ｍ＝ｎ−１）本ずつのデータ線を時分割に駆動し、１つのグループのデータ線に接続される時分割スイッチ４１Ｂ〜４９Ｂは信号処理回路１１で生成される（ｎ＋ｍ）本の制御信号５１Ｂ〜５９Ｂによってそれぞれ制御される。
【００６２】
（動作）
図９を参照して、本発明によるデータ線駆動回路１０Ｂのデータ線駆動動作について説明する。図９は、２水平期間における時分割スイッチ群４０Ｂ、及び極性切換スイッチ３８、３９の動作と、表示信号Ｇ３、Ｂ３、Ｒ４、Ｇ４が入力されるデータ線５（Ｇ３）、６（Ｂ３）、５（Ｒ４）、６（Ｇ４）の信号レベルを示すタイミングチャートである。尚、データ線５（Ｇ３）、６（Ｂ３）、５（Ｒ４）、６（Ｇ４）は図８に示されるように連続して配置されている。
【００６３】
水平同期信号Ｈｓｙｎｃに応じた水平期間中にデータレジスタ又はフレームメモリで保持していた表示データＤＲ、ＤＧ、ＤＢがデータラッチ２１にラッチされる。
【００６４】
１フレーム、１水平期間の時間Ｔ０から時間Ｔ２１では、極性切換スイッチ３８がターンオンされ、ＤＡＣ＿Ｐ２６−１、２６−２で選択された電圧がバッファ２４−１、２４−４にそれぞれ供給され、ＤＡＣ＿Ｎ２７−１、２７−２で選択された電圧がバッファ２４−２、２４−３にそれぞれ供給される。又、時間Ｔ１の前後の期間に第１の走査線４が活性化され、走査線に接続される画素７のＴＦＴがターンオンし、画素７に表示信号がそれぞれ書き込まれる。時間Ｔ２０の後で、第１の走査線４は非活性化し、ＴＦＴがターンオフされ、その時点での表示信号が画素７にそれぞれ保持される。同様に、２フレーム、２水平期間の時間Ｔ２２から時間Ｔ４３では、極性切換スイッチ３９がターンオンされ、ＤＡＣ＿Ｐ２６−１、２６−２で選択された電圧がバッファ２４−２、２４−３にそれぞれ供給され、ＤＡＣ＿Ｎ２７−１、２７−２で選択された電圧がバッファ２４−１、２４−４にそれぞれ供給される。又、時間Ｔ２３の前後の期間に第２の走査線４が活性化され、走査線に接続される画素７のＴＦＴがターンオンし、画素７に表示信号がそれぞれ書き込まれる。時間Ｔ４２の後で、第２の走査線４は非活性化され、ＴＦＴがターンオフされ、その時点での表示信号が画素７にそれぞれ保持される。
【００６５】
先ず、時間Ｔ１において、マルチプレクサ２２−１は表示データＤＢ３を選択し、ＤＡＣ＿Ｐ２６−１に供給する。マルチプレクサ２２−２は、表示データＤＢ６を選択し、ＤＡＣ＿Ｎ２７−２に供給する。又、制御信号５９Ｂによって時分割スイッチ４９Ｂがターンオンされ、バッファ２４−１はデータ線５（Ｂ３）を正極に駆動し、バッファ２４−３はデータ線５（Ｂ６）を負極に駆動する。これにより、当初、第１グループと第２グループとの境に配置されたデータ線５（Ｂ３）が駆動される。
【００６６】
次に、時間Ｔ２では、制御信号５９Ｂによって時分割スイッチ４９Ｂがターンオフされる。これにより、データ線５（Ｂ３）、５（Ｂ６）は、バッファ２４−１、２４−３から遮断され、表示データに応じた表示信号を保持する。データ線５（Ｂ３）、５（Ｂ６）に接続される各画素７はＴＦＴを介して駆動されるが、ＴＦＴはオン抵抗が高いために画素７は目的の電圧に達しなくともよく、時間Ｔ１から時間Ｔ２の期間は、データ線が目的の電圧に到達するまでの期間でよい。
【００６７】
次に、時間Ｔ３において、マルチプレクサ２２−１は、表示データＤＲ１を選択し、ＤＡＣ＿Ｐ２６−１に供給する。マルチプレクサ２２−２は、表示データＤＲ４を選択し、ＤＡＣ＿Ｎ２７−２に供給する。又、制御信号５１Ｂによって時分割スイッチ４１Ｂがターンオンされ、バッファ２４−１はデータ線５（Ｒ１）を正極に駆動し、バッファ２４−３でデータ線５（Ｒ４）を負極に駆動する。この時、データ線５（Ｒ４）に隣接するデータ線５（Ｂ３）は、カップリング容量によりΔＶｃ１（ΔＶｃの横の数字は変動した回数を示す）だけ変動する。時間Ｔ２から時間Ｔ３の期間は、１つのバッファに接続される時分割スイッチ同士の干渉を防ぐような時間が設定される。又、時分割スイッチ４９Ｂがターンオフしてから時分割スイッチ４１Ｂがターンオンされる。
【００６８】
時間Ｔ４では、時分割スイッチ４１Ｂはオン状態である。又、マルチプレクサ２２−１は、表示データＤＧ１を選択し、ＤＡＣ＿Ｎ２７−１に供給する。マルチプレクサ２２−２は、表示データＤＧ４を選択し、ＤＡＣ＿Ｐ２６−２に供給する。又、制御信号５２Ｂによって時分割スイッチ４２Ｂがターンオンされ、バッファ２４−２はデータ線６（Ｇ１）を負極に駆動し、バッファ２４−４はデータ線６（Ｇ４）を正極に駆動する。この時、データ線６（Ｇ１）、６（Ｇ４）に隣接するデータ線５（Ｒ１）、５（Ｒ４）は、バッファに接続されローインピーダンスのためにカップリング容量による電圧変動はしない。
【００６９】
次に、時間Ｔ５では、制御信号５１Ｂによって時分割スイッチ４１Ｂがターンオフされる。これによりデータ線５（Ｒ１）、５（Ｒ４）は、バッファ２４−１、２４−３から遮断され、表示データに応じた表示信号を保持する。時間Ｔ４から時間Ｔ５の期間に、データ線６（Ｇ１）、６（Ｇ４）は目的の電圧に到達するため、データ線５（Ｒ１）、５（Ｒ４）は、隣接するデータ線６（Ｇ１）、６（Ｇ４）からのカップリング容量の影響を受けないでバッファ２４−１、２４−３から遮断される。
【００７０】
時間Ｔ６では、時分割スイッチ４２Ｂはオン状態である。又、マルチプレクサ２２−１は、表示データＤＲ１の選択を解除し、新たに表示データＤＢ１を選択し、ＤＡＣ＿Ｐ２６−１に供給する。マルチプレクサ２２−２は、表示データＤＲ４の選択を解除し、新たに表示データＤＢ４を選択し、ＤＡＣ＿Ｎ２７−２に供給する。又、制御信号５３Ｂによって時分割スイッチ４３Ｂがターンオンされ、バッファ２４−１はデータ線５（Ｂ１）を正極に駆動し、バッファ２４−３はデータ線５（Ｂ４）を負極に駆動する。時間Ｔ５から時間Ｔ６の期間は、１つのバッファに接続される時分割スイッチ同士の干渉を防ぐような時間が設定される。又、時分割スイッチ４１Ｂがターンオフしてから時分割スイッチ４３Ｂがターンオンされる。
【００７１】
次に、時間Ｔ７では、制御信号５２Ｂによって時分割スイッチ４２Ｂがターンオフされる。これによりデータ線６（Ｇ１）、６（Ｇ４）は、バッファ２４−２、２４−４から遮断され、表示データに応じた表示信号を保持する。時間Ｔ６から時間Ｔ７の期間に、データ線５（Ｂ１）、５（Ｂ４）は目的の電圧に到達するため、データ線６（Ｇ１）、６（Ｇ４）は、データ線５（Ｂ１）、５（Ｂ４）からのカップリング容量の影響を受けないでバッファ２４−２、２４−４から遮断される。以下、時間Ｔ８から時間Ｔ１５までは、時間Ｔ３から時間Ｔ７と同様な動作を繰り返すので説明を割愛する。
【００７２】
時間Ｔ１６では、時分割スイッチ４７Ｂはオン状態である。又、マルチプレクサ２２−１は、表示データＤＢ２の選択を解除し、新たに表示データＤＧ３を選択し、ＤＡＣ＿Ｎ２７−１に供給する。マルチプレクサ２２−２は、表示データＤＢ５の選択を解除し、新たに表示データＤＧ６を選択し、ＤＡＣ＿Ｐ２６−２に供給する。又、制御信号４８Ｂによって時分割スイッチ４８Ｂがターンオンされ、バッファ２４−２はデータ線６（Ｇ３）を負極に駆動し、バッファ２４−４はデータ線６（Ｇ６）を正極に駆動する。この時、データ線６（Ｇ３）、６（Ｇ６）に隣接するデータ線５（Ｂ３）、５（Ｂ６）は、カップリング容量の影響を受ける。データ線５（Ｂ３）、５（Ｂ６）は、隣接するデータ線６（Ｇ３）、６（Ｇ６）とは極性が異なるので２回同じ方向にΔＶｃ２（ΔＶｃの横の数字は変動した回数を示す）だけ電圧変動する。
【００７３】
次に、時間Ｔ１７では、制御信号５７Ｂによって時分割スイッチ４７Ｂがターンオフされる。これによりデータ線５（Ｒ３）、５（Ｒ６）は、バッファ２４−１、２４−３から遮断され、表示データに応じた表示信号を保持する。時間Ｔ１６から時間Ｔ１７の期間に、データ線６（Ｇ３）、６（Ｇ６）は目的の電圧に到達するため、データ線５（Ｒ３）、５（Ｒ６）は、データ線６（Ｇ３）、６（Ｇ６）からのカップリング容量の影響を受けないでバッファ２４−１、２４−３から遮断される。
【００７４】
次に、時間Ｔ１８において、制御信号５９Ｂによって時分割スイッチ４９Ｂがターンオンされ、再度、データ線５（Ｂ３）、５（Ｂ６）がバッファ２４−１、２４−３により駆動される。データ線５（Ｂ３）は、時間Ｔ１から時間Ｔ２の期間に目的の電圧まで到達しているが、時間Ｔ１６において隣接するデータ線６（Ｇ３）、６（Ｒ４）のカップリング容量によりΔＶｃ２だけ電圧変動している。しかし、データ線５（Ｂ３）が表示信号Ｂ３、Ｂ６によって再度駆動されることで、その電圧変動分は補正される。又、データ線５（Ｂ６）も同様である。時間Ｔ１８から時間Ｔ１９の期間に、データ線５（Ｂ３）はΔＶｃ２分補正駆動されるが、データ線６（Ｒ４）は、データ線５（Ｂ３）のカップリング容量の影響を受けΔＶｃ２’だけ影響を受ける。しかし、このΔＶｃ２’は、ΔＶｃ２の１／１００程度で、約１ｍＶ程度であり、画質に影響しないレベルである。
【００７５】
次に、時間Ｔ１９では、制御信号５８Ｂによって時分割スイッチ４８Ｂはターンオフされる。これによりデータ線６（Ｇ３）、６（Ｇ６）は、バッファ２４−２、２４−４から遮断され、表示データに応じた表示信号を保持する。
【００７６】
次に、時間Ｔ２０では、制御信号５９Ｂによって時分割スイッチ４９Ｂがターンオフされる。これによりデータ線５（Ｂ３）、５（Ｂ６）は、バッファ２４−１、２４−３から遮断され、表示データに応じた表示信号を保持する。
【００７７】
以上、時間Ｔ０から時間Ｔ２１までが１水平期間に行われる。又、走査線４について説明すると、時間Ｔ１の前後に、走査線駆動回路１２によって第１の走査線４が活性化され、第１の走査線４に接続されるＴＦＴがターンオンし、データ線５、６に供給された表示信号Ｒ、Ｇ、Ｂが画素７に書き込まれる。そして、時間Ｔ２０の後で非活性され、ＴＦＴがターンオフし、データ線５、６に供給された表示信号Ｒ、Ｇ、Ｂが画素７に保持される。時間Ｔ２０から走査線４が非活性化されるまでの期間は、画素７が目的の電圧に達する期間を確保する。１フレーム、２走査線目の時間Ｔ２２からＴ４３では、極性切換スイッチ３９がターンオンされ、ＤＡＣ＿Ｐ２６−１、２６−２で選択された階調電圧がバッファ２４−２、２４−３にそれぞれ供給され、ＤＡＣ＿Ｎ２７−１、２７−２で選択された階調電圧がバッファ２４−１、２４−４にそれぞれ供給される。以下、時間Ｔ２３から時間Ｔ４２は、前述の時間Ｔ１からＴ２０と同様に動作する。
【００７８】
極性切換スイッチ３８、３９は、２フレーム、１走査線目では、極性切換スイッチ３９がターンオンされ、２フレーム、２走査線目では、極性切換スイッチ３８がターンオンされる。極性切換スイッチに関しては、３フレーム以降では、１フレームから２フレームの動作が繰り返される。
【００７９】
以上のように、本発明によるデータ線駆動回路１０Ｂでは、他のグループに隣接するデータ線（ここでは、第１グループのデータ線５（Ｂ３））は２度にわたり左右に隣接するデータ線（データ線６（Ｇ３）及びデータ線５（Ｒ４））のカップリング容量によって大きく電圧変動する。しかし、データ線５（Ｂ３）は電圧変動後に再度駆動されることによって、この電圧変動分はキャンセルされる。又、他のグループに隣接するデータ線（ここではデータ線５（Ｒ４））以外のデータ線は、カップリング容量による電圧変動は起こらない。他のグループに隣接するデータ線は、隣接する他のグループのデータ線（データ線５（Ｂ３）に駆動されるデータ線のカップリング容量の影響を受け、最悪で約１ｍＶ程度目的の電圧値から変動する。しかし、その変動量は表示むらを発生しないレベルである。更に、表示装置に表示される色Ｇ（緑）の感度は、Ｒ（赤）やＢ（青）に比べ良好であるため、データ線駆動回路１０Ｂは、最初に表示信号Ｇでデータ線を駆動せずに他の色の表示信号によって駆動することが好ましい。
【００８０】
ドット反転駆動では、正極の表示信号と負極の表示信号を異なるデータ線に同時に供給するので、正極の階調電圧生成回路３０ｐと、負極の階調電圧生成回路３０ｎが設けられる。本実施の形態でも、実施の形態１と同様に、１つのグループのデータ線の数が３の倍数であれば、階調電圧生成回路３０ｐ、３０ｎはＲＧＢ毎に独立にガンマ補正することができる。
【００８１】
表示むらの原因は、隣接するデータ線のカップリング容量による電圧変動以外にもＴＦＴのリークや、時分割スイッチ群４０Ｂなどのリークによるものもある。そのため、フレーム毎に書き込む順番を変えるのが好ましい。図１０を参照して、画素７への表示信号の書き込み順の一例を説明する。図１０は、第２の実施の形態における、１フレームから４フレームまでの隣接する走査線４−１、４−２上の画素７の書き込み順を示す概念図である。各画素７上の符号（例えばＲ１）は、当該画素７に書き込まれる表示信号に対応する符号であり、画素７内の番号は、書き込み順、＋又は−記号は書き込まれる信号の極性である。
【００８２】
例えば、図１０の第１走査線目では、１フレームと２フレームでは、左から順に駆動し、３フレームと４フレームでは右から順に駆動する。第２走査線目では、１フレームと２フレームでは、右から順に駆動し、３フレームと４フレームでは左から順に駆動する。
図１０に示すように、走査線４−１に接続される画素７は、１フレームと２フレームでは、データ線のグループ毎に図面左から順に時分割に駆動される（駆動順をデータ線に入力される表示信号の符号で表すと、第１グループはＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、Ｇ３、Ｂ３の順、第２グループはＲ４、Ｇ４、Ｂ４、Ｒ５、Ｇ５、Ｂ５、Ｒ６、Ｇ６、Ｂ６の順）。又、３フレームと４フレームでは、データ線のグループ毎に図面右から順に駆動される（同様に、第１グループはＢ３、Ｇ３、Ｒ３、Ｂ２、Ｇ２、Ｒ２、Ｂ１、Ｇ１、Ｒ１の順、第２グループはＢ６、Ｇ６、Ｒ６、Ｂ５、Ｇ５、Ｒ５、Ｂ４、Ｇ４、Ｒ４の順）。走査線４−２に接続される画素７は、１フレームと２フレームでは、データ線のグループ毎に図面右から順に駆動される。（同様に、第１グループはＢ３、Ｇ３、Ｒ３、Ｂ２、Ｇ２、Ｒ２、Ｂ１、Ｇ１、Ｒ１の順、第２グループはＢ６、Ｇ６、Ｒ６、Ｂ５、Ｇ５、Ｒ５、Ｂ４、Ｇ４、Ｒ４の順）。又、３フレームと４フレームでは、データ線のグループ毎に図面左から順に駆動される（同様に、第１グループはＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、Ｇ３、Ｂ３の順、第２グループはＲ４、Ｇ４、Ｂ４、Ｒ５、Ｇ５、Ｂ５、Ｒ６、Ｇ６、Ｂ６の順）。すなわち、図９に示される時間Ｔ０からＴ２１までの期間が左から順に駆動される場合であり、時間Ｔ２２からＴ４２までの期間が右から順に駆動される例である。
【００８３】
又、１走査線目のデータ線５（Ｒ１）の画素７は、「１フレームの極性と順番、２フレームの極性と順番、３フレームの極性と順番、４フレームの極性と順番」とすると、図１０では、「＋１、−１、＋９、−９」の順番に駆動されるが、「＋１、−９、＋９、−１」の順に駆動してもよい。その他の画素７についても同様である。
【００８４】
第１の実施の形態では、１つのグループのデータ線数が６本で、画素７がライン反転駆動される例で説明した。又、第２の実施の形態では、１つのグループのデータ線数が９本で、画素７は左右上下の４方向とも極性が異なるドット反転駆動される例を説明した。しかし、第１の実施の形態と第２の実施の形態を組み合わせて、図１１に示すように、１つのグループのデータ線数が６本で、グループ間の画素だけは、３方向で極性が異なるように駆動することも可能である。
【００８５】
４．第３の実施の形態
図３、図１２から図１４を参照して、本発明によるデータ線駆動回路１０の第３の実施の形態を説明する。第３の実施の形態における表示装置１００は、図３におけるデータ線駆動回路１０として、画素７に対しドット反転駆動を行うデータ線駆動回路１０Ｃを具備する。ドット反転駆動では、上下左右に隣り合う画素７の極性が異なるように駆動する駆動方法である。ドット反転駆動では、コモン電極の電圧が固定されているのが一般的である。そして、データ線駆動回路１０Ｃで極性を反転させる。本実施の形態では、１つのグループのデータ線数が６本である場合を一例に説明する。
【００８６】
（構成）
図１２は、第３の実施の形態におけるデータ線駆動回路１０Ｃの出力部における構成を示す回路図である。図１２を参照して、第３の実施の形態におけるデータ線駆動回路１０Ｃの出力部における構成の詳細を説明する。データ線駆動回路１０Ｃは、少なくともデータラッチ２１、マルチプレクサ２２、ＤＡＣ＿Ｐ２６、ＤＡＣ＿Ｎ２７、バッファ２４、極性切換スイッチ３８、３９、階調電圧生成回路３０ｎ、３０ｐ、時分割スイッチ群４０Ｃを備える。更に、図示しないがシフトレジスタ、データレジスタ、フレームメモリなどを内蔵してもよい。マルチプレクサ２２や時分割スイッチ群４０Ｃは、信号処理回路１１からの制御信号で制御される。
【００８７】
ＤＡＣ＿Ｐ２６は、正極性の階調電圧Ｖを発生する階調電圧生成回路３０ｐに接続され、正極性の表示信号をバッファ２４に出力する。ＤＡＣ＿Ｎ２７は、負極性の階調電圧Ｖを発生する階調電圧生成回路３０ｎに接続され、負極性の表示信号をバッファ２４に出力する。ＤＡＣ＿Ｐ２６及びＤＡＣ＿Ｎとバッファ２４との間には極性切換スイッチ３８、３９が設けられ、バッファ２４との接続が制御される。極性切換スイッチ３８、３９は図示しない極性切換信号ＰＯＬに応じてターンオン又はターンオフが制御される。極性スイッチ３９がターンオフすると極性切換スイッチ３８はターンオンし、ＤＡＣ＿Ｐ２６とバッファ２４とが接続される。極性スイッチ３８がターンオフすると極性切換スイッチ３９はターンオンし、ＤＡＣ＿Ｎ２７とバッファ２４とが接続される。バッファ２４の出力端子２５は時分割スイッチ群４０Ｂを介してデータ線５、６に接続される。時分割スイッチ群４０Ｃは、時分割スイッチ４１Ｃ〜４６Ｃを備え、バッファ２４とデータ線５、６との間の接続を制御する。
【００８８】
ここで、データ線５とデータ線６は交互に配線された複数のデータ線である。説明の明確化のため、本実施の形態に係る表示装置１００は、それぞれ６本ずつ計１２本のデータ線５、６を備えるものとする。尚、表示装置１００に設けられるデータ線５、６の数はこの限りではなく、通常１２本以上設けられることは言うまでもない。データ線駆動回路１０Ｃの出力端子６０はデータ線５、６に接続され、ドライバＩＣ１は出力端子６０を介して表示信号Ｒ、Ｇ、Ｂをデータ線５、６に出力する。尚、「Ｒ、Ｇ、Ｂ」はそれぞれ「赤、緑、青」に対応する。以下では、表示信号Ｒ、Ｇ、Ｂが入力されるデータ線５、６を、それぞれデータ線５（Ｒ、Ｇ、Ｂ）、６（Ｒ、Ｇ、Ｂ）と称す。例えば、表示信号Ｒｎが入力されるデータ線をデータ線５（Ｒｎ）と称す。
【００８９】
第３の実施の形態における表示装置１００に設けられるデータ線５及び６の並び順を、データ線に入力される表示信号の符号で表すと、行方向に連続して（Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４、Ｂ４）の順に配置される。データ線５とデータ線６は交互に配置されているので、データ線５には表示信号Ｒ１、Ｂ１、Ｇ２、Ｒ３、Ｂ３、Ｇ４が入力され、データ線６には表示信号Ｇ１、Ｒ２、Ｂ２、Ｇ３、Ｒ４、Ｂ４が入力される。
【００９０】
本実施の形態におけるデータ線駆動回路１０Ｃは、出力端子２５−１、２５−３がそれぞれ３本のデータ線５に接続されるバッファ２４−１、２４−３と、出力端子２５−２、２５−４がそれぞれ３本のデータ線６に接続されるバッファ２４−２、２４−４とを具備する。詳細には、バッファ２４−１はデータ線５（Ｒ１、Ｂ１、Ｇ２）と電気的に接続又は遮断され、バッファ２４−３は、データ線５（Ｒ３、Ｂ３、Ｇ４）と電気的に接続又は遮断される。又、バッファ２４−２は、データ線６（Ｇ１、Ｒ２、Ｂ２）と電気的に接続又は遮断され、バッファ２４−４はデータ線６（Ｇ３、Ｒ４、Ｂ４）と電気的に接続又は遮断される。
【００９１】
図１２を参照して、データ線駆動回路１０Ｃは、第１グループのデータ線５、６に対して表示データＤＲ、ＤＧ、ＤＢを供給するデータラッチ２１−１と、第２グループのデータ線５、６に対して表示データＤＲ、ＤＧ、ＤＢを供給するデータラッチ２１−２とを具備する。又、データラッチ２１−１に接続され、データラッチ２１−１内の表示データを選択し、ＤＡＣ＿Ｐ２６−１及びＤＡＣ＿Ｎ２７−１に出力するマルチプレクサ２２−１と、データラッチ２１−２に接続され、データラッチ２１−２内の表示データを選択し、ＤＡＣ＿Ｐ２６−２及びＤＡＣ＿Ｎ２７−２に出力するマルチプレクサ２２−２とを具備する。更に、ＤＡＣ＿Ｐ２６−１及びＤＡＣ＿Ｎ２７−１は、極性切換スイッチ３８、３９を介してバッファ２４−１及びバッファ２４−２に接続され、ＤＡＣ＿Ｐ２６−２及びＤＡＣ＿Ｎ２７−２は、極性切換スイッチ３８、３９を介してバッファ２４−３及びバッファ２４−４に接続される。ここではデータ線５、６の数（１２本）に対応してバッファ２４の数を４つとして説明するが、データ線５、６の数に応じてその数が増減することは言うまでもない。又、１つのバッファ２４に接続されるデータ線５、６の数は３の倍数であれば、３本でなくてもよい。
【００９２】
次に、時分割スイッチ群４０Ｃを詳細に説明する。バッファ２４−１とデータ線５（Ｒ１、Ｂ１、Ｇ２）との間には、第１のスイッチである時分割スイッチ４１Ｃ、４３Ｃ、４５Ｃがそれぞれ設けられる。又、バッファ２４−２とデータ線６（Ｇ１、Ｒ２、Ｂ２）との間には、第２のスイッチである時分割スイッチ４２Ｃ、４４Ｃ、４６Ｃがそれぞれ設けられる。同様に、バッファ２４−３とデータ線５（Ｒ３、Ｂ３、Ｇ４）との間には、第２のスイッチである時分割スイッチ４６Ｃ、４４Ｃ、４２Ｃがそれぞれ設けられる。又、バッファ２４−４とデータ線６（Ｇ３、Ｒ４、Ｂ４）との間には、第１のスイッチである時分割スイッチ４５Ｃ、４３Ｃ、４１Ｃがそれぞれ設けられる。時分割スイッチ４１Ｃ〜４６Ｃは、信号処理回路１１で生成される制御信号５１Ｃ〜５６Ｃでそれぞれ制御される。ここで、表示信号Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２が入力されるデータ線を第１グループ、表示信号Ｒ３、Ｇ３、Ｂ３、Ｒ４、Ｇ４、Ｂ４が入力されるデータ線を第２グループとする。従来技術によるｎ時分割駆動の場合、ｎ本の制御信号によって時分割スイッチを制御していたが、本実施の形態では、１つのグループは２つのバッファ２４で駆動され、それぞれ１つのバッファ２４でｎ本ずつのデータ線を時分割に駆動し、１つのグループに接続される時分割スイッチは（ｎ＋ｎ）本の制御信号によって制御される。例えば、第１グループ（又は第２グループ）のデータ線に接続される時分割スイッチ４１Ｃ〜４６Ｃは６本の制御信号５１Ｃ〜５６Ｃによって制御される。
【００９３】
（動作）
図１３を参照して、本発明によるデータ線駆動回路１０Ｃのデータ線駆動動作について説明する。図１３は、２水平期間における時分割スイッチ群４０Ｃ、及び極性切換スイッチ３８、３９の動作を示すタイミングチャートである。
【００９４】
水平同期信号Ｈｓｙｎｃに応じた水平期間中にデータレジスタ又はフレームメモリで保持していた表示データＤＲ、ＤＧ、ＤＢがデータラッチ２１にラッチされる。
【００９５】
１フレーム、第１水平期間では、極性切換スイッチ３８がターンオンされ、ＤＡＣ＿Ｐ２６−１、２６−２で選択された電圧がバッファ２４−１、２４−３にそれぞれ供給され、ＤＡＣ＿Ｎ２７−１、２７−２で選択された電圧がバッファ２４−２、２４−４にそれぞれ供給される。又、第１水平期間内では第１の走査線４が活性化され、走査線に接続される画素７のＴＦＴがターンオンし、画素７に表示信号がそれぞれ書き込まれる。第１水平期間終了直前に、ＴＦＴがターンオフされ、その時点での表示信号が画素７にそれぞれ保持される。同様に、２フレーム、第２水平期間では、極性切換スイッチ３９がターンオンされ、ＤＡＣ＿Ｐ２６−１、２６−２で選択された電圧がバッファ２４−２、２４−４にそれぞれ供給され、ＤＡＣ＿Ｎ２７−１、２７−２で選択された電圧がバッファ２４−１、２４−３にそれぞれ供給される。又、第２水平期間内では第２の走査線４が活性化され、走査線に接続される画素７のＴＦＴがターンオンされ、画素７に表示信号がそれぞれ書き込まれる。第２水平期間終了直前に、ＴＦＴがターンオフされ、その時点での表示信号が画素７にそれぞれ保持される。
【００９６】
先ず、時間Ｔ１において、マルチプレクサ２２−１は表示データＤＲ１を選択し、ＤＡＣ＿Ｐ２６−１に供給する。マルチプレクサ２２−２は、表示データＤＢ４を選択し、ＤＡＣ＿Ｎ２７−２に供給する。又、制御信号５１Ｃによって時分割スイッチ４１Ｃがターンオンされ、バッファ２４−１はデータ線５（Ｒ１）を正極に駆動し、バッファ２４−４はデータ線６（Ｂ４）を負極に駆動する。
【００９７】
次に、時間Ｔ２では、時分割スイッチ４１Ａはオン状態である。又、マルチプレクサ２２−１は、表示データＤＧ１を選択し、ＤＡＣ＿Ｎ２７−１に供給する。マルチプレクサ２２−２は、表示データＤＧ４を選択し、ＤＡＣ＿Ｐ２６−２に供給する。又、制御信号５２Ｃによって時分割スイッチ４２Ｃがターンオンされ、バッファ２４−２はデータ線６（Ｇ１）を負極に駆動し、バッファ２４−３はデータ線５（Ｇ４）を正極に駆動する。この時、データ線６（Ｇ１）、５（Ｇ４）に隣接するデータ線５（Ｒ１）、６（Ｂ４）は、バッファに接続されローインピーダンスのためにカップリング容量による電圧変動はしない。
【００９８】
次に、時間Ｔ３では、制御信号５１Ｃによって時分割スイッチ４１Ｃがターンオフされる。これによりデータ線５（Ｒ１）、６（Ｂ４）は、バッファ２４−１、２４−４から遮断され、表示データに応じた表示信号を保持する。時間Ｔ２から時間Ｔ３の期間に、データ線６（Ｇ１）、５（Ｇ４）は目的の電圧に到達するため、データ線５（Ｒ１）、６（Ｂ４）は、隣接するデータ線６（Ｇ１）、５（Ｇ４）からのカップリング容量の影響を受けないでバッファ２４−１、２４−４から遮断される。
【００９９】
時間Ｔ４では、時分割スイッチ４２Ｃはオン状態である。又、マルチプレクサ２２−１は、表示データＤＲ１の選択を解除し、新たに表示データＤＢ１を選択し、ＤＡＣ＿Ｐ２６−１に供給する。マルチプレクサ２２−２は、表示データＤＢ４の選択を解除し、新たに表示データＤＲ４を選択し、ＤＡＣ＿Ｎ２７−２に供給する。又、制御信号５３Ｃによって時分割スイッチ４３Ｃがターンオンされ、バッファ２４−１はデータ線５（Ｂ１）を正極に駆動し、バッファ２４−４はデータ線６（Ｒ４）を負極に駆動する。時間Ｔ３から時間Ｔ４の期間は、１つのバッファに接続される時分割スイッチ同士の干渉を防ぐような時間が設定される。又、時分割スイッチ４１Ｃがターンオフしてから時分割スイッチ４３Ｃがターンオンされる。
【０１００】
次に、時間Ｔ５では、制御信号５２Ｃによって時分割スイッチ４２Ｃがターンオフされる。これによりデータ線６（Ｇ１）、５（Ｇ４）は、バッファ２４−２、２４−３から遮断され、表示データに応じた表示信号を保持する。時間Ｔ４から時間Ｔ５の期間に、データ線５（Ｂ１）、６（Ｒ４）は目的の電圧に到達するため、データ線６（Ｇ１）、５（Ｇ４）は、データ線５（Ｂ１）、６（Ｒ４）からのカップリング容量の影響を受けないでバッファ２４−２、２４−４から遮断される。以下、時間Ｔ６から時間Ｔ１２までは、時間Ｔ１から時間Ｔ５と同様な動作を繰り返すので説明を割愛する。
【０１０１】
ここで、時間Ｔ１０において、時分割スイッチ４６Ｃがターンオンされると、隣接するデータ線６（Ｂ２）とデータ線５（Ｒ３）には同時に表示信号Ｂ２、Ｒ３が入力される。又、時間Ｔ１２において、時分割スイッチ４６Ｃがターンオフされると、データ線６（Ｂ２）とバッファ２４−２との間、及びデータ線５（Ｒ３）とバッファ２４−３との間は同時に遮断される。このため、隣接するデータ線６（Ｂ２）とデータ線５（Ｒ３）は、相互にカップリング容量の影響を与えることなく目的の電圧値に駆動される。
【０１０２】
以上、時間Ｔ１から時間Ｔ１２までが１水平期間に行われる。又、走査線４について説明すると、時間Ｔ１１の前後に、走査線駆動回路１２によって所定の走査線４が活性化され、走査線４に接続されるＴＦＴがターンオンし、データ線５、６に供給された表示信号Ｒ、Ｇ、Ｂが画素７に書き込まれる。そして、時間Ｔ１２の後で非活性化され、ＴＦＴがターンオフし、データ線５、６に供給された表示信号Ｒ、Ｇ、Ｂが画素７に保持される。時間Ｔ１２から走査線４が非活性化されるまでの期間は、画素７が目的の電圧に達する期間を確保する。１フレーム、２走査線目の時間Ｔ１３からＴ２４では、極性切換スイッチ３９がターンオンされ、ＤＡＣ＿Ｐ２６−１、２６−２で選択された階調電圧がそれぞれバッファ２４−２、２４−４にそれぞれ供給され、ＤＡＣ＿Ｎ２７−１、２７−２で選択された階調電圧がそれぞれバッファ２４−１、２４−３にそれぞれ供給される。以下、時間Ｔ１３から時間Ｔ２４は、前述の時間Ｔ１からＴ１２と同様に動作し、データ線６（Ｂ２）、５（Ｒ３）からデータ線５（Ｒ１）、６（Ｂ４）まで順に駆動される。
【０１０３】
極性切換スイッチ３８、３９は、２フレーム、１走査線目では、極性切換スイッチ３９がターンオンされ、２フレーム、２走査線目では、極性切換スイッチ３８がターンオンされる。極性切換スイッチに関しては、３フレーム以降では、１フレームから２フレームの動作が繰り返される。
【０１０４】
表示むらの原因は、隣接するデータ線のカップリング容量による電圧変動以外にもＴＦＴのリークや、時分割スイッチ群４０Ｃなどのリークによるものもある。そのため、フレーム毎に書き込む順番を変えるのが好ましい。図１４を参照して、画素７への表示信号の書き込み順の一例を説明する。図１４は、第３の実施の形態における、１フレームから４フレームまでの隣接する走査線４−１、４−２上の画素７の書き込み順を示す概念図である。各画素７上の符号（例えばＲ１）は、当該画素７に書き込まれる表示信号に対応する符号であり、画素７内の番号は、書き込み順、＋又は−記号は書き込まれる信号の極性である。
【０１０５】
例えば、図１４の第１走査線目では、１フレームと２フレームでは、第１グループは左から順に、第２グループは右から順に駆動され、３フレームと４フレームでは、第１グループは左からから順に、第２グループは左から順に駆動される。第２走査線目では、１フレームと２フレームでは、第１グループは右から順に、第２グループは左から順に駆動され、３フレームと４フレームでは第１グループは左からから順に、第２グループは右から順に駆動される。
【０１０６】
すなわち、図１４に示すように、走査線４−１に接続される画素７は、１フレームと２フレームでは、駆動順をデータ線に入力される表示信号の符号で表すと、第１グループはＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２の順、第２グループはＢ４、Ｇ４、Ｒ４、Ｂ３、Ｇ３、Ｒ３の順で駆動される。又、３フレームと４フレームでは、同様に、第１グループはＢ２、Ｇ２、Ｒ２、Ｂ１、Ｇ１、Ｒ１の順、第２グループはＲ３、Ｇ３、Ｂ３４、Ｇ４、Ｒ４の順で駆動される。走査線４−２に接続される画素７は、１フレームと２フレームでは、同様に、第１グループはＢ２、Ｇ２、Ｒ２、Ｂ１、Ｇ１、Ｒ１の順、第２グループはＢ３、Ｇ３、Ｒ３、Ｂ４、Ｇ４、Ｒ４の順で駆動される。又、３フレームと４フレームでは、同様に、第１グループはＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、Ｇ３、Ｂ３の順、第２グループはＲ４、Ｇ４、Ｂ４、Ｂ３、Ｇ３、Ｒ３の順で駆動される。
【０１０７】
又、１走査線目のデータ線５（Ｒ１）の画素７は、「１フレームの極性と順番、２フレームの極性と順番、３フレームの極性と順番、４フレームの極性と順番」とすると、図１４では、「＋１、−１、＋６、−６」の順番に駆動されるが、「＋１、−６、＋６、−１」の順に駆動してもよい。その他の画素７についても同様である。
【０１０８】
以上のように、本発明によるデータ線駆動ドライバ１０によれば、データ線の駆動タイミングを適切に制御することで、データ線間のカップリング容量を抑制することができる。このため、カップリング容量抑制のためデータ線の配線間隔を広くする必要がなく回路面積を縮小することができる。又、データ線に接続する時分割スイッチによってデータ線を選択駆動しているため、すくなくとも２色の色毎に独立にガンマ補正する場合においても、ドライバＩＣ内部に階調電圧生成回路を色毎に設ける必要がなくチップ面積を縮小しつつ、時分割駆動時における表示装置１００の表示むらを改善することができる。
【０１０９】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【図面の簡単な説明】
【０１１０】
【図１】図１は、従来技術によるデータ線駆動回路における時分割スイッチの構成を示す回路図である。
【図２】図２は、従来技術による時分割スイッチの動作を示すタイミングチャートである。
【図３】図３は、本発明による表示装置の実施の形態における構成を示すブロック図である。
【図４】図４は、本発明によるデータ線駆動回路の第１の実施の形態における構成を示す回路図である。
【図５】図５は、本発明によるデータ線駆動回路の第１の実施の形態におけるタイミングチャートである。
【図６】図６は、本発明による階調電圧生成回路の実施の形態における構成を示す回路図である。
【図７】図７は、本発明によるデータ線駆動回路の第１の実施形態における画素の書き込み順序を模式した概念図である。
【図８】図８は、本発明によるデータ線駆動回路の第２の実施の形態における構成を示す回路図である。
【図９】図９は、本発明によるデータ線駆動回路の第２の実施の形態におけるタイミングチャートである。
【図１０】図１０は、本発明によるデータ線駆動回路の第２の実施形態における画素の書き込み順序を模式した概念図である。
【図１１】図１１は、本発明によるデータ線駆動回路の第１の実施の形態と第２の実施の形態を組み合わせた形態における画素の書き込み順序を模式下概念図である。
【図１２】図１２は、本発明によるデータ線駆動回路の第３の実施の形態における構成を示す回路図である。
【図１３】図１３は、本発明によるデータ線駆動回路の第３の実施の形態におけるタイミングチャートである。
【図１４】図１４は、本発明によるデータ線駆動回路の第３の実施形態における画素の書き込み順序を模式した概念図である。
【符号の説明】
【０１１１】
１：ドライバＩＣ
２：パネル基板
３：表示領域
４、４−１、４−２：走査線
５、６：データ線
７：画素
１０：データ線駆動回路
１１：信号処理回路
１２：走査線駆動回路
１３：電源回路
２１：データラッチ回路
２２、３２：マルチプレクサ
２３、３１、２６、２７：Ｄ／Ａ変換回路
２４、３４：バッファ
２５：出力ノード
３０：階調電圧生成回路
３３：ガンマ補正データ
３５、３６：抵抗ストリング
３８、３９：極性切換スイッチ
４０Ａ、４０Ｂ、４０Ｃ：時分割スイッチ群
４１Ａ〜４６Ａ、４１Ｂ〜４９Ｂ、４１Ｃ〜４６Ｃ：時分割スイッチ
５１Ａ〜５６Ａ、５１Ｂ〜５９Ｂ、５１Ｃ〜５６Ｃ：制御信号
６０：表示信号出力端子
１００：表示装置
【特許請求の範囲】
【請求項１】
表示領域の複数の第１のデータ線のうち、接続するデータ線を駆動する第１のバッファと、
前記表示領域に設けられ、前記複数の第１のデータ線と交互に配置される複数の第２のデータ線のうち、接続するデータ線を駆動する第２のバッファと、
第１のオン期間において、前記第１のバッファと、前記複数の第１のデータ線のいずれかとを選択的に接続する複数の第１のスイッチと、
第２のオン期間において、前記複数の第２のデータ線のうち前記第１のバッファに接続されたデータ線に隣接するデータ線と前記第２のバッファとを接続する第２のスイッチと、
を具備し、
前記第１のオン期間と前記第２のオン期間は所定の期間重複し、
前記複数の第１のスイッチのそれぞれは、オン期間を重複せずに前記複数の第１のデータ線のいずれかと前記第１のバッファとを接続する
データ線駆動回路。
【請求項２】
請求項１に記載のデータ線駆動回路において、
ｎ本の前記複数の第１のデータ線は、ｎ本の前記複数の第１のスイッチのそれぞれを介して前記第１のバッファに接続され、
ｍ本の前記複数の第２のデータ線は、ｍ本の前記複数の第２のスイッチのそれぞれを介して前記第２のバッファに接続され、
前記複数の第１のスイッチはｎ本の制御信号によって前記複数の第１のデータ線と前記第１のバッファとを接続し、
前記複数の第２のスイッチはｍ本の制御信号によって前記複数の第２のデータ線と前記第２のバッファとを接続する
データ線駆動回路。
【請求項３】
請求項２に記載のデータ線駆動回路において、
前記複数の第１のデータ線と前記複数の第２のデータ線は、１番目からｎ＋ｍ番目までの所定の順番で駆動されるグループを形成し、
前記グループにおいて、ｎ＋ｍ番目に駆動されるデータ線は、１番目に駆動されるデータ線の駆動時間と同じ時間に駆動され、ｎ＋ｍ番目に再度駆動される
データ線駆動回路。
【請求項４】
請求項２に記載のデータ線駆動回路において、
前記複数の第１のデータ線と前記複数の第２のデータ線は、１番目からｎ＋ｍ番目まで所定の順番で駆動されるグループを形成し、
前記グループにおいて、ｎ＋ｍ番目に駆動されるデータ線は、１番目に駆動されるデータ線の駆動時間より先に駆動され、ｎ＋ｍ番目に再度駆動される
データ線駆動回路。
【請求項５】
請求項３又は４に記載のデータ線駆動回路において、
前記グループは複数あり、
前記複数のグループのうち、第１のグループにおける前記１番目に駆動されるデータ線と第２のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線は隣接する
データ線駆動回路。
【請求項６】
請求項３又は４に記載のデータ線駆動回路において、
前記グループは複数あり、
前記複数のグループのうち、第１のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線と第２のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線は隣接し、
前記第１のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線に入力される表示信号に対応する色と、前記第２のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線に入力される表示信号に対応する色は異なる
データ線駆動回路。
【請求項７】
請求項２から６いずれか１項に記載のデータ線駆動回路において、
ｎ＋ｍは３の倍数であり、前記第１及び第２のスイッチの重複するオン期間において、前記第１のバッファと前記第２のバッファはそれぞれ、互いに異なる色に対応した表示信号を前記第１のデータ線と前記第２のデータ線に出力する
データ線駆動回路。
【請求項８】
請求項１に記載のデータ線駆動回路において、
一の水平期間中に、前記第１のバッファは、前記複数の第１のデータ線の１つを少なくとも２回駆動する
データ線駆動回路。
【請求項９】
請求項１から８に記載のデータ線駆動回路と、
前記複数の第１のデータ線と前記第２のデータ線とを備える表示領域とを具備する
表示装置。
【請求項１０】
第１のオン期間において、第１のスイッチが、第１のデータ線と第１のバッファとを接続するステップと、
第２のオン期間において、第２のスイッチが、第１のデータ線に隣接する第２のデータ線と第２のバッファとを接続するステップと、
第３のオン期間において、前記第３のスイッチが、前記第２のデータ線に隣接する第３のデータ線と前記第１のバッファとを接続するステップと、
前記第１のバッファが前記接続された第１のデータ線を駆動するステップと、
前記第２のバッファが前記接続された第２のデータ線を駆動するステップと、
前記第１のバッファが前記接続された第３のデータ線を駆動するステップと、
を具備し、
前記第１のオン期間と前記第２のオン期間は所定の期間重複し、
前記第１のオン期間の終了後、前記第３のオン期間が開始される
データ線駆動方法。
【請求項１１】
第１のオン期間において、複数の第１のスイッチのいずれかが、第１のバッファと、表示領域に設けられる複数の第１のデータ線のいずれかとを選択的に接続するステップと、
第２のオン期間において、複数の第２のスイッチのいずれかが、前記表示領域に設けられ、前記複数の第１のデータ線と交互に配置される複数の第２のデータ線のうち、前記第１のバッファに接続されたデータ線に隣接するデータ線と、第２のバッファとを接続するステップと、
前記第１のバッファが、前記第１のバッファに接続されたデータ線を駆動するステップと、
前記第２のバッファが、前記第２のバッファに接続されたデータ線を駆動するステップと、
を具備し、
前記第１のオン期間と前記第２のオン期間は所定の期間重複し、
前記複数の第１のスイッチのそれぞれは、オン期間を重複せずに前記複数の第１のデータ線のいずれかと前記第１のバッファとを接続する
データ線駆動方法。
【請求項１２】
請求項１１に記載のデータ線駆動方法において、
ｎ本の前記複数の第１のデータ線とｍ本の前記複数の第２のデータ線は、１番目からｎ＋ｍ番目までの所定の順番で駆動されるグループを形成し、
前記グループにおいて、前記第１のバッファが、１番目のデータ線を駆動する第１駆動ステップと、
前記グループにおいて、前記第２のバッファが、前記第１駆動ステップと同じ時間にｎ＋ｍ番目のデータ線を駆動する第２駆動ステップと、
前記第２のバッファが前記第２駆動ステップで駆動したデータ線をｎ＋ｍ番目に再度駆動する第３駆動ステップと、
を更に具備する
データ線駆動方法。
【請求項１３】
請求項１１に記載のデータ線駆動方法において、
ｎ本の前記複数の第１のデータ線とｍ本の前記複数の第２のデータ線は、１番目からｎ＋ｍ番目までの所定の順番で駆動されるグループを形成し、
前記グループにおいて、前記第２のバッファが、ｎ＋ｍ番目のデータ線を駆動する第４駆動ステップと、
前記グループにおいて、前記第１のバッファが、前記第４駆動ステップより後に１番目のデータ線を駆動する第５駆動ステップと、
前記第２のバッファが前記第５駆動ステップで駆動したデータ線をｎ＋ｍ番目に再度駆動する第６駆動ステップと、
を更に具備する
データ線駆動方法。
【請求項１４】
請求項１２又は１３に記載のデータ線駆動方法において、
前記グループは複数あり、
前記複数のグループのうち、第１のグループにおける前記１番目に駆動されるデータ線と第２のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線は隣接する
データ線駆動方法。
【請求項１５】
請求項１２又は１３に記載のデータ線駆動方法において、
前記グループは複数あり、
前記複数のグループのうち、第１のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線と第２のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線は隣接し、
前記第１のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線に入力される表示信号に対応する色と、前記第２のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線に入力される表示信号に対応する色は異なる
データ線駆動方法。
【請求項１６】
請求項１２から１５いずれか１項に記載のデータ線駆動方法において、
ｎ＋ｍは３の倍数であり、前記重複するオン期間において、前記第１のバッファと前記第２のバッファはそれぞれ、互いに異なる色に対応した表示信号を前記第１のデータ線と前記第２のデータ線に出力する
データ線駆動方法。
【請求項１】
表示領域の複数の第１のデータ線のうち、接続するデータ線を駆動する第１のバッファと、
前記表示領域に設けられ、前記複数の第１のデータ線と交互に配置される複数の第２のデータ線のうち、接続するデータ線を駆動する第２のバッファと、
第１のオン期間において、前記第１のバッファと、前記複数の第１のデータ線のいずれかとを選択的に接続する複数の第１のスイッチと、
第２のオン期間において、前記複数の第２のデータ線のうち前記第１のバッファに接続されたデータ線に隣接するデータ線と前記第２のバッファとを接続する第２のスイッチと、
を具備し、
前記第１のオン期間と前記第２のオン期間は所定の期間重複し、
前記複数の第１のスイッチのそれぞれは、オン期間を重複せずに前記複数の第１のデータ線のいずれかと前記第１のバッファとを接続する
データ線駆動回路。
【請求項２】
請求項１に記載のデータ線駆動回路において、
ｎ本の前記複数の第１のデータ線は、ｎ本の前記複数の第１のスイッチのそれぞれを介して前記第１のバッファに接続され、
ｍ本の前記複数の第２のデータ線は、ｍ本の前記複数の第２のスイッチのそれぞれを介して前記第２のバッファに接続され、
前記複数の第１のスイッチはｎ本の制御信号によって前記複数の第１のデータ線と前記第１のバッファとを接続し、
前記複数の第２のスイッチはｍ本の制御信号によって前記複数の第２のデータ線と前記第２のバッファとを接続する
データ線駆動回路。
【請求項３】
請求項２に記載のデータ線駆動回路において、
前記複数の第１のデータ線と前記複数の第２のデータ線は、１番目からｎ＋ｍ番目までの所定の順番で駆動されるグループを形成し、
前記グループにおいて、ｎ＋ｍ番目に駆動されるデータ線は、１番目に駆動されるデータ線の駆動時間と同じ時間に駆動され、ｎ＋ｍ番目に再度駆動される
データ線駆動回路。
【請求項４】
請求項２に記載のデータ線駆動回路において、
前記複数の第１のデータ線と前記複数の第２のデータ線は、１番目からｎ＋ｍ番目まで所定の順番で駆動されるグループを形成し、
前記グループにおいて、ｎ＋ｍ番目に駆動されるデータ線は、１番目に駆動されるデータ線の駆動時間より先に駆動され、ｎ＋ｍ番目に再度駆動される
データ線駆動回路。
【請求項５】
請求項３又は４に記載のデータ線駆動回路において、
前記グループは複数あり、
前記複数のグループのうち、第１のグループにおける前記１番目に駆動されるデータ線と第２のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線は隣接する
データ線駆動回路。
【請求項６】
請求項３又は４に記載のデータ線駆動回路において、
前記グループは複数あり、
前記複数のグループのうち、第１のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線と第２のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線は隣接し、
前記第１のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線に入力される表示信号に対応する色と、前記第２のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線に入力される表示信号に対応する色は異なる
データ線駆動回路。
【請求項７】
請求項２から６いずれか１項に記載のデータ線駆動回路において、
ｎ＋ｍは３の倍数であり、前記第１及び第２のスイッチの重複するオン期間において、前記第１のバッファと前記第２のバッファはそれぞれ、互いに異なる色に対応した表示信号を前記第１のデータ線と前記第２のデータ線に出力する
データ線駆動回路。
【請求項８】
請求項１に記載のデータ線駆動回路において、
一の水平期間中に、前記第１のバッファは、前記複数の第１のデータ線の１つを少なくとも２回駆動する
データ線駆動回路。
【請求項９】
請求項１から８に記載のデータ線駆動回路と、
前記複数の第１のデータ線と前記第２のデータ線とを備える表示領域とを具備する
表示装置。
【請求項１０】
第１のオン期間において、第１のスイッチが、第１のデータ線と第１のバッファとを接続するステップと、
第２のオン期間において、第２のスイッチが、第１のデータ線に隣接する第２のデータ線と第２のバッファとを接続するステップと、
第３のオン期間において、前記第３のスイッチが、前記第２のデータ線に隣接する第３のデータ線と前記第１のバッファとを接続するステップと、
前記第１のバッファが前記接続された第１のデータ線を駆動するステップと、
前記第２のバッファが前記接続された第２のデータ線を駆動するステップと、
前記第１のバッファが前記接続された第３のデータ線を駆動するステップと、
を具備し、
前記第１のオン期間と前記第２のオン期間は所定の期間重複し、
前記第１のオン期間の終了後、前記第３のオン期間が開始される
データ線駆動方法。
【請求項１１】
第１のオン期間において、複数の第１のスイッチのいずれかが、第１のバッファと、表示領域に設けられる複数の第１のデータ線のいずれかとを選択的に接続するステップと、
第２のオン期間において、複数の第２のスイッチのいずれかが、前記表示領域に設けられ、前記複数の第１のデータ線と交互に配置される複数の第２のデータ線のうち、前記第１のバッファに接続されたデータ線に隣接するデータ線と、第２のバッファとを接続するステップと、
前記第１のバッファが、前記第１のバッファに接続されたデータ線を駆動するステップと、
前記第２のバッファが、前記第２のバッファに接続されたデータ線を駆動するステップと、
を具備し、
前記第１のオン期間と前記第２のオン期間は所定の期間重複し、
前記複数の第１のスイッチのそれぞれは、オン期間を重複せずに前記複数の第１のデータ線のいずれかと前記第１のバッファとを接続する
データ線駆動方法。
【請求項１２】
請求項１１に記載のデータ線駆動方法において、
ｎ本の前記複数の第１のデータ線とｍ本の前記複数の第２のデータ線は、１番目からｎ＋ｍ番目までの所定の順番で駆動されるグループを形成し、
前記グループにおいて、前記第１のバッファが、１番目のデータ線を駆動する第１駆動ステップと、
前記グループにおいて、前記第２のバッファが、前記第１駆動ステップと同じ時間にｎ＋ｍ番目のデータ線を駆動する第２駆動ステップと、
前記第２のバッファが前記第２駆動ステップで駆動したデータ線をｎ＋ｍ番目に再度駆動する第３駆動ステップと、
を更に具備する
データ線駆動方法。
【請求項１３】
請求項１１に記載のデータ線駆動方法において、
ｎ本の前記複数の第１のデータ線とｍ本の前記複数の第２のデータ線は、１番目からｎ＋ｍ番目までの所定の順番で駆動されるグループを形成し、
前記グループにおいて、前記第２のバッファが、ｎ＋ｍ番目のデータ線を駆動する第４駆動ステップと、
前記グループにおいて、前記第１のバッファが、前記第４駆動ステップより後に１番目のデータ線を駆動する第５駆動ステップと、
前記第２のバッファが前記第５駆動ステップで駆動したデータ線をｎ＋ｍ番目に再度駆動する第６駆動ステップと、
を更に具備する
データ線駆動方法。
【請求項１４】
請求項１２又は１３に記載のデータ線駆動方法において、
前記グループは複数あり、
前記複数のグループのうち、第１のグループにおける前記１番目に駆動されるデータ線と第２のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線は隣接する
データ線駆動方法。
【請求項１５】
請求項１２又は１３に記載のデータ線駆動方法において、
前記グループは複数あり、
前記複数のグループのうち、第１のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線と第２のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線は隣接し、
前記第１のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線に入力される表示信号に対応する色と、前記第２のグループにおける前記ｎ＋ｍ番目に駆動されるデータ線に入力される表示信号に対応する色は異なる
データ線駆動方法。
【請求項１６】
請求項１２から１５いずれか１項に記載のデータ線駆動方法において、
ｎ＋ｍは３の倍数であり、前記重複するオン期間において、前記第１のバッファと前記第２のバッファはそれぞれ、互いに異なる色に対応した表示信号を前記第１のデータ線と前記第２のデータ線に出力する
データ線駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００７−３１０２３４（Ｐ２００７−３１０２３４Ａ）
【公開日】平成１９年１１月２９日（２００７．１１．２９）
【国際特許分類】
【出願番号】特願２００６−１４０６４２（Ｐ２００６−１４０６４２）
【出願日】平成１８年５月１９日（２００６．５．１９）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成１９年１１月２９日（２００７．１１．２９）
【国際特許分類】
【出願日】平成１８年５月１９日（２００６．５．１９）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]