フォトダイオードおよびフォトダイオードアレイ
【課題】ガードリングを比較的小さくする。
【解決手段】フォトダイオードは、アバランシェダイオードを構成する中央部１０と、該中央部を隣接する中央部から隔離するガードリング部１２と、を含む。そして、中央部１０または前記ガードリング部１２に外部から所定の元素を導入して拡散する。例えば、中央部１０に炭素を導入する。これによって、中央部１０とガードリング部１２とのイオン化率の差がより大きくなるようにイオン化率を変化させる。
【解決手段】フォトダイオードは、アバランシェダイオードを構成する中央部１０と、該中央部を隣接する中央部から隔離するガードリング部１２と、を含む。そして、中央部１０または前記ガードリング部１２に外部から所定の元素を導入して拡散する。例えば、中央部１０に炭素を導入する。これによって、中央部１０とガードリング部１２とのイオン化率の差がより大きくなるようにイオン化率を変化させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオードおよびこれを複数配列したフォトダイオードアレイに関する。
【背景技術】
【０００２】
光検出器として、アバランシェ増倍を利用したフォトダイオードが広く普及している。ここで、フォトダイオードの動作モードとしてガイガーモードが知られており、このガイガーモードでは、フォトダイオードには降伏電圧以上の逆電圧が抵抗を介して印加される。このような状態で、フォトダイオードへ光子（フォトン）が入射しキャリアが発生すると、該キャリアがなだれ式に増倍され、フォトダイオードには降伏電流が流れる。このため、降伏電流を、抵抗により電流電圧変換して外部に読み出すことができる。また、降伏電流が抵抗を流れ電圧降下が発生し、フォトダイオード印加電圧は降伏電圧以下に抑えられ、降伏状態が止まる。
【０００３】
このような単一のガイガーモードのフォトダイオードでは、降伏状態の時間頻度を測定することにより、フォトンの数を数えることができるが、ある程度時間が掛かる。一方、複数のフォトダイオードを隣接配置してフォトダイオードアレイを構成してフォトンの数をカウントすれば、所定エリアに入射するフォトンの数を瞬時に計測することができる。なお、一般に安価で微細加工法の確立されたシリコンがフォトダイオードとして用いられることが多い。
【０００４】
ガイガーモードのフォトダイオードの断面模式図を図１３に示す。Ｐ型の基板（Ｐｓｕｂ）２０にＮ型のＮ＋領域２２が形成され、それぞれアノード、カソードが接続される。そして、カソード・アノード間に逆方向電圧を印加することによって、図において破線で示したように、ＰＮ界面に空乏層が生じる。この空乏層の長さは、一定ではない。表面付近でＰ型不純物の濃度が高い場合、図中Ａで示すように、表面付近での空乏層の長さは短くなる。また、空乏層の向きが９０度曲がる、図中Ｂで示す部分でも空乏層は短くなる。これらの場所では、他の部分より電界が高くなるため、アノード・カソード間に高電圧を印加した場合、これらの場所においてブレイクダウンが生じる。これは、デバイスの端において起こる現象であるため、一般にエッジブレイクダウンと呼ばれる。
【０００５】
エッジブレイクダウンを防ぐために、ガードリングと呼ばれる構造が用いられる。すなわち、図１４に示すように、カソード層（Ｎ＋領域２２）よりもＮ型不純物濃度の低い層（Ｎ−領域３０）をデバイス端部に配置する。このＮ−領域３０は、不純物濃度が低いため、破線で示すように、空乏層の長さが長くなり、電界が緩和される。なお。ここに示したのは、拡散ガードリングと呼ばれる構造であり、他の構造のガードリングについては後述する。
【０００６】
ここで、フォトダイオードアレイの感度を決定する項目として、開口率と量子効率があげられる。開口率を上げるためには、全基板面積に対してフォトダイオードの占める面積を大きくする必要がある。一方、隣接するフォトダイオードを隔離するために、フォトダイオード間の距離をゼロにはできない。また、エッジブレイクダウンを防ぐために、フォトダイオード間にはガードリングを配置する必要がある。
【０００７】
すなわち、図１に示すように、ＰＮ接合を含むフォトダイオードの中央部１０の周りにガードリング部１２を配置して、中央部のエッジ部におけるＰＮ接合のブレイクダウンを防止している。
【０００８】
また、赤外光は吸収率が低くこれに対する量子効率は、空乏層の長さによって決まるので、空乏層は長くする必要がある。すなわち、高い量子効率を実現するためには、光吸収層であるフォトダイオードの中央部１０における空乏層の縦方向長さを長くする必要がある。一方で、フォトダイオードの周辺部（エッジ部）での横方向のブレイクダウンを防ぐためには、縦方向空乏層よりも長いエッジ部横方向空乏層を確保する必要がある。しかし、エッジ部の空乏層を長くするためには、ガードリング部１２の横方向長さを長くしなければならず、従ってフォトダイオードにおいてガードリングの占める面積が大きくなり、開口率が低下する。
【０００９】
このように、量子効率と開口率の間には、トレードオフが存在する。なお、ガードリングにトレンチ溝を用いることにより、比較的狭いガードリングによりブレイクダウンを防ぐことができるが、量子効率と開口率の間にトレードオフが存在することは変わらない。
【００１０】
ここで、特許文献１には、フォトダイオードとしてアバランシェフォトダイオード（ＡＰＤ）を用いるフォトダイオードであって、Ｉｎ１−ｘＧａｘＡｓｙＰ１−ｙ系のＡＰＤにおいて、ガードリングの曲率の大なる部分を、第２半導体層に比べ禁止帯幅の大きな第１半導体層の中に形成することにより、ガードリング部でのブレイクダウン電圧を大きくしエッジ部のブレイクダウンを防いでいる。禁止帯幅のコントロールは、III，Ｖ族半導体の組成（ｘ，ｙの値）を変化させることにより行っている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開昭５６−４６５７０号公報
【特許文献２】米国特許第５，４４１，９０１号公報
【非特許文献】
【００１２】
【非特許文献１】"Performance evaluation of high-power wide band-gap semiconductor rectifiers" Malay Trivedi and Krishna Shenai J. Appl. Phys. 85, 6889 (1999)
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ここで、特許文献１のようにエピタキシャル成長を用いてイオン化率（すなわち禁止帯幅）の異なる層を積層する方法では、ガードリング外側でのブレイクダウンを防ぐことができない。すなわち、図２に示すように特許文献では、Ａでのブレイクダウンは防ぐことができるが、Ｂでのブレイクダウンは防げない。また、特許文献１における実施例では、III，Ｖ族半導体の組成を変化させることにより禁止帯幅を変化させているため、IV族であるシリコン等で製作されたＡＰＤには適用不能である。
【課題を解決するための手段】
【００１４】
本発明は、フォトダイオードであって、アバランシェダイオードを構成する中央部と、周辺部でのブレイクダウンを防止するガードリング部と、を含み、前記中央部または前記ガードリング部に外部から所定の元素を導入して拡散することによって、前記中央部と前記ガードリング部とのイオン化率の差がイオンまたは原子の拡散前より大きくなるようにイオン化率を変化させたことを特徴とする。
【００１５】
また、前記元素の導入は、イオン打ち込みであることが好適である。
【００１６】
また、前記イオン打ち込みの後に、アニーリングを行い、前記イオン打ち込みに伴う基板へのダメージを緩和することが好適である。
【００１７】
また、前記中央部にイオンを打ち込んでイオン化率を向上させることが好適である。
【００１８】
また、全体が、シリコンにより構成されていることが好適である。
【００１９】
また、中央部に炭素を打ち込むことによりイオン化率を向上させることが好適である。
【００２０】
打ち込む炭素濃度が１％程度である。
【００２１】
また、上述したフォトダイオードをアレイ化してフォトダイオードアレイを構成することが好適である。
【発明の効果】
【００２２】
本発明によれば、中央部のイオン化率がガードリング部のイオン化率よりも高く、ガードリング部でのブレークダウンが起こりにくい。このため、比較的小さなガードリングを利用することが可能になる。
【図面の簡単な説明】
【００２３】
【図１】アバランシェフォトダイオード（ＡＰＤ）の模式図である。
【図２】従来例のＡＰＤの断面図である。
【図３】中央部に炭素を打ち込み、中央部とガードリング部でのイオン化率の差を設けた場合を示す模式図である。
【図４】基板ダイオードの構成を示す図である。
【図５】基板絶縁ダイオードの構成を示す図である。
【図６】拡散ガードリングの構成を示す図である。
【図７】浮遊ガードリングの構成を示す図である。
【図８】打ち込みマスクガードリングの構成を示す図である。
【図９】中央部に炭素を打ち込み、中央部とガードリング部でのイオン化率の差を設けた場合の断面構成の一例を示す図である。
【図１０】中央部に炭素を打ち込み、中央部とガードリング部でのイオン化率の差を設けた場合の断面構成の他の例を示す図である。
【図１１】従来のＡＰＤの配列状態を示す図である。
【図１２】実施形態のＡＰＤの配列状態を示す図である。
【図１３】基板ダイオードの空乏層の状態を示す図である。
【図１４】拡散ガードリングの空乏層の状態を示す図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２５】
図３に、本実施形態の構成の説明図を示す。ガードリング部１２の内側に中央部（有効開口部）１０を設ける。この例では、シリコン基板を用い、ここにリンや、ボロンをドープして、Ｐ型領域や、Ｎ型領域を形成し、ガードリング部１２や中央部１０を形成している。
【００２６】
特に、図３の実施形態では、シリコン基板を利用しており、中央部１０に炭素を注入している。炭素を注入することで、中央部１０におけるイオン化率を、大きくする（すなわち、禁止体幅を小さくする）。これによって、ガードリング部１２におけるイオン化率と中央部１０におけるイオン化率の差が大きくなり、カードリング部１０におけるブレイクダウンが発生し難くなる。従って、比較的小さなガードリング部１２によりエッジブレイクダウンを防ぐことができ、高い開口率と量子効率を両立することができる。
【００２７】
ここで、ＡＰＤの構造について説明する。図４には、基板ダイオードの構成が示されている。この基板ダイオードでは、例えば、Ｐ型の基板２０の表面にＮ型の領域（Ｎ＋領域）２２が形成される。従って、基板２０中におけるＮ＋領域２２の界面にＰＮ接合が形成され、基板２０をアノード、Ｎ＋領域２２をカソードとする基板ダイオードが形成される。そして、アノード・カソード間に降伏電圧以上の逆電圧が抵抗を介して印加し、フォトンの入射による降伏電流を検出する。光の入射方向は、図における上面からでも下面からでもよい。一般に、下面からの場合、シリコン基板の厚さは２μｍ（以下、ｕｍと記す）〜５０ｕｍ程度である。なお、ＰとＮは逆でもよい。
【００２８】
図５には、基板絶縁ダイオードの構成が示されている。Ｐ型の基板（Ｐｓｕｂ）２０の表面にＮ型のウェル（Ｎｗｅｌｌ）２４が形成され、このＮｗｅｌｌ２４内にＰ型のＰ＋領域２６が形成される。これによって、Ｎｗｅｌｌ２４をカソード、Ｐ＋領域２６をアノードとするダイオードが形成される。この場合、基板２０は、アノード、カソードとは別の基板電位に維持される。
【００２９】
なお、この場合も、ＰとＮは逆でもよい。また、Ｎｗｅｌｌ２４およびカソード電極は、基板上に存在する複数のダイオードで共有してもよい。
【００３０】
図６に、拡散ガードリングを備える基板ダイオードを示す。基板２０の表面部にＮ＋領域２２が形成され、この部分がＰＮ接合を有する中央部１０となる。このＮ＋領域を取り囲んで、Ｎ−領域３０が形成される。このＮ−領域３０はＮ＋領域２２より深く形成され、このＮ−領域３０がガードリング１２となる。
【００３１】
すなわち、図中破線で示すように、Ｎ＋領域２２に比べＮ−領域３０の方が、空乏層が広がるため、デバイス端でのブレイクダウンを抑制できる。また、基板２０（Ｐ領域）において、深くなるに従って濃度が薄くなるような不純物濃度を持っていた場合、ガードリングを構成するＮ−領域３０付近ではＰ層の空乏層も長くなり、よりデバイス端でのブレイクダウンが起こりにくくなる。なお、ＰとＮは逆でもよい。また、基板絶縁ダイオードでもよい。
【００３２】
図７に浮遊ガードリングを備える基板ダイオードを示す。このタイプでは、Ｎ＋領域２２とＮ−領域３０は直接接しておらず、基板２０のＰ領域が存在する。従って、Ｎ＋領域２２からＮ−領域３０への間に電圧ドロップが発生する。このため、Ｎ−領域３０と基板２０の間は比較的低電圧であり、Ｎ−領域３０と基板２０の間のブレイクダウンを抑制できる。なお、ＰとＮは逆でもよく、基板絶縁ダイオードでもよい。Ｎ＋領域２２と基板２０との界面が含まれる部分が中央部１０、その周辺がガードリング１２となる。
【００３３】
図８に打ち込みマスクガードリングを備える基板ダイオードを示す。Ｐ型の基板２０の表面部にＮ型のウェル（Ｎｗｅｌｌ）２４を形成するが、このＮｗｅｌｌ２４の底部の基板２０との境界部分にＰ−領域３２を形成してある。すなわち、デバイス端をマスクし、ダイオード中央部のみにＰ−領域３２を打ち込み形成する。これにより、中央部での空乏層を短くし、中央部でアバランシェ増幅を起こりやすくする。周辺部の空乏層を比較的長くでき、短くしてもデバイス端周辺でのブレイクダウンを抑制できる。なお、ＰとＮは逆でもよく、基板絶縁ダイオードでもよい。Ｐ−領域３２とウェル２４との接合を有する部分が中央部１０となり、その周辺がガードリング１２となる。
【００３４】
「実施例１」
実施例１を図９に示す。実施例１は、シリコン基板に炭素を打ち込むタイプであり、打ち込みマスクガードリングを有する。
【００３５】
図９に示すように、シリコン基板２０は、Ｐ型であり、表面側にＤｅｅｐＮｗｅｌｌ４０が形成され、その表面部にＰｗｅｌｌ４４が形成されている。さらに、Ｐｗｅｌｌ４４の底部のＤｅｅｐＮｗｅｌｌ４０との界面部にＮ−領域４２が形成されるとともに、Ｐｗｅｌｌ４４とＮ−領域４２との界面部に炭素Ｃを打ち込んだ炭素打ち込み領域４６が形成されている。そして、Ｐｗｅｌｌ４４がアノード、ＤｅｅｐＮｗｅｌｌ４０がカソードとなっている。
【００３６】
本実施例において、基板２０は、シリコン基板であり、不純物濃度の低い導電型がＰ型（Ｐ−）の基板である。この基板２０に、まずダイオード中央部以外になる部分にインプランテーションマスクをＣＶＤ成膜・フォトリソグラフィ・エッチングにより形成する。インプランテーションマスクは、０．３ｕｍ程度のシリコン酸化膜と０．２ｕｍ程度のシリコン窒化膜からなる。
【００３７】
次に、ドーズ４×１０１５ａｔｏｍｓ／ｃｍ２程度で炭素を打ち込む。加速エネルギーは、２０ｋｅＶ程度である。これにより、炭素を１％程度点線で囲まれた炭素打ち込み領域４６に導入することができる。
【００３８】
これにより、バンドギャップが小さくなり、イオン化率が向上する。なお、シリコンに対する炭素の打ち込みにより、イオン化率が向上することについては、例えば特許文献２などに示されている。
【００３９】
このようにして、中央部でのブレイクダウン電圧は小さくなり、周辺部でのブレイクダウンが起こりづらくなる。従って、ガードリングの面積を小さくでき、開口率を向上できる。
【００４０】
このような、炭素の打ち込みが終了した場合には、インプランテーションマスクをエッチングにより取り除く。次に、基板２０内に深いＮウェル（Ｄｅｅｐ Ｎｗｅｌｌ）４０を形成するために、ドーズ３×１０１３ａｔｏｍｓ／ｃｍ２程度でヒ素Ａｓをインプラントする。マスクの形成・パターニングも炭素同様行うがここでは省略した。ＤｅｅｐＮｗｅｌｌ４０とＰ基板２０との間のＰＮ接合深さは、２ｕｍ程度である。
【００４１】
次に、中央部の空乏層の広がり抑制を狙ったＮ−領域４２をインプラントする。ドーズ７×１０１３ａｔｏｍｓ／ｃｍ２程度でリンＰをインプラントする。
【００４２】
次に、アノードを形成するＰウェル（Ｐｗｅｌｌ）４４をインプラントする。ドーズ１×１０１４ａｔｏｍｓ／ｃｍ２程度でホウ素Ｂをインプラントする。図ではＰｗｅｌｌ４４のアノードは一つだけ示してあるが、実際には共通のＤｅｅｐＮｗｅｌｌ４０中に複数のＰｗｅｌｌ４４およびアノードを形成する。
【００４３】
アノード・カソードコンタクト用に、電極付近にＰ＋領域、Ｎ＋領域のコンタクト部（図示省略）を形成する。このようにして、コンタクト部が形成した後、シリコン酸化膜を全面にＣＶＤで形成し、シリコン酸化膜のアノード・カソードコンタクト部をエッチングし、チタンをスパッタで成膜し、電極を形成する。その上にタングステンをＣＶＤで成膜し、ビアを形成する。配線としてアルミニウムをスパッタし、フォトリソグラフィによりパターニングする。
【００４４】
カソードにブレイクダウン電圧より高い４０Ｖ程度の電圧をかけ、アノードは抵抗を介して０Ｖに接続する。上面からの光の入射により発生した空乏層中の電子正孔対が降伏状態を引き起こす。降伏電流を抵抗に発生する電圧降下として検出する。
【００４５】
なお、上記したプロセス・運用は、一例であって本発明を限定するものではない。
【００４６】
「実施例２」
実施例２は、シリコン基板に炭素を打ち込むタイプであり、浮遊ガードリングを有する。図１０に示すように、シリコン基板２０は、Ｐ型であり、その表面部にＮ＋領域２２が形成されている。さらに、Ｎ＋領域２２から少し離れて、Ｎ＋領域２２を取り囲むようにガードリングとして機能するＮ＋領域５０が形成されている。また、Ｎ＋領域５０から少し離れたところに、円筒状のトレンチ５２が形成されている。そして、Ｎ＋領域２２の底部の基板２０との境界部分に炭素Ｃをイオン注入した炭素打ち込み領域４６が形成されている。そして、裏面側には、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）層５４が形成されており、ここがアノードとなっている。また、Ｎ＋領域２２がカソードとなっている。
【００４７】
本実施例では、まず、中間絶縁層を有する導電型がＰ型のＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用意する。次に、ＩＣＰ−ＤＲＩＥ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ （ＩＣＰ） − Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ （ＤＲＩＥ））により上面シリコンの一部をエッチングし、中間絶縁層に達するアスペクト比の高いトレンチを形成する。
【００４８】
さらに、ＣＶＤにより、このトレンチ内にシリコン酸化膜を成膜する。ダイオード中央部以外になる部分にインプランテーションマスクをＣＶＤ成膜・フォトリソグラフィ・エッチングにより形成する。インプランテーションマスクは、０．３ｕｍ程度のシリコン酸化膜と０．２ｕｍ程度のシリコン窒化膜からなる。
【００４９】
次に、ドーズ４×１０１５ａｔｏｍｓ／ｃｍ２程度で炭素Ｃを打ち込む。加速エネルギーは２０ｋｅＶ程度である。図において、破線で示す炭素打ち込み領域４６に炭素がイオン打ち込みされる。
【００５０】
次に、インプランテーションマスクをエッチングにより取り除く。次に、カソードを形成するＮ＋をインプラントする。ドーズ１×１０１４ａｔｏｍｓ／ｃｍ２程度でリンＰをインプラントする。マスクの形成・パターニングは炭素の打ち込みの場合と同様行う。
【００５１】
基板裏側の中間絶縁膜とシリコン基板を、エッチングにより取り除く。アノードコンタクト形成のために、ボロンを裏面から打ち込む。ドーズは１×１０１４ａｔｏｍｓ／ｃｍ２程度である。
【００５２】
シリコン酸化膜を表面にＣＶＤで形成し、カソードコンタクト部をエッチングし、チタンをスパッタで成膜する。その上にタングステンをＣＶＤで成膜し、ビアを形成する。配線としてアルミニウムをスパッタし、フォトリソグラフィによりパターニングする。蒸着により裏面にＩＴＯを成膜し、アノード電極とする。
【００５３】
カソードにブレイクダウン電圧より高い４０Ｖ程度の電圧をかけ、アノードは抵抗を介して０Ｖに接続する。上面からの光の入射により発生した空乏層中の電子正孔対が降伏状態を引き起こす。降伏電流を抵抗に発生する電圧降下として検出する。
【００５４】
なお、上記したプロセス・運用は、一例であって本発明を限定するものではない。
【００５５】
「その他の構成」
ここで、炭素の打ち込みなど、イオン化率を変更するために、イオンや原子の打ち込みを行うと基板に欠陥が生じる。そして、このような欠陥によって、大きな暗電流や不均一な電界分布を引き起こす可能性がある。そこで、プロセスフローの最初にイオン（または原子）打ち込みを行い、その後に高温でアニーリングを行い、格子欠陥を取り除く。例えば、１０００度程度でアニーリングを行えばよい。これによって、イオン打ち込みなどによって生じた欠陥が修復され、上述のような問題を解消することができる。
【００５６】
「実施形態の効果」
非特許文献１によると、イオン化係数αは、電界Ｅと係数Ｋを用いて、
α＝ＫＥ７
と近似できる。ここで、Ｋは、バンドギャップＥＧと定数Ａ、ｂを用いて、
Ｋ＝９×１０−３８（Ａ２１６ｍ／ｂ０．８５ＥＧ１５）
と表される。また、アノード・カソード間がステップ接合で近似できるとすると、ブレイクダウンが起こる際の空乏層の幅ＷＢＤは、
ＷＢＤ＝｛８ε７／Ｋｑ７ＮＢ７］１／８
と表わされる。つまり、
ＷＢＤ∝ＥＧ１５／８
である。この式に従えば、炭素を１％中央部に打ち込んだ際、周辺部でのバンドギャップは１．１２ｅＶ、対して中央部のバンドギャップが０．８６ｅＶであるので、周辺部の空乏層幅は中央部と比べて６１％である。
（０．８６／１．１２）１５／８＝０．６１
例えば、中央部のガードリング幅が１ｕｍのとき、周辺部のガードリング幅は０．６１ｕｍである。
【００５７】
典型的なガイガーモードのＡＰＤでは、有効開口８ｕｍφ、ガードリング幅１ｕｍである。この時、フィルファクターは、直径４ｕｍの円の面積と一辺（８＋１＋１）ｕｍの正方形の面積の比であるので
（４２×３．１４）／（８＋１＋１）２＝０．５０
である。一方で、炭素を中央部に打ち込むことによりガードリング幅を０．６ｕｍに小さくした場合のフィルファクターは、
（４２×３．１４）／（８＋０．６＋０．６）２＝０．５９
である。
【００５８】
このように、炭素を１％中央部に打ち込むと、周辺部でのバンドギャップは１．１２ｅＶであり、中央部のバンドギャップが０．８６ｅＶであるので、周辺部の空乏層幅は４０％小さくなる。これにより、有効開口８ｕｍφ、ガードリング幅ｌｕｍのＡＰＤにおけるフィルファクター５０％が、ガードリング幅を０．６ｕｍに小さくすることにより５９％に量子効率（中央部の空乏層の幅）を変えることなく向上する。例えば、従来では、図１１に示すように、中央部１０の径が８ｕｍの場合には、ガードリング部１２の外形として１０ｕｍ必要とした。しかし、本実施形態によれば、中央部１０の径が８ｕｍの場合に、ガードリング部１２の外形として９．２ｕｍ程度でよいことになり、ブレイクダウンを防止しつつ高い量子効率を維持することができる（図１２参照）。
【符号の説明】
【００５９】
１０ 中央部、１２ ガードリング部、２０ 基板、２２，５０ Ｎ＋領域、２４ Ｎｗｅｌｌ、２６ Ｐ＋領域、３０，４２ Ｎ−領域、３２ Ｐ−領域、４０ ＤｅｅｐＮｗｅｌｌ、４６ 炭素打ち込み領域、５２ トレンチ、５４ ＩＴＯ層。
【技術分野】
【０００１】
本発明は、フォトダイオードおよびこれを複数配列したフォトダイオードアレイに関する。
【背景技術】
【０００２】
光検出器として、アバランシェ増倍を利用したフォトダイオードが広く普及している。ここで、フォトダイオードの動作モードとしてガイガーモードが知られており、このガイガーモードでは、フォトダイオードには降伏電圧以上の逆電圧が抵抗を介して印加される。このような状態で、フォトダイオードへ光子（フォトン）が入射しキャリアが発生すると、該キャリアがなだれ式に増倍され、フォトダイオードには降伏電流が流れる。このため、降伏電流を、抵抗により電流電圧変換して外部に読み出すことができる。また、降伏電流が抵抗を流れ電圧降下が発生し、フォトダイオード印加電圧は降伏電圧以下に抑えられ、降伏状態が止まる。
【０００３】
このような単一のガイガーモードのフォトダイオードでは、降伏状態の時間頻度を測定することにより、フォトンの数を数えることができるが、ある程度時間が掛かる。一方、複数のフォトダイオードを隣接配置してフォトダイオードアレイを構成してフォトンの数をカウントすれば、所定エリアに入射するフォトンの数を瞬時に計測することができる。なお、一般に安価で微細加工法の確立されたシリコンがフォトダイオードとして用いられることが多い。
【０００４】
ガイガーモードのフォトダイオードの断面模式図を図１３に示す。Ｐ型の基板（Ｐｓｕｂ）２０にＮ型のＮ＋領域２２が形成され、それぞれアノード、カソードが接続される。そして、カソード・アノード間に逆方向電圧を印加することによって、図において破線で示したように、ＰＮ界面に空乏層が生じる。この空乏層の長さは、一定ではない。表面付近でＰ型不純物の濃度が高い場合、図中Ａで示すように、表面付近での空乏層の長さは短くなる。また、空乏層の向きが９０度曲がる、図中Ｂで示す部分でも空乏層は短くなる。これらの場所では、他の部分より電界が高くなるため、アノード・カソード間に高電圧を印加した場合、これらの場所においてブレイクダウンが生じる。これは、デバイスの端において起こる現象であるため、一般にエッジブレイクダウンと呼ばれる。
【０００５】
エッジブレイクダウンを防ぐために、ガードリングと呼ばれる構造が用いられる。すなわち、図１４に示すように、カソード層（Ｎ＋領域２２）よりもＮ型不純物濃度の低い層（Ｎ−領域３０）をデバイス端部に配置する。このＮ−領域３０は、不純物濃度が低いため、破線で示すように、空乏層の長さが長くなり、電界が緩和される。なお。ここに示したのは、拡散ガードリングと呼ばれる構造であり、他の構造のガードリングについては後述する。
【０００６】
ここで、フォトダイオードアレイの感度を決定する項目として、開口率と量子効率があげられる。開口率を上げるためには、全基板面積に対してフォトダイオードの占める面積を大きくする必要がある。一方、隣接するフォトダイオードを隔離するために、フォトダイオード間の距離をゼロにはできない。また、エッジブレイクダウンを防ぐために、フォトダイオード間にはガードリングを配置する必要がある。
【０００７】
すなわち、図１に示すように、ＰＮ接合を含むフォトダイオードの中央部１０の周りにガードリング部１２を配置して、中央部のエッジ部におけるＰＮ接合のブレイクダウンを防止している。
【０００８】
また、赤外光は吸収率が低くこれに対する量子効率は、空乏層の長さによって決まるので、空乏層は長くする必要がある。すなわち、高い量子効率を実現するためには、光吸収層であるフォトダイオードの中央部１０における空乏層の縦方向長さを長くする必要がある。一方で、フォトダイオードの周辺部（エッジ部）での横方向のブレイクダウンを防ぐためには、縦方向空乏層よりも長いエッジ部横方向空乏層を確保する必要がある。しかし、エッジ部の空乏層を長くするためには、ガードリング部１２の横方向長さを長くしなければならず、従ってフォトダイオードにおいてガードリングの占める面積が大きくなり、開口率が低下する。
【０００９】
このように、量子効率と開口率の間には、トレードオフが存在する。なお、ガードリングにトレンチ溝を用いることにより、比較的狭いガードリングによりブレイクダウンを防ぐことができるが、量子効率と開口率の間にトレードオフが存在することは変わらない。
【００１０】
ここで、特許文献１には、フォトダイオードとしてアバランシェフォトダイオード（ＡＰＤ）を用いるフォトダイオードであって、Ｉｎ１−ｘＧａｘＡｓｙＰ１−ｙ系のＡＰＤにおいて、ガードリングの曲率の大なる部分を、第２半導体層に比べ禁止帯幅の大きな第１半導体層の中に形成することにより、ガードリング部でのブレイクダウン電圧を大きくしエッジ部のブレイクダウンを防いでいる。禁止帯幅のコントロールは、III，Ｖ族半導体の組成（ｘ，ｙの値）を変化させることにより行っている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開昭５６−４６５７０号公報
【特許文献２】米国特許第５，４４１，９０１号公報
【非特許文献】
【００１２】
【非特許文献１】"Performance evaluation of high-power wide band-gap semiconductor rectifiers" Malay Trivedi and Krishna Shenai J. Appl. Phys. 85, 6889 (1999)
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ここで、特許文献１のようにエピタキシャル成長を用いてイオン化率（すなわち禁止帯幅）の異なる層を積層する方法では、ガードリング外側でのブレイクダウンを防ぐことができない。すなわち、図２に示すように特許文献では、Ａでのブレイクダウンは防ぐことができるが、Ｂでのブレイクダウンは防げない。また、特許文献１における実施例では、III，Ｖ族半導体の組成を変化させることにより禁止帯幅を変化させているため、IV族であるシリコン等で製作されたＡＰＤには適用不能である。
【課題を解決するための手段】
【００１４】
本発明は、フォトダイオードであって、アバランシェダイオードを構成する中央部と、周辺部でのブレイクダウンを防止するガードリング部と、を含み、前記中央部または前記ガードリング部に外部から所定の元素を導入して拡散することによって、前記中央部と前記ガードリング部とのイオン化率の差がイオンまたは原子の拡散前より大きくなるようにイオン化率を変化させたことを特徴とする。
【００１５】
また、前記元素の導入は、イオン打ち込みであることが好適である。
【００１６】
また、前記イオン打ち込みの後に、アニーリングを行い、前記イオン打ち込みに伴う基板へのダメージを緩和することが好適である。
【００１７】
また、前記中央部にイオンを打ち込んでイオン化率を向上させることが好適である。
【００１８】
また、全体が、シリコンにより構成されていることが好適である。
【００１９】
また、中央部に炭素を打ち込むことによりイオン化率を向上させることが好適である。
【００２０】
打ち込む炭素濃度が１％程度である。
【００２１】
また、上述したフォトダイオードをアレイ化してフォトダイオードアレイを構成することが好適である。
【発明の効果】
【００２２】
本発明によれば、中央部のイオン化率がガードリング部のイオン化率よりも高く、ガードリング部でのブレークダウンが起こりにくい。このため、比較的小さなガードリングを利用することが可能になる。
【図面の簡単な説明】
【００２３】
【図１】アバランシェフォトダイオード（ＡＰＤ）の模式図である。
【図２】従来例のＡＰＤの断面図である。
【図３】中央部に炭素を打ち込み、中央部とガードリング部でのイオン化率の差を設けた場合を示す模式図である。
【図４】基板ダイオードの構成を示す図である。
【図５】基板絶縁ダイオードの構成を示す図である。
【図６】拡散ガードリングの構成を示す図である。
【図７】浮遊ガードリングの構成を示す図である。
【図８】打ち込みマスクガードリングの構成を示す図である。
【図９】中央部に炭素を打ち込み、中央部とガードリング部でのイオン化率の差を設けた場合の断面構成の一例を示す図である。
【図１０】中央部に炭素を打ち込み、中央部とガードリング部でのイオン化率の差を設けた場合の断面構成の他の例を示す図である。
【図１１】従来のＡＰＤの配列状態を示す図である。
【図１２】実施形態のＡＰＤの配列状態を示す図である。
【図１３】基板ダイオードの空乏層の状態を示す図である。
【図１４】拡散ガードリングの空乏層の状態を示す図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２５】
図３に、本実施形態の構成の説明図を示す。ガードリング部１２の内側に中央部（有効開口部）１０を設ける。この例では、シリコン基板を用い、ここにリンや、ボロンをドープして、Ｐ型領域や、Ｎ型領域を形成し、ガードリング部１２や中央部１０を形成している。
【００２６】
特に、図３の実施形態では、シリコン基板を利用しており、中央部１０に炭素を注入している。炭素を注入することで、中央部１０におけるイオン化率を、大きくする（すなわち、禁止体幅を小さくする）。これによって、ガードリング部１２におけるイオン化率と中央部１０におけるイオン化率の差が大きくなり、カードリング部１０におけるブレイクダウンが発生し難くなる。従って、比較的小さなガードリング部１２によりエッジブレイクダウンを防ぐことができ、高い開口率と量子効率を両立することができる。
【００２７】
ここで、ＡＰＤの構造について説明する。図４には、基板ダイオードの構成が示されている。この基板ダイオードでは、例えば、Ｐ型の基板２０の表面にＮ型の領域（Ｎ＋領域）２２が形成される。従って、基板２０中におけるＮ＋領域２２の界面にＰＮ接合が形成され、基板２０をアノード、Ｎ＋領域２２をカソードとする基板ダイオードが形成される。そして、アノード・カソード間に降伏電圧以上の逆電圧が抵抗を介して印加し、フォトンの入射による降伏電流を検出する。光の入射方向は、図における上面からでも下面からでもよい。一般に、下面からの場合、シリコン基板の厚さは２μｍ（以下、ｕｍと記す）〜５０ｕｍ程度である。なお、ＰとＮは逆でもよい。
【００２８】
図５には、基板絶縁ダイオードの構成が示されている。Ｐ型の基板（Ｐｓｕｂ）２０の表面にＮ型のウェル（Ｎｗｅｌｌ）２４が形成され、このＮｗｅｌｌ２４内にＰ型のＰ＋領域２６が形成される。これによって、Ｎｗｅｌｌ２４をカソード、Ｐ＋領域２６をアノードとするダイオードが形成される。この場合、基板２０は、アノード、カソードとは別の基板電位に維持される。
【００２９】
なお、この場合も、ＰとＮは逆でもよい。また、Ｎｗｅｌｌ２４およびカソード電極は、基板上に存在する複数のダイオードで共有してもよい。
【００３０】
図６に、拡散ガードリングを備える基板ダイオードを示す。基板２０の表面部にＮ＋領域２２が形成され、この部分がＰＮ接合を有する中央部１０となる。このＮ＋領域を取り囲んで、Ｎ−領域３０が形成される。このＮ−領域３０はＮ＋領域２２より深く形成され、このＮ−領域３０がガードリング１２となる。
【００３１】
すなわち、図中破線で示すように、Ｎ＋領域２２に比べＮ−領域３０の方が、空乏層が広がるため、デバイス端でのブレイクダウンを抑制できる。また、基板２０（Ｐ領域）において、深くなるに従って濃度が薄くなるような不純物濃度を持っていた場合、ガードリングを構成するＮ−領域３０付近ではＰ層の空乏層も長くなり、よりデバイス端でのブレイクダウンが起こりにくくなる。なお、ＰとＮは逆でもよい。また、基板絶縁ダイオードでもよい。
【００３２】
図７に浮遊ガードリングを備える基板ダイオードを示す。このタイプでは、Ｎ＋領域２２とＮ−領域３０は直接接しておらず、基板２０のＰ領域が存在する。従って、Ｎ＋領域２２からＮ−領域３０への間に電圧ドロップが発生する。このため、Ｎ−領域３０と基板２０の間は比較的低電圧であり、Ｎ−領域３０と基板２０の間のブレイクダウンを抑制できる。なお、ＰとＮは逆でもよく、基板絶縁ダイオードでもよい。Ｎ＋領域２２と基板２０との界面が含まれる部分が中央部１０、その周辺がガードリング１２となる。
【００３３】
図８に打ち込みマスクガードリングを備える基板ダイオードを示す。Ｐ型の基板２０の表面部にＮ型のウェル（Ｎｗｅｌｌ）２４を形成するが、このＮｗｅｌｌ２４の底部の基板２０との境界部分にＰ−領域３２を形成してある。すなわち、デバイス端をマスクし、ダイオード中央部のみにＰ−領域３２を打ち込み形成する。これにより、中央部での空乏層を短くし、中央部でアバランシェ増幅を起こりやすくする。周辺部の空乏層を比較的長くでき、短くしてもデバイス端周辺でのブレイクダウンを抑制できる。なお、ＰとＮは逆でもよく、基板絶縁ダイオードでもよい。Ｐ−領域３２とウェル２４との接合を有する部分が中央部１０となり、その周辺がガードリング１２となる。
【００３４】
「実施例１」
実施例１を図９に示す。実施例１は、シリコン基板に炭素を打ち込むタイプであり、打ち込みマスクガードリングを有する。
【００３５】
図９に示すように、シリコン基板２０は、Ｐ型であり、表面側にＤｅｅｐＮｗｅｌｌ４０が形成され、その表面部にＰｗｅｌｌ４４が形成されている。さらに、Ｐｗｅｌｌ４４の底部のＤｅｅｐＮｗｅｌｌ４０との界面部にＮ−領域４２が形成されるとともに、Ｐｗｅｌｌ４４とＮ−領域４２との界面部に炭素Ｃを打ち込んだ炭素打ち込み領域４６が形成されている。そして、Ｐｗｅｌｌ４４がアノード、ＤｅｅｐＮｗｅｌｌ４０がカソードとなっている。
【００３６】
本実施例において、基板２０は、シリコン基板であり、不純物濃度の低い導電型がＰ型（Ｐ−）の基板である。この基板２０に、まずダイオード中央部以外になる部分にインプランテーションマスクをＣＶＤ成膜・フォトリソグラフィ・エッチングにより形成する。インプランテーションマスクは、０．３ｕｍ程度のシリコン酸化膜と０．２ｕｍ程度のシリコン窒化膜からなる。
【００３７】
次に、ドーズ４×１０１５ａｔｏｍｓ／ｃｍ２程度で炭素を打ち込む。加速エネルギーは、２０ｋｅＶ程度である。これにより、炭素を１％程度点線で囲まれた炭素打ち込み領域４６に導入することができる。
【００３８】
これにより、バンドギャップが小さくなり、イオン化率が向上する。なお、シリコンに対する炭素の打ち込みにより、イオン化率が向上することについては、例えば特許文献２などに示されている。
【００３９】
このようにして、中央部でのブレイクダウン電圧は小さくなり、周辺部でのブレイクダウンが起こりづらくなる。従って、ガードリングの面積を小さくでき、開口率を向上できる。
【００４０】
このような、炭素の打ち込みが終了した場合には、インプランテーションマスクをエッチングにより取り除く。次に、基板２０内に深いＮウェル（Ｄｅｅｐ Ｎｗｅｌｌ）４０を形成するために、ドーズ３×１０１３ａｔｏｍｓ／ｃｍ２程度でヒ素Ａｓをインプラントする。マスクの形成・パターニングも炭素同様行うがここでは省略した。ＤｅｅｐＮｗｅｌｌ４０とＰ基板２０との間のＰＮ接合深さは、２ｕｍ程度である。
【００４１】
次に、中央部の空乏層の広がり抑制を狙ったＮ−領域４２をインプラントする。ドーズ７×１０１３ａｔｏｍｓ／ｃｍ２程度でリンＰをインプラントする。
【００４２】
次に、アノードを形成するＰウェル（Ｐｗｅｌｌ）４４をインプラントする。ドーズ１×１０１４ａｔｏｍｓ／ｃｍ２程度でホウ素Ｂをインプラントする。図ではＰｗｅｌｌ４４のアノードは一つだけ示してあるが、実際には共通のＤｅｅｐＮｗｅｌｌ４０中に複数のＰｗｅｌｌ４４およびアノードを形成する。
【００４３】
アノード・カソードコンタクト用に、電極付近にＰ＋領域、Ｎ＋領域のコンタクト部（図示省略）を形成する。このようにして、コンタクト部が形成した後、シリコン酸化膜を全面にＣＶＤで形成し、シリコン酸化膜のアノード・カソードコンタクト部をエッチングし、チタンをスパッタで成膜し、電極を形成する。その上にタングステンをＣＶＤで成膜し、ビアを形成する。配線としてアルミニウムをスパッタし、フォトリソグラフィによりパターニングする。
【００４４】
カソードにブレイクダウン電圧より高い４０Ｖ程度の電圧をかけ、アノードは抵抗を介して０Ｖに接続する。上面からの光の入射により発生した空乏層中の電子正孔対が降伏状態を引き起こす。降伏電流を抵抗に発生する電圧降下として検出する。
【００４５】
なお、上記したプロセス・運用は、一例であって本発明を限定するものではない。
【００４６】
「実施例２」
実施例２は、シリコン基板に炭素を打ち込むタイプであり、浮遊ガードリングを有する。図１０に示すように、シリコン基板２０は、Ｐ型であり、その表面部にＮ＋領域２２が形成されている。さらに、Ｎ＋領域２２から少し離れて、Ｎ＋領域２２を取り囲むようにガードリングとして機能するＮ＋領域５０が形成されている。また、Ｎ＋領域５０から少し離れたところに、円筒状のトレンチ５２が形成されている。そして、Ｎ＋領域２２の底部の基板２０との境界部分に炭素Ｃをイオン注入した炭素打ち込み領域４６が形成されている。そして、裏面側には、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）層５４が形成されており、ここがアノードとなっている。また、Ｎ＋領域２２がカソードとなっている。
【００４７】
本実施例では、まず、中間絶縁層を有する導電型がＰ型のＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用意する。次に、ＩＣＰ−ＤＲＩＥ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ （ＩＣＰ） − Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ （ＤＲＩＥ））により上面シリコンの一部をエッチングし、中間絶縁層に達するアスペクト比の高いトレンチを形成する。
【００４８】
さらに、ＣＶＤにより、このトレンチ内にシリコン酸化膜を成膜する。ダイオード中央部以外になる部分にインプランテーションマスクをＣＶＤ成膜・フォトリソグラフィ・エッチングにより形成する。インプランテーションマスクは、０．３ｕｍ程度のシリコン酸化膜と０．２ｕｍ程度のシリコン窒化膜からなる。
【００４９】
次に、ドーズ４×１０１５ａｔｏｍｓ／ｃｍ２程度で炭素Ｃを打ち込む。加速エネルギーは２０ｋｅＶ程度である。図において、破線で示す炭素打ち込み領域４６に炭素がイオン打ち込みされる。
【００５０】
次に、インプランテーションマスクをエッチングにより取り除く。次に、カソードを形成するＮ＋をインプラントする。ドーズ１×１０１４ａｔｏｍｓ／ｃｍ２程度でリンＰをインプラントする。マスクの形成・パターニングは炭素の打ち込みの場合と同様行う。
【００５１】
基板裏側の中間絶縁膜とシリコン基板を、エッチングにより取り除く。アノードコンタクト形成のために、ボロンを裏面から打ち込む。ドーズは１×１０１４ａｔｏｍｓ／ｃｍ２程度である。
【００５２】
シリコン酸化膜を表面にＣＶＤで形成し、カソードコンタクト部をエッチングし、チタンをスパッタで成膜する。その上にタングステンをＣＶＤで成膜し、ビアを形成する。配線としてアルミニウムをスパッタし、フォトリソグラフィによりパターニングする。蒸着により裏面にＩＴＯを成膜し、アノード電極とする。
【００５３】
カソードにブレイクダウン電圧より高い４０Ｖ程度の電圧をかけ、アノードは抵抗を介して０Ｖに接続する。上面からの光の入射により発生した空乏層中の電子正孔対が降伏状態を引き起こす。降伏電流を抵抗に発生する電圧降下として検出する。
【００５４】
なお、上記したプロセス・運用は、一例であって本発明を限定するものではない。
【００５５】
「その他の構成」
ここで、炭素の打ち込みなど、イオン化率を変更するために、イオンや原子の打ち込みを行うと基板に欠陥が生じる。そして、このような欠陥によって、大きな暗電流や不均一な電界分布を引き起こす可能性がある。そこで、プロセスフローの最初にイオン（または原子）打ち込みを行い、その後に高温でアニーリングを行い、格子欠陥を取り除く。例えば、１０００度程度でアニーリングを行えばよい。これによって、イオン打ち込みなどによって生じた欠陥が修復され、上述のような問題を解消することができる。
【００５６】
「実施形態の効果」
非特許文献１によると、イオン化係数αは、電界Ｅと係数Ｋを用いて、
α＝ＫＥ７
と近似できる。ここで、Ｋは、バンドギャップＥＧと定数Ａ、ｂを用いて、
Ｋ＝９×１０−３８（Ａ２１６ｍ／ｂ０．８５ＥＧ１５）
と表される。また、アノード・カソード間がステップ接合で近似できるとすると、ブレイクダウンが起こる際の空乏層の幅ＷＢＤは、
ＷＢＤ＝｛８ε７／Ｋｑ７ＮＢ７］１／８
と表わされる。つまり、
ＷＢＤ∝ＥＧ１５／８
である。この式に従えば、炭素を１％中央部に打ち込んだ際、周辺部でのバンドギャップは１．１２ｅＶ、対して中央部のバンドギャップが０．８６ｅＶであるので、周辺部の空乏層幅は中央部と比べて６１％である。
（０．８６／１．１２）１５／８＝０．６１
例えば、中央部のガードリング幅が１ｕｍのとき、周辺部のガードリング幅は０．６１ｕｍである。
【００５７】
典型的なガイガーモードのＡＰＤでは、有効開口８ｕｍφ、ガードリング幅１ｕｍである。この時、フィルファクターは、直径４ｕｍの円の面積と一辺（８＋１＋１）ｕｍの正方形の面積の比であるので
（４２×３．１４）／（８＋１＋１）２＝０．５０
である。一方で、炭素を中央部に打ち込むことによりガードリング幅を０．６ｕｍに小さくした場合のフィルファクターは、
（４２×３．１４）／（８＋０．６＋０．６）２＝０．５９
である。
【００５８】
このように、炭素を１％中央部に打ち込むと、周辺部でのバンドギャップは１．１２ｅＶであり、中央部のバンドギャップが０．８６ｅＶであるので、周辺部の空乏層幅は４０％小さくなる。これにより、有効開口８ｕｍφ、ガードリング幅ｌｕｍのＡＰＤにおけるフィルファクター５０％が、ガードリング幅を０．６ｕｍに小さくすることにより５９％に量子効率（中央部の空乏層の幅）を変えることなく向上する。例えば、従来では、図１１に示すように、中央部１０の径が８ｕｍの場合には、ガードリング部１２の外形として１０ｕｍ必要とした。しかし、本実施形態によれば、中央部１０の径が８ｕｍの場合に、ガードリング部１２の外形として９．２ｕｍ程度でよいことになり、ブレイクダウンを防止しつつ高い量子効率を維持することができる（図１２参照）。
【符号の説明】
【００５９】
１０ 中央部、１２ ガードリング部、２０ 基板、２２，５０ Ｎ＋領域、２４ Ｎｗｅｌｌ、２６ Ｐ＋領域、３０，４２ Ｎ−領域、３２ Ｐ−領域、４０ ＤｅｅｐＮｗｅｌｌ、４６ 炭素打ち込み領域、５２ トレンチ、５４ ＩＴＯ層。
【特許請求の範囲】
【請求項１】
フォトダイオードであって、
アバランシェダイオードを構成する中央部と、
周辺部でのブレイクダウンを防止するガードリング部と、
を含み、
前記中央部または前記ガードリング部に外部から所定の元素を導入して拡散することによって、前記中央部と前記ガードリング部とのイオン化率の差がイオンまたは原子の拡散前より大きくなるようにイオン化率を変化させる、
ことを特徴とするフォトダイオード。
【請求項２】
請求項１に記載のフォトダイオードであって、
前記元素の導入は、イオン打ち込みである、
ことを特徴とするフォトダイオード。
【請求項３】
請求項２に記載のフォトダイオードであって、
前記イオン打ち込みの後に、アニーリングを行い、前記イオン打ち込みに伴う基板へのダメージを緩和する、
ことを特徴とするフォトダイオード。
【請求項４】
請求項２に記載のフォトダイオードであって、
前記中央部にイオンを打ち込んでイオン化率を向上させる、
ことを特徴とするフォトダイオード。
【請求項５】
請求項１〜４のいずれか１つに記載のフォトダイオードであって、
全体が、シリコンにより構成される、
ことを特徴とするフォトダイオード。
【請求項６】
請求項５に記載のフォトダイオードであって、
中央部に炭素を打ち込むことによりイオン化率を向上させる、
ことを特徴とするフォトダイオード。
【請求項７】
請求項６に記載のフォトダイオードであって、
打ち込む炭素濃度が１％程度である、
ことを特徴とするフォトダイオード。
【請求項８】
請求項１〜７のいずれか１つに記載されたフォトダイオードをアレイ化したことを特徴とするフォトダイオードアレイ。
【請求項１】
フォトダイオードであって、
アバランシェダイオードを構成する中央部と、
周辺部でのブレイクダウンを防止するガードリング部と、
を含み、
前記中央部または前記ガードリング部に外部から所定の元素を導入して拡散することによって、前記中央部と前記ガードリング部とのイオン化率の差がイオンまたは原子の拡散前より大きくなるようにイオン化率を変化させる、
ことを特徴とするフォトダイオード。
【請求項２】
請求項１に記載のフォトダイオードであって、
前記元素の導入は、イオン打ち込みである、
ことを特徴とするフォトダイオード。
【請求項３】
請求項２に記載のフォトダイオードであって、
前記イオン打ち込みの後に、アニーリングを行い、前記イオン打ち込みに伴う基板へのダメージを緩和する、
ことを特徴とするフォトダイオード。
【請求項４】
請求項２に記載のフォトダイオードであって、
前記中央部にイオンを打ち込んでイオン化率を向上させる、
ことを特徴とするフォトダイオード。
【請求項５】
請求項１〜４のいずれか１つに記載のフォトダイオードであって、
全体が、シリコンにより構成される、
ことを特徴とするフォトダイオード。
【請求項６】
請求項５に記載のフォトダイオードであって、
中央部に炭素を打ち込むことによりイオン化率を向上させる、
ことを特徴とするフォトダイオード。
【請求項７】
請求項６に記載のフォトダイオードであって、
打ち込む炭素濃度が１％程度である、
ことを特徴とするフォトダイオード。
【請求項８】
請求項１〜７のいずれか１つに記載されたフォトダイオードをアレイ化したことを特徴とするフォトダイオードアレイ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−１７４７８３（Ｐ２０１２−１７４７８３Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３３３６３（Ｐ２０１１−３３３６３）
【出願日】平成２３年２月１８日（２０１１．２．１８）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月１８日（２０１１．２．１８）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【Ｆターム（参考）】
[ Back to top ]