プラズマ処理システムにおけるエッチング耐性を最適にする方法および装置
【課題】プラズマ処理チャンバを含むプラズマ処理システムにおいて、基材のエッチングに対する耐性を最適化する方法を提供する。
【解決手段】本願の方法は、エッチングガス混合物と親和性を有するプレコート（pre-coat）ガス混合物をプラズマ処理チャンバに流入させる工程、プレコートガス混合物の第一プラズマを照射する工程、基材を含む基板を導入する工程を含む。また該方法は、プラズマ処理チャンバ内にエッチングガス混合物を流入させる工程、エッチングガス混合物からの第二プラズマを照射する工程、第二プラズマにより基板をエッチングする工程、を含む。そして、プラズマ処理チャンバ内で、第一プラズマが表面にプレコート残留膜を形成し、基材のエッチング耐性を実質的に維持することを特徴とする。
【解決手段】本願の方法は、エッチングガス混合物と親和性を有するプレコート（pre-coat）ガス混合物をプラズマ処理チャンバに流入させる工程、プレコートガス混合物の第一プラズマを照射する工程、基材を含む基板を導入する工程を含む。また該方法は、プラズマ処理チャンバ内にエッチングガス混合物を流入させる工程、エッチングガス混合物からの第二プラズマを照射する工程、第二プラズマにより基板をエッチングする工程、を含む。そして、プラズマ処理チャンバ内で、第一プラズマが表面にプレコート残留膜を形成し、基材のエッチング耐性を実質的に維持することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基板製造技術、特にプラズマ処理システムにおけるエッチング耐性を最適にする方法および装置に関する。
【背景技術】
【０００２】
基板、例えば半導体基板やフラットパネルディスプレイの製造に用いられるガラスパネルには、プラズマ処理が採用される。基板処理の一部として、例えば基板が複数のダイ（dies）または長方形のエリアに分割され、それらが集積回路を構成する。基板は、一連の処理工程において素材の一部が除去（エッチング）されまたは堆積（deposited）される。数ナノメートルのオーダーの限界寸法（critical dimension：ＣＤ）でトランジスタゲートを制御することが最優先であり、ターゲットゲートの長さがナノメートルずれるだけで、これらの装置の操作スピードに直接影響するからである。
【０００３】
典型的なプラズマ処理における基板上へのゲートセットの形成では、化学気相成長法によりシリコン基板上にｐ型エピタキシャル層が配置される。エピタキシャル層の上に窒化物層が堆積し、特定のパターンにマスキングおよびエッチングがなされ、エピタキシャル層の上に除去されて露出された領域などを形成する（例えば、窒化物層で被覆されない領域）。これらの領域は、リンなどの添加物が拡散またはイオン注入される前に特定のパターンにマスクキングされ、ｎウェルを形成する。
【０００４】
硬化エマルジョンの領域は選択的に除去され、基底層の構成要素が露出される。基板は、モノポーラ（mono-polar）まはバイポーラ（bi-polar）電極を含む支持構造の上で、チャックあるいは台座（pedestal）に固定されてプラズマ処理チャンバ内にセットされる。適当なエッチング源がチャンバ内に導入され、基板の処理面にプラズマが照射されてエッチング処理される。
【０００５】
二酸化シリコンが成長して酸化物領域を形成し、回路の他のパーツからｎウェルを絶縁する。別のマスキング／酸化処理が繰り返されてｎウェル上にゲート酸化物層が成長し、ｐチャネルＭＯＳトランジスタが形成される。このゲート酸化物層はこれらトランジスタのチャネルおよびゲートの間の絶縁層として働く。他のエピタキシャル領域を閾値電圧で調整しつつ、別途マスキング、拡散、注入などの処理によって、ｎチャネルトランジスタが形成される。
【０００６】
ウエハ上のポリシリコン層の堆積が行われ、続いて不要なポリシリコン層の除去の為のマスキング／エッチングが繰り返されて、ｐチャネルトランジスタのゲート酸化物の上にポリシリコンゲートが画定される。同時に、正確な位置における酸化物のエッチングによって、ｎウェルの上にソースとドレインのドライブイン（拡散）のための開口が形成される。
【０００７】
別にマスキング／注入が繰り返され、ｎウェルの新しい開口内にボロンドープおよびドライブインが行われて、ｐ型のソースとドレインが形成される。その後、マスキング／注入が繰り返されて、ｐ型エピタキシャルの中に、ｎチャネルトランジスタのｎ型ソースとドレインが形成される。
【０００８】
しかし、基板上に高密度回路の要求が高くなると、サブミクロンのオーダーにおける高いアスペクト比を持ったヴィアコンタクトやトレンチを形成するには、現在のプラズマ処理の技術を用いてもなかなか困難なものであった。特に、ゲート深さがリソグラフィックの光の波長よりも小さい場合には当該深さのゲートを作成することは非常に困難である。一つの一般的な方法としては、化学的に優位なエッチング処理を用いて、フォトレジストマスクを削ることである。この方法では所望の結果（プレエッチングのＣＤ）と比較して外形のＣＤが大きなマスクが形成される。底部基板のトレンチが縦方向（基板に対して垂直）にエッチングされ、フォトレジストが左右方向（基板に対して水平方向）にエッチングされあるいは削られて、最終的に所望のゲートＣＤが形成されるのである。
【０００９】
一般的に、フォトレジストはリソグラフィックプロセス（コントラスト、解像度、インライン粗さなど）、インテグレーション（積層化）プロセス（エッチング選択性、化学的安定性、アッシング（ash）選択性など）ともに最適のものでなければならない。このようなタイプのフォトレジストは、化学的に優位なエッチングなどによって、積層化について影響を受けやすく、これらは「ソフト」といわれることがある。
【００１０】
ソフトフォトレジストのＣＤの制御は、リソグラフィック環境におけるサブミクロン〜１００ｎｍの範囲では特に困難である。フォトレジストは、フォトレジストの柱が崩壊しないようにして十分に薄くなければならず、エッチング層の所望のエッチング選択性の為に十分な厚みを有していなければならない。しかし、フォトレジストの柱が幅に比較して高さが不均衡（例えば、高さ対幅の比が４以上）であると、エッチング処理が損傷を与え、基板の電気的・機能的特性が変わり、基板の性能および製品の良品率に直接影響を与えてしまう。
【００１１】
例えば、ソフトフォトレジストがエッチングされると、小刻みな波状パターンが形成され、溝ができたり、マイクロローディング（micro-loading）やランダムなエッチングストップの原因となってしまう。溝は普通の形状の中に不揃いな形状を作り、マスキングの領域を余分に露出させる。従って、基板から意図しないエッチング除去が起き、その結果ウエハの電気的・機能的特性が変えられてしまうのである。一つの影響として例えば、フォトレジストの柱面の粗さが増加することもある。もし、フォトレジストの小刻みな波状パターンが集中したとすると、その結果マスキングパターンが、部分的あるいは完全に、所定の基材の除去をブロックしてしまう。
【００１２】
トレンチフロアに基材が残ると、マイクロローディングが起こり、物理的に平らでない底部表面が形成されてしまう。エッチング処理の間に、フォトレジストの柱の入口でエッチングガスが妨げられると、ランダムなエッチングストップが発生する。ある状況においては、フォトレジストの柱が、高さと薄さが不均衡（例えば、高さ対幅の比が４以上）であると、フォトレジストの柱の全部が誤って除去あるいは剥がされてしまう。さらに横からのエッチング速度と縦からのエッチング速度が違う場合に、不均一なストレスにより、フォトレジストの柱が、よじれたり、曲げられたり、捻じられたりする。
【００１３】
図１を参照すると、プラズマ処理システムの構成が簡易的に表されている。一般に、適切なガス混合物がガス分散システム１２２から入力管１０８を通ってチャンバ１０２内へ流される。静電的チャック１１６の上にエッジリング１１５によって固定された半導体基板やガラス板材などの基板１１４の露出された領域を、表面処理（例えばエッチングや堆積など）するために、これらのプラズマ処理ガスはプラズマ１１０を形成するようにイオン化される。加えて、ライナー１１７はプラズマとプラズマ処理チャンバの間の熱バリアとしてだけでなく基板１１４上のプラズマ１１０の最適化に寄与する。
【００１４】
ガス分散システム１２２は、プラズマ処理ガス（例えば、Ｃ４Ｆ８、Ｃ４Ｆ６、ＣＨＦ３、ＣＨ２Ｆ３、ＣＦ４、ＨＢｒ、ＣＨ３Ｆ、Ｃ２Ｆ４、Ｎ２、Ｏ２、Ａｒ、Ｘｅ、Ｈｅ、Ｈ２、ＮＨ３、ＳＦ６、ＢＣｌ３、Ｃｌ２、ＷＦ６、その他）を含む圧縮ガスシリンダ１２４ａ−ｆを含んでいる。圧縮ガスシリンダ１２４ａ−ｆは、それぞれのガスを排出する機構を備えた容器１２８の中に保護されている。流速コントローラ１２６ａ−ｆは、（トランスデューサ、コントロールバルブ、信号処理エレクトロニクスなどを含む）自己調整型装置であり、半導体産業においてプラズマ処理システムへガス流量を測定し、調整するために用いられる。インジェクタ１０９は、チャンバ１０２内にエアロゾルとしてプラズマ処理ガス１２４を導入する。
【００１５】
誘導コイル１３１は絶縁ウィンドウ１０４（dielectric window 104）によってプラズマから分離され、プラズマ１１０を生成するためにプラズマ処理ガス内に時変電流を誘導（induce）する。ウィンドウは誘導コイルをプラズマ１１０から保護し、プラズマ処理チャンバ内に発生された高周波（ＲＦ）フィールドを透過（penetrate）させる。さらに誘導コイル１３１はリード線１３０ａ−ｂによってマッチングネットワーク１３２と結合し、そして高周波発生器１３８とも結合している。マッチングネットワーク１３２は、高周波発生器１３８のインピーダンスをマッチングさせ、約１３．５６ＭＨｚ、５０オームで操作されて、プラズマ１１０に適用する。
【００１６】
一般に、冷却システムのあるタイプでは、プラズマの点火による熱平衡を保つためにチャックと結合している。冷却システム自身は、チャックの中の空間にクーラント（coolant）をポンピングするため冷却装置を含み、チャックと基板の間にヘリウムガスを送り込む。発生した熱を除去し、熱の拡散を素早くコントロールするために、ヘリウムガスが冷却システムとして用いられる。従って、ヘリウムの圧力が増加すると熱の移動速度も増大する。ほとんどのプラズマ処理システムは、操作ソフトウエアプログラムを有する複雑なコンピュータにより制御される。典型的操作環境において、製造プロセスパラメータ（例えば、電圧、ガス混合流量、ガス流速、圧力など）は特別なプラズマ処理システム及び具体的な方法により決定される。
【００１７】
図２Ａ−Ｂを参照すると、プラズマ処理により製造されたゲートの層構造断面図が示されている。図２Ａは、リソグラフィック工程に先立つ、半導体ＩＣの層構造を表す断面図である。以下の説明において「上」、「下」の用語は、層間の空間的な関係を意味し、層間の直接的な接続をも意味するものではない。他の付加的な層が上、下、または間に存在することに注意すべきである。さらに、存在する全ての層を表すものでもなく、他の異なる層によって構成されている場合もある。
【００１８】
積層の底部は、図では層２０４として示されているが、ポリシリコンのような半導体を含んでいる。層２０４の上には、リソグラフィック処理を経たフォトレジストマスク層２０８とＢＡＲＣ層２０６が配置されている。この例では、フォトレジストマスクパターン２１６が最初にリソグラフィックによって形成され、トレンチゲート２０２ａ−ｂを形成するために化学的トリム（trimmed）が行われた後の状態を示している。
【００１９】
図２Ｂは、トレンチゲート２０２ａ−ｂをさらに延長させるために、プラズマ処理システムによって層２０４がエッチングされた後の断面図を表している。さらに、フォトレジストマスク層が領域２１０の分、および基底半導体層２０４も横方向にエッチングされた状態を示す。
【００２０】
図３Ａ−Ｃを参照すると、プラズマ処理の間に崩壊されたソフトフォトレジストの柱を有する基板の断面を示している。エッチング処理によって、フォトレジスト材が横方向（基板に対して平行方向）、或いは縦方向（基板に対して垂直方向）に除去された状態である。もし柱の幅が十分に最小化されると、横方向と縦方向のエッチングの組合せが斜め方向に働いて、柱の大部分を除去してしまい、基底部の基板にも損傷を与える。
【００２１】
図３Ａは、リソグラフィック工程に先立つ、典型的な半導体ＩＣの断面図を表している。基底層は層３０４で示されており、ポリシリコンなどの半導体である。層３０４の上には、リソグラフィック処理後のフォトレジストマスク層３０８とＢＡＲＣ層３０６が形成されている。この例ではフォトレジストマスクパターンがトレンチ３０２ａ−ｃにゲートを形成するために、処理されている。
【００２２】
図３Ｂは、プラズマ処理システムによってフォトレジスト層３０８がエッチングされた後の断面を示している。しかし、これは図２Ａ−Ｂに示す柱とは異なり、細い柱３１６が、エッチング処理により損傷を受けて柱３１２になっている。幅だけでなく、高さまでも壊滅的に減少している。
【００２３】
図３Ｃは、図３Ｂの積層を、プラズマ処理システムによって層３０４をエッチングした後の断面図を示している。基底層３０４には大きな空間３２０が形成されてしまっている。
【００２４】
図４Ａ−Ｃを参照すると、不均一なソフトフォトレジストの柱がプラズマ処理の間に捻じられた状態を示す断面図である。前記の通り、フォトレジスト材が横方向（基板に対して平行方向）、或いは縦方向（基板に対して垂直方向）に除去された状態である。もし柱の幅が十分に最小化されると、横方向と縦方向のエッチングの組合せが、曲げられたり捻じられたりするストレスを生じさせる。
【００２５】
図４Ａは、リソグラフィック工程に先立つ、典型的な半導体ＩＣの断面図を表している。積層の底には、ポリシリコンなどの半導体よりなる層４０４が示されている。層４０４の上には、リソグラフィック工程を経てフォトレジストマスク層４０８とＢＡＲＣ層４０６が形成されている。この例ではフォトレジストマスクパターンがトレンチゲート４０２ａ−ｃの形成のために、処理されている。
【００２６】
図４Ｂは図４Ａの積層のフォトレジスト層４０８が、プラズマ処理システムによってエッチングされた後の断面図を示している。図２Ａ−Ｂの柱２１６とは異なり、柱４１６がエッチング処理によって捻じられて柱４１２へ、また基底層４０４には非直線的な側壁面が形成されている。
【先行技術文献】
【特許文献】
【００２７】
【特許文献１】米国特許第６４５５３３３号公報
【特許文献２】米国特許第６６２６１８７号公報
【特許文献３】米国特許第６４２０２７４号公報
【特許文献４】米国特許第６２７４５００号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
このように、プラズマ処理システムにおけるエッチング耐性を最適化する方法および装置が求められているのである。
【課題を解決するための手段】
【００２９】
本発明の具体例の一つは、プラズマ処理チャンバを含むプラズマ処理システムにおいて、基材のエッチングに対する耐性を最適化する方法に関する。該方法は、エッチングガス混合物と親和性を有するプレコート（pre-coat）ガス混合物をプラズマ処理チャンバに流入させる工程；プレコートガス混合物の第一プラズマを照射する工程；基材を含む基板を導入工程を含む。また、該方法は、プラズマ処理チャンバ内にエッチングガス混合物を流入させる工程；エッチングガス混合物の第二プラズマを照射する工程；第二プラズマにより基板をエッチングする工程；を含む。そして、プラズマ処理チャンバ内で、第一プラズマが露出表面にプレコート残留膜を形成し、基材のエッチング耐性が実質的に維持される。
【００３０】
本発明の特徴については、以下に図面を参照しつつ、さらに詳細に説明する。
【００３１】
本発明は、例によって限定されることなく、図面及び同様な構成については同じ参照番号を付して、具体的に例示する。
【図面の簡単な説明】
【００３２】
【図１】図１はプラズマ処理システムを簡易的に表した図である。
【図２Ａ】図２Ａは典型的な半導体ＩＣの積層構造を表した断面図である。
【図２Ｂ】図２Ｂは典型的な半導体ＩＣの積層構造を表した断面図である。
【図３Ａ】図３Ａは典型的な半導体ＩＣの積層構造が崩壊する過程を表した断面図である。
【図３Ｂ】図３Ｂは典型的な半導体ＩＣの積層構造が崩壊する過程を表した断面図である。
【図３Ｃ】図３Ｃは典型的な半導体ＩＣの積層構造が崩壊する過程を表した断面図である。
【図４Ａ】図４Ａは典型的な半導体ＩＣの積層構造が捻じられる過程を表した断面図である。
【図４Ｂ】図４Ｂは典型的な半導体ＩＣの積層構造が捻じられる過程を表した断面図である。
【図５】図５は本発明の一実施例であって、プレコート工程を付加したプラズマ処理システムを簡易的に表した図である。
【図６Ａ】図６Ａは本発明の一実施例であって、プレコートがトリムプロセスを最適化した積層の断面図である。
【図６Ｂ】図６Ｂは本発明の一実施例であって、プレコートがトリムプロセスを最適化した積層の断面図である。
【図７】図７は本発明の一実施例であって、プレコート工程を加えたプラズマ処理システムにおける基板のエッチング処理のプロセスを表す図である。
【発明を実施するための形態】
【００３３】
本発明について、いくつかの好ましい具体例とともに図面を参照しつつ更に詳細に説明する。以下の説明において、多くの詳細な説明は本発明を理解するために用いられる。当業者においては、これらの詳細な説明の一部または全部がなくても、本発明を実施することができるかもしれない。また、公知のプロセス、構造などについては、本発明を却って不明瞭にするかもしれないので詳細には記載していないことを理解すべきである。
【００３４】
前記の通り、深いゲートエッチングを、ソフトフォトレジスト（フォトレジストは集積化の問題による影響を受けやすい）を使用して得ることは困難である。特に、フォトレジストの柱の幅に比較して高さが不均衡（例えば、高さ対幅の比が４以上）であると、エッチング処理が該柱、そして後のゲート基材に損傷を与える。
【００３５】
例えば、不均一なストレスがフォトレジストの柱によじれ、曲げ、捻じれ等を生じさせる原因となる。同様に、ファセット（facet）または非直線的な側面形状が該柱の壁に形成されて、基板の実質的な欠陥となる。ある状況においては、柱の高さ及び薄さが不均衡であると、フォトレジストの柱の全体が除去あるいは剥離され、さらには断面のＣＤや基板に対して損傷を与えることになる。伝統的な保護膜形成技術は一般的に役に立たない。何故なら、相対的な断面のＣＤは維持されるけれども、絶対的なサイズのＣＤは保護膜層を付加することにより増大するからである。
【００３６】
限定されることを望むものではないが、エッチング剤（例えばフォトレジストエッチング剤）と親和性（誘引性）のある材料でプラズマ処理チャンバをプレコートすることにより、基板が正確にエッチングされるだけでなく、エッチング剤の選択性を最適化できる。
【００３７】
一般に、プラズマ処理のエッチング工程の後、ドライクリーニング、ウエハの無い状態でのクリーニング、予防保守などにより反応チャンバの内表面に接着したミクロな粒子や残留ポリマーを除去する。次の基板を入れる前に、エッチング剤と親和性のある材料でプラズマチャンバをプレコートすることによって、プラズマ中のエッチングラジカルの効果量が減少し、エッチング速度（例えば、フォトレジストの完全性を維持するためなど）が最適化される。
【００３８】
例えば、多くのフォトレジストエッチング剤は酸素を含んでいる。酸素と親和性のある塩素などでチャンバをプレコートすると、プラズマ中の酸素ラジカルの効果量が減少し、それがフォトレジストのエッチングには有効なのである。しかし、プレコート材の量が多すぎるとエッチング処理に有効な酸素ラジカルの数も殆どなくなってしまう。制御可能なポリマー保護層は、プレコートとフォトレジストエッチング剤との反応によって生成され、フォトレジストの完全性保護の為にエッチング処理を最適化する。ポリマー保護層はフォトレジストマスクの垂直方向と水平方向の浸食を防止し基板のＣＤ維持にとって有効なのである。
【００３９】
米国特許６４５５３３３号では、特有の積層を有するウエハをエッチングチャンバ内で処理して、深紫外線（deep ultraviolet：ＤＵＶ）レジストのエッチング速度安定化法により、調和のとれた安定なＤＵＶレジストのエッチング速度が得られている。しかし、本発明のフォトレジストの完全性を保存するという新規な方法は、前記の単にエッチング速度を安定化するという方法とは異なるものである。さらに前記方法は、チャンバに合わせてウエハの状態を整えて用いるが、本発明を示唆するものではない。
【００４０】
米国特許６６２６１８７号では、エッチング反応装置の反応チャンバを再調整する方法が提案されている。しかし、本発明のフォトレジストの完全性を保存するという新規な方法は、前記の窒素及び水素ガスが基板と反応して高分子量の粒子を生成してエッチング処理を安定化するものとは異なるのである。
【００４１】
米国特許６４２０２７４号では、分子、分子フラグメント、および原子によるチャンバ表面処理の調整による方法が提案されている。しかし、本発明のフォトレジストの完全性を保存するという新規な方法は、前記の繰り返しプラズマ処理を可能にするためのチャンバの調整方法とは異なるのである。
【００４２】
米国特許６２７４５００号では、プラズマエッチングチャンバの洗浄および順応方法が提案されている。しかし、本発明のフォトレジストの完全性を保存するという新規な方法は、前記の繰り返しプラズマ処理を可能にするために最初に洗浄し次いでプラズマチャンバを順応させるものとは異なるのである。さらに前記方法は、チャンバに合わせてウエハの状態を整えて用いるが、本発明を示唆するものではない。
【００４３】
他の先行技術としては、エッチングアプリケーションのスペーサとしてＣＨｘＦｙプレコート法がある。しかし、本発明のフォトレジストの完全性を保存するという新規な方法は、前記のクロムなどの金属分子による汚染を高度に防止するために金属分子を密封するものとは異なるのである。
【００４４】
図５を参照すると、図１のプラズマ処理システムに本発明の一つの具体例であるプレコートを加えたものを簡易的に示したものである。前記の通り、適当なガスが、ガス分散システム１２２から入力管１０８を通ってチャンバ１０２内に流される。半導体基板やガラス板材などの基板１１４の露出表面処理（エッチング又はデポジッションなど）のために、これらのプラズマ処理ガスはプラズマ１１０の形成のためにイオン化される。しかし、この工程の前に、プレコート１１７（例えば、Ｏ２、ＨＢｒ、Ｃｌ２、Ｈｅ、Ｎ２、Ａｒ、ＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３、ＳｉＣｌ４、ＳＦ６、ＮＦ３、その他）が形成され、これがフォトレジストエッチングラジカルと反応してエッチング処理を実質的に最適化する。
【００４５】
図６Ａ−Ｂを参照すると、本発明の一つの具体例であるプレコートによってトリムプロセスが最適化された状態を示す積層の断面図である。図６Ａは、リソグラフィック工程に先立つ、半導体ＩＣの積層の断面図である。該積層の底部は層６０４で示され、ポリシリコンなどの半導体を含んでいる。層６０４の上には、既にリソグラフィック工程が行われたのちのフォトレジストマスク層６０８とＢＡＲＣ層６０６が表されている。しかし、図３Ａ−Ｃや図４Ａ−Ｂとは異なり、保護膜６２０がトレンチ６０２の中に形成されてフォトレジストの形状を保持し、その結果トレンチ６０２のＣＤが維持される。
【００４６】
図６Ｂは、トレンチ６０６ａ−ｃがさらに延長されて半導体層６０４内にゲートのセットが形成されるように、図６Ａの層６０４がプラズマ処理システムによりエッチングされた状態の断面図を示す。
【００４７】
一つの具体例において、トリム処理の適用のために、プラズマ処理チャンバが、Ｏ２、ＨＢｒ、Ｃｌ２、Ｈｅ、Ｎ２、ＣＦ４、Ａｒから選択される一つ以上のガスを含む混合物でコーティング処理が施される。
【００４８】
別の具体例において、ＢＡＲＣエッチングプロセスの適用のために、プラズマ処理チャンバが、Ｏ２、ＨＢｒ、Ｃｌ２、Ｈｅ、Ｎ２、Ａｒ、ＣＦｘ（ＣＦ４）、ＣＨｘＦｙ（ＣＨ２Ｆ２、ＣＨＦ３など）、ＳｉＣｌ４、ＳＦ６、ＮＦ３から選択される一つ以上のガスを含む混合物でコーティング処理が施される。
【００４９】
別の具体例において、無機材料のエッチングプロセス適用のために、プラズマ処理チャンバが、Ｏ２、ＨＢｒ、Ｃｌ２、Ｈｅ、Ｎ２、Ａｒ、ＣＦｘ（ＣＦ４）、ＣＨｘＦｙ（ＣＨ２Ｆ２、ＣＨＦ３など）、ＳＦ６、ＮＦ３から選択される一つ以上のガスを含んでコーティング処理が施される。
【００５０】
別の具体例において、シリコンエッチング（例えばポリシリコン、アモルファスシリコン、エピタキシャルシリコン、その他）処理の適用のために、プラズマ処理チャンバが、Ｏ２、ＨＢｒ、Ｃｌ２、Ｈｅ、Ｎ２、Ａｒ、ＣＦｘ（ＣＦ４）、ＣＨｘＦｙ（ＣＨ２Ｆ２、ＣＨＦ３など）、ＳｉＣｌ４、ＳＦ６、ＮＦ３から選択される一つ以上のガスを含んでコーティング処理が施される。
【００５１】
別の具体例においては、２３００VersysTMシリーズプラズマ処理システム（２３００VersysTM、２３００Versys StarTM、２３００Versys KiyoTM、その他）内、約５〜１００ｍＴのチャンバ圧力、約３５０〜１４００ＷのＴＣＰ電力、約０〜２０Ｗのバイアス電源、ＣＨ２Ｆ２が約５０〜２５０ｓｃｃｍの流速、ＣＦ４が約５〜１５０ｓｃｃｍの流速、約２０°〜６０°の温度、約５〜３０秒の時間、これらの条件でプレコートすることは、フォトレジストエッチング速度を十分に最適化する。
【００５２】
別の具体例においては、２３００VersysTMシリーズプラズマ処理システム内、約３０〜８０ｍＴのチャンバ圧力、約６００〜１２００ＷのＴＣＰ電力、約０〜１０Ｗのバイアス電源、ＣＨ２Ｆ２が約５０〜１５０ｓｃｃｍの流速、ＣＦ４が約１０〜８０ｓｃｃｍの流速、約３０°〜５０°の温度、約５〜１５秒の時間、これらの条件でプレコートすることは、フォトレジストエッチング速度を十分に最適化する。
【００５３】
別の具体例においては、２３００Versys StarTMシリーズプラズマ処理システム内、約５０〜７０ｍＴのチャンバ圧力、約９００〜１１００ＷのＴＣＰ電力、約０〜５Ｗのバイアス電源、ＣＨ２Ｆ２が約７５〜１０５ｓｃｃｍの流速、ＣＦ４が約２０〜４０ｓｃｃｍの流速、約３０°〜５０°の温度、約５〜１５秒の時間、これらの条件でプレコートすることは、フォトレジストエッチング速度を十分に最適化する。
【００５４】
別の具体例においては、プレコート処理は、基板がエッチングのために導入される前に、チャンバをコートするプレエッチングのプラズマ処理チャンバ調整工程として使用することができる。
【００５５】
別の具体例においては、基板がエッチングのためにプラズマ処理チャンバ内に置かれ、次いでトリム（trim）処理により目的とするサイズのＣＤ（ライン幅など）に縮め、基板が除去され、プレコート工程を経て、基板を再導入して全体のエッチング処理を完成させる。
【００５６】
別の具体例においては、エッチング処理を連続して完成するために二つのプラズマ処理チャンバを使用することができる。第一チャンバは、ＣＤ（ライン幅など）を目的のサイズにトリムする。次いで、第二チャンバで、積層を残してエッチングするために基板を入れる前に、プレコート処理を実施する。
【００５７】
図７を参照すると、本発明の具体例の一つである、基板のエッチングのためにプレコート処理を加えたプラズマ処理システムの簡易プロセスが示されている。最初に工程７０２で、Ｏ２、ＨＢｒ、Ｃｌ２、Ｈｅ、Ｎ２、Ａｒ、ＣＦｘ（ＣＦ４）、ＣＨｘＦｙ（ＣＨ２Ｆ２、ＣＨＦ３など）、ＳｉＣｌ４、ＳＦ６、ＮＦ３から選択される一つ以上のプレコート用混合ガスをプラズマ処理システムのプラズマチャンバ内に流入させる。次に、工程７０４で、プレコート用混合ガスのプラズマを照射する。次いで、工程７０６で、基材（フォトレジスト、ＢＡＲＣなど）を含む基板をプラズマ反応器に導入する。さらに、工程７０８で、エッチングガス混合物をプラズマ処理システムのプラズマ反応器に流す。工程７１０で、エッチングガス混合物のプラズマを照射する。工程７１２で基板がプラズマによってエッチングされる。最後に、工程７１４で基材を取り出す。
【００５８】
本発明についていくつかの好ましい実施例を挙げて説明したが、本発明の範囲内で変更、置換などが可能である。例えば、本発明例ではプラズマ処理システムとして、ラムリサーチコーポの製品（ExelanTM、ExelanTMHP、ExelanTMHPT、２３００TM、VersysTMStarなど）を使用したが、他のプラズマ処理システムももちろん使用できる。本発明は各種直径（２００ｍｍ、３００ｍｍなど）の基板を使用することもできる。また、フォトレジストプラズマエッチングは酸素以外のガスを用いることもできる。さらに、基材が他の種類についてのエッチング工程も、本発明により最適化することができる。本発明の方法に用いる用具には多く選択肢があることが理解されるべきである。
【００５９】
本発明の効果は、プラズマ処理システム内のエッチングに対する耐性を最適化することを含んでいる。さらに、酸素を主とするエッチングガスに曝されたときのフォトレジストの損傷を最小化、エッチング処理中のトレンチやヴィアのファセッティング（faceting）、フェンシング（fencing）を最小化、エッチングパラメータにプレコートを使用する、基板処理の再現性を維持することなども本発明の効果である。
【００６０】
適切な具体例およびベストモードについて述べてきたが、請求項に記載された本発明の目的、趣旨の範囲内において前記具体例に修飾、変更が加えられ得ることを理解すべきである。
【符号の説明】
【００６１】
１０２ チャンバ
１０８ 入力管
１１０ プラズマ
１１４ 基板
１１５ エッジリング
１１６ 静電的チャック
１１７ プレコート
【技術分野】
【０００１】
本発明は基板製造技術、特にプラズマ処理システムにおけるエッチング耐性を最適にする方法および装置に関する。
【背景技術】
【０００２】
基板、例えば半導体基板やフラットパネルディスプレイの製造に用いられるガラスパネルには、プラズマ処理が採用される。基板処理の一部として、例えば基板が複数のダイ（dies）または長方形のエリアに分割され、それらが集積回路を構成する。基板は、一連の処理工程において素材の一部が除去（エッチング）されまたは堆積（deposited）される。数ナノメートルのオーダーの限界寸法（critical dimension：ＣＤ）でトランジスタゲートを制御することが最優先であり、ターゲットゲートの長さがナノメートルずれるだけで、これらの装置の操作スピードに直接影響するからである。
【０００３】
典型的なプラズマ処理における基板上へのゲートセットの形成では、化学気相成長法によりシリコン基板上にｐ型エピタキシャル層が配置される。エピタキシャル層の上に窒化物層が堆積し、特定のパターンにマスキングおよびエッチングがなされ、エピタキシャル層の上に除去されて露出された領域などを形成する（例えば、窒化物層で被覆されない領域）。これらの領域は、リンなどの添加物が拡散またはイオン注入される前に特定のパターンにマスクキングされ、ｎウェルを形成する。
【０００４】
硬化エマルジョンの領域は選択的に除去され、基底層の構成要素が露出される。基板は、モノポーラ（mono-polar）まはバイポーラ（bi-polar）電極を含む支持構造の上で、チャックあるいは台座（pedestal）に固定されてプラズマ処理チャンバ内にセットされる。適当なエッチング源がチャンバ内に導入され、基板の処理面にプラズマが照射されてエッチング処理される。
【０００５】
二酸化シリコンが成長して酸化物領域を形成し、回路の他のパーツからｎウェルを絶縁する。別のマスキング／酸化処理が繰り返されてｎウェル上にゲート酸化物層が成長し、ｐチャネルＭＯＳトランジスタが形成される。このゲート酸化物層はこれらトランジスタのチャネルおよびゲートの間の絶縁層として働く。他のエピタキシャル領域を閾値電圧で調整しつつ、別途マスキング、拡散、注入などの処理によって、ｎチャネルトランジスタが形成される。
【０００６】
ウエハ上のポリシリコン層の堆積が行われ、続いて不要なポリシリコン層の除去の為のマスキング／エッチングが繰り返されて、ｐチャネルトランジスタのゲート酸化物の上にポリシリコンゲートが画定される。同時に、正確な位置における酸化物のエッチングによって、ｎウェルの上にソースとドレインのドライブイン（拡散）のための開口が形成される。
【０００７】
別にマスキング／注入が繰り返され、ｎウェルの新しい開口内にボロンドープおよびドライブインが行われて、ｐ型のソースとドレインが形成される。その後、マスキング／注入が繰り返されて、ｐ型エピタキシャルの中に、ｎチャネルトランジスタのｎ型ソースとドレインが形成される。
【０００８】
しかし、基板上に高密度回路の要求が高くなると、サブミクロンのオーダーにおける高いアスペクト比を持ったヴィアコンタクトやトレンチを形成するには、現在のプラズマ処理の技術を用いてもなかなか困難なものであった。特に、ゲート深さがリソグラフィックの光の波長よりも小さい場合には当該深さのゲートを作成することは非常に困難である。一つの一般的な方法としては、化学的に優位なエッチング処理を用いて、フォトレジストマスクを削ることである。この方法では所望の結果（プレエッチングのＣＤ）と比較して外形のＣＤが大きなマスクが形成される。底部基板のトレンチが縦方向（基板に対して垂直）にエッチングされ、フォトレジストが左右方向（基板に対して水平方向）にエッチングされあるいは削られて、最終的に所望のゲートＣＤが形成されるのである。
【０００９】
一般的に、フォトレジストはリソグラフィックプロセス（コントラスト、解像度、インライン粗さなど）、インテグレーション（積層化）プロセス（エッチング選択性、化学的安定性、アッシング（ash）選択性など）ともに最適のものでなければならない。このようなタイプのフォトレジストは、化学的に優位なエッチングなどによって、積層化について影響を受けやすく、これらは「ソフト」といわれることがある。
【００１０】
ソフトフォトレジストのＣＤの制御は、リソグラフィック環境におけるサブミクロン〜１００ｎｍの範囲では特に困難である。フォトレジストは、フォトレジストの柱が崩壊しないようにして十分に薄くなければならず、エッチング層の所望のエッチング選択性の為に十分な厚みを有していなければならない。しかし、フォトレジストの柱が幅に比較して高さが不均衡（例えば、高さ対幅の比が４以上）であると、エッチング処理が損傷を与え、基板の電気的・機能的特性が変わり、基板の性能および製品の良品率に直接影響を与えてしまう。
【００１１】
例えば、ソフトフォトレジストがエッチングされると、小刻みな波状パターンが形成され、溝ができたり、マイクロローディング（micro-loading）やランダムなエッチングストップの原因となってしまう。溝は普通の形状の中に不揃いな形状を作り、マスキングの領域を余分に露出させる。従って、基板から意図しないエッチング除去が起き、その結果ウエハの電気的・機能的特性が変えられてしまうのである。一つの影響として例えば、フォトレジストの柱面の粗さが増加することもある。もし、フォトレジストの小刻みな波状パターンが集中したとすると、その結果マスキングパターンが、部分的あるいは完全に、所定の基材の除去をブロックしてしまう。
【００１２】
トレンチフロアに基材が残ると、マイクロローディングが起こり、物理的に平らでない底部表面が形成されてしまう。エッチング処理の間に、フォトレジストの柱の入口でエッチングガスが妨げられると、ランダムなエッチングストップが発生する。ある状況においては、フォトレジストの柱が、高さと薄さが不均衡（例えば、高さ対幅の比が４以上）であると、フォトレジストの柱の全部が誤って除去あるいは剥がされてしまう。さらに横からのエッチング速度と縦からのエッチング速度が違う場合に、不均一なストレスにより、フォトレジストの柱が、よじれたり、曲げられたり、捻じられたりする。
【００１３】
図１を参照すると、プラズマ処理システムの構成が簡易的に表されている。一般に、適切なガス混合物がガス分散システム１２２から入力管１０８を通ってチャンバ１０２内へ流される。静電的チャック１１６の上にエッジリング１１５によって固定された半導体基板やガラス板材などの基板１１４の露出された領域を、表面処理（例えばエッチングや堆積など）するために、これらのプラズマ処理ガスはプラズマ１１０を形成するようにイオン化される。加えて、ライナー１１７はプラズマとプラズマ処理チャンバの間の熱バリアとしてだけでなく基板１１４上のプラズマ１１０の最適化に寄与する。
【００１４】
ガス分散システム１２２は、プラズマ処理ガス（例えば、Ｃ４Ｆ８、Ｃ４Ｆ６、ＣＨＦ３、ＣＨ２Ｆ３、ＣＦ４、ＨＢｒ、ＣＨ３Ｆ、Ｃ２Ｆ４、Ｎ２、Ｏ２、Ａｒ、Ｘｅ、Ｈｅ、Ｈ２、ＮＨ３、ＳＦ６、ＢＣｌ３、Ｃｌ２、ＷＦ６、その他）を含む圧縮ガスシリンダ１２４ａ−ｆを含んでいる。圧縮ガスシリンダ１２４ａ−ｆは、それぞれのガスを排出する機構を備えた容器１２８の中に保護されている。流速コントローラ１２６ａ−ｆは、（トランスデューサ、コントロールバルブ、信号処理エレクトロニクスなどを含む）自己調整型装置であり、半導体産業においてプラズマ処理システムへガス流量を測定し、調整するために用いられる。インジェクタ１０９は、チャンバ１０２内にエアロゾルとしてプラズマ処理ガス１２４を導入する。
【００１５】
誘導コイル１３１は絶縁ウィンドウ１０４（dielectric window 104）によってプラズマから分離され、プラズマ１１０を生成するためにプラズマ処理ガス内に時変電流を誘導（induce）する。ウィンドウは誘導コイルをプラズマ１１０から保護し、プラズマ処理チャンバ内に発生された高周波（ＲＦ）フィールドを透過（penetrate）させる。さらに誘導コイル１３１はリード線１３０ａ−ｂによってマッチングネットワーク１３２と結合し、そして高周波発生器１３８とも結合している。マッチングネットワーク１３２は、高周波発生器１３８のインピーダンスをマッチングさせ、約１３．５６ＭＨｚ、５０オームで操作されて、プラズマ１１０に適用する。
【００１６】
一般に、冷却システムのあるタイプでは、プラズマの点火による熱平衡を保つためにチャックと結合している。冷却システム自身は、チャックの中の空間にクーラント（coolant）をポンピングするため冷却装置を含み、チャックと基板の間にヘリウムガスを送り込む。発生した熱を除去し、熱の拡散を素早くコントロールするために、ヘリウムガスが冷却システムとして用いられる。従って、ヘリウムの圧力が増加すると熱の移動速度も増大する。ほとんどのプラズマ処理システムは、操作ソフトウエアプログラムを有する複雑なコンピュータにより制御される。典型的操作環境において、製造プロセスパラメータ（例えば、電圧、ガス混合流量、ガス流速、圧力など）は特別なプラズマ処理システム及び具体的な方法により決定される。
【００１７】
図２Ａ−Ｂを参照すると、プラズマ処理により製造されたゲートの層構造断面図が示されている。図２Ａは、リソグラフィック工程に先立つ、半導体ＩＣの層構造を表す断面図である。以下の説明において「上」、「下」の用語は、層間の空間的な関係を意味し、層間の直接的な接続をも意味するものではない。他の付加的な層が上、下、または間に存在することに注意すべきである。さらに、存在する全ての層を表すものでもなく、他の異なる層によって構成されている場合もある。
【００１８】
積層の底部は、図では層２０４として示されているが、ポリシリコンのような半導体を含んでいる。層２０４の上には、リソグラフィック処理を経たフォトレジストマスク層２０８とＢＡＲＣ層２０６が配置されている。この例では、フォトレジストマスクパターン２１６が最初にリソグラフィックによって形成され、トレンチゲート２０２ａ−ｂを形成するために化学的トリム（trimmed）が行われた後の状態を示している。
【００１９】
図２Ｂは、トレンチゲート２０２ａ−ｂをさらに延長させるために、プラズマ処理システムによって層２０４がエッチングされた後の断面図を表している。さらに、フォトレジストマスク層が領域２１０の分、および基底半導体層２０４も横方向にエッチングされた状態を示す。
【００２０】
図３Ａ−Ｃを参照すると、プラズマ処理の間に崩壊されたソフトフォトレジストの柱を有する基板の断面を示している。エッチング処理によって、フォトレジスト材が横方向（基板に対して平行方向）、或いは縦方向（基板に対して垂直方向）に除去された状態である。もし柱の幅が十分に最小化されると、横方向と縦方向のエッチングの組合せが斜め方向に働いて、柱の大部分を除去してしまい、基底部の基板にも損傷を与える。
【００２１】
図３Ａは、リソグラフィック工程に先立つ、典型的な半導体ＩＣの断面図を表している。基底層は層３０４で示されており、ポリシリコンなどの半導体である。層３０４の上には、リソグラフィック処理後のフォトレジストマスク層３０８とＢＡＲＣ層３０６が形成されている。この例ではフォトレジストマスクパターンがトレンチ３０２ａ−ｃにゲートを形成するために、処理されている。
【００２２】
図３Ｂは、プラズマ処理システムによってフォトレジスト層３０８がエッチングされた後の断面を示している。しかし、これは図２Ａ−Ｂに示す柱とは異なり、細い柱３１６が、エッチング処理により損傷を受けて柱３１２になっている。幅だけでなく、高さまでも壊滅的に減少している。
【００２３】
図３Ｃは、図３Ｂの積層を、プラズマ処理システムによって層３０４をエッチングした後の断面図を示している。基底層３０４には大きな空間３２０が形成されてしまっている。
【００２４】
図４Ａ−Ｃを参照すると、不均一なソフトフォトレジストの柱がプラズマ処理の間に捻じられた状態を示す断面図である。前記の通り、フォトレジスト材が横方向（基板に対して平行方向）、或いは縦方向（基板に対して垂直方向）に除去された状態である。もし柱の幅が十分に最小化されると、横方向と縦方向のエッチングの組合せが、曲げられたり捻じられたりするストレスを生じさせる。
【００２５】
図４Ａは、リソグラフィック工程に先立つ、典型的な半導体ＩＣの断面図を表している。積層の底には、ポリシリコンなどの半導体よりなる層４０４が示されている。層４０４の上には、リソグラフィック工程を経てフォトレジストマスク層４０８とＢＡＲＣ層４０６が形成されている。この例ではフォトレジストマスクパターンがトレンチゲート４０２ａ−ｃの形成のために、処理されている。
【００２６】
図４Ｂは図４Ａの積層のフォトレジスト層４０８が、プラズマ処理システムによってエッチングされた後の断面図を示している。図２Ａ−Ｂの柱２１６とは異なり、柱４１６がエッチング処理によって捻じられて柱４１２へ、また基底層４０４には非直線的な側壁面が形成されている。
【先行技術文献】
【特許文献】
【００２７】
【特許文献１】米国特許第６４５５３３３号公報
【特許文献２】米国特許第６６２６１８７号公報
【特許文献３】米国特許第６４２０２７４号公報
【特許文献４】米国特許第６２７４５００号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
このように、プラズマ処理システムにおけるエッチング耐性を最適化する方法および装置が求められているのである。
【課題を解決するための手段】
【００２９】
本発明の具体例の一つは、プラズマ処理チャンバを含むプラズマ処理システムにおいて、基材のエッチングに対する耐性を最適化する方法に関する。該方法は、エッチングガス混合物と親和性を有するプレコート（pre-coat）ガス混合物をプラズマ処理チャンバに流入させる工程；プレコートガス混合物の第一プラズマを照射する工程；基材を含む基板を導入工程を含む。また、該方法は、プラズマ処理チャンバ内にエッチングガス混合物を流入させる工程；エッチングガス混合物の第二プラズマを照射する工程；第二プラズマにより基板をエッチングする工程；を含む。そして、プラズマ処理チャンバ内で、第一プラズマが露出表面にプレコート残留膜を形成し、基材のエッチング耐性が実質的に維持される。
【００３０】
本発明の特徴については、以下に図面を参照しつつ、さらに詳細に説明する。
【００３１】
本発明は、例によって限定されることなく、図面及び同様な構成については同じ参照番号を付して、具体的に例示する。
【図面の簡単な説明】
【００３２】
【図１】図１はプラズマ処理システムを簡易的に表した図である。
【図２Ａ】図２Ａは典型的な半導体ＩＣの積層構造を表した断面図である。
【図２Ｂ】図２Ｂは典型的な半導体ＩＣの積層構造を表した断面図である。
【図３Ａ】図３Ａは典型的な半導体ＩＣの積層構造が崩壊する過程を表した断面図である。
【図３Ｂ】図３Ｂは典型的な半導体ＩＣの積層構造が崩壊する過程を表した断面図である。
【図３Ｃ】図３Ｃは典型的な半導体ＩＣの積層構造が崩壊する過程を表した断面図である。
【図４Ａ】図４Ａは典型的な半導体ＩＣの積層構造が捻じられる過程を表した断面図である。
【図４Ｂ】図４Ｂは典型的な半導体ＩＣの積層構造が捻じられる過程を表した断面図である。
【図５】図５は本発明の一実施例であって、プレコート工程を付加したプラズマ処理システムを簡易的に表した図である。
【図６Ａ】図６Ａは本発明の一実施例であって、プレコートがトリムプロセスを最適化した積層の断面図である。
【図６Ｂ】図６Ｂは本発明の一実施例であって、プレコートがトリムプロセスを最適化した積層の断面図である。
【図７】図７は本発明の一実施例であって、プレコート工程を加えたプラズマ処理システムにおける基板のエッチング処理のプロセスを表す図である。
【発明を実施するための形態】
【００３３】
本発明について、いくつかの好ましい具体例とともに図面を参照しつつ更に詳細に説明する。以下の説明において、多くの詳細な説明は本発明を理解するために用いられる。当業者においては、これらの詳細な説明の一部または全部がなくても、本発明を実施することができるかもしれない。また、公知のプロセス、構造などについては、本発明を却って不明瞭にするかもしれないので詳細には記載していないことを理解すべきである。
【００３４】
前記の通り、深いゲートエッチングを、ソフトフォトレジスト（フォトレジストは集積化の問題による影響を受けやすい）を使用して得ることは困難である。特に、フォトレジストの柱の幅に比較して高さが不均衡（例えば、高さ対幅の比が４以上）であると、エッチング処理が該柱、そして後のゲート基材に損傷を与える。
【００３５】
例えば、不均一なストレスがフォトレジストの柱によじれ、曲げ、捻じれ等を生じさせる原因となる。同様に、ファセット（facet）または非直線的な側面形状が該柱の壁に形成されて、基板の実質的な欠陥となる。ある状況においては、柱の高さ及び薄さが不均衡であると、フォトレジストの柱の全体が除去あるいは剥離され、さらには断面のＣＤや基板に対して損傷を与えることになる。伝統的な保護膜形成技術は一般的に役に立たない。何故なら、相対的な断面のＣＤは維持されるけれども、絶対的なサイズのＣＤは保護膜層を付加することにより増大するからである。
【００３６】
限定されることを望むものではないが、エッチング剤（例えばフォトレジストエッチング剤）と親和性（誘引性）のある材料でプラズマ処理チャンバをプレコートすることにより、基板が正確にエッチングされるだけでなく、エッチング剤の選択性を最適化できる。
【００３７】
一般に、プラズマ処理のエッチング工程の後、ドライクリーニング、ウエハの無い状態でのクリーニング、予防保守などにより反応チャンバの内表面に接着したミクロな粒子や残留ポリマーを除去する。次の基板を入れる前に、エッチング剤と親和性のある材料でプラズマチャンバをプレコートすることによって、プラズマ中のエッチングラジカルの効果量が減少し、エッチング速度（例えば、フォトレジストの完全性を維持するためなど）が最適化される。
【００３８】
例えば、多くのフォトレジストエッチング剤は酸素を含んでいる。酸素と親和性のある塩素などでチャンバをプレコートすると、プラズマ中の酸素ラジカルの効果量が減少し、それがフォトレジストのエッチングには有効なのである。しかし、プレコート材の量が多すぎるとエッチング処理に有効な酸素ラジカルの数も殆どなくなってしまう。制御可能なポリマー保護層は、プレコートとフォトレジストエッチング剤との反応によって生成され、フォトレジストの完全性保護の為にエッチング処理を最適化する。ポリマー保護層はフォトレジストマスクの垂直方向と水平方向の浸食を防止し基板のＣＤ維持にとって有効なのである。
【００３９】
米国特許６４５５３３３号では、特有の積層を有するウエハをエッチングチャンバ内で処理して、深紫外線（deep ultraviolet：ＤＵＶ）レジストのエッチング速度安定化法により、調和のとれた安定なＤＵＶレジストのエッチング速度が得られている。しかし、本発明のフォトレジストの完全性を保存するという新規な方法は、前記の単にエッチング速度を安定化するという方法とは異なるものである。さらに前記方法は、チャンバに合わせてウエハの状態を整えて用いるが、本発明を示唆するものではない。
【００４０】
米国特許６６２６１８７号では、エッチング反応装置の反応チャンバを再調整する方法が提案されている。しかし、本発明のフォトレジストの完全性を保存するという新規な方法は、前記の窒素及び水素ガスが基板と反応して高分子量の粒子を生成してエッチング処理を安定化するものとは異なるのである。
【００４１】
米国特許６４２０２７４号では、分子、分子フラグメント、および原子によるチャンバ表面処理の調整による方法が提案されている。しかし、本発明のフォトレジストの完全性を保存するという新規な方法は、前記の繰り返しプラズマ処理を可能にするためのチャンバの調整方法とは異なるのである。
【００４２】
米国特許６２７４５００号では、プラズマエッチングチャンバの洗浄および順応方法が提案されている。しかし、本発明のフォトレジストの完全性を保存するという新規な方法は、前記の繰り返しプラズマ処理を可能にするために最初に洗浄し次いでプラズマチャンバを順応させるものとは異なるのである。さらに前記方法は、チャンバに合わせてウエハの状態を整えて用いるが、本発明を示唆するものではない。
【００４３】
他の先行技術としては、エッチングアプリケーションのスペーサとしてＣＨｘＦｙプレコート法がある。しかし、本発明のフォトレジストの完全性を保存するという新規な方法は、前記のクロムなどの金属分子による汚染を高度に防止するために金属分子を密封するものとは異なるのである。
【００４４】
図５を参照すると、図１のプラズマ処理システムに本発明の一つの具体例であるプレコートを加えたものを簡易的に示したものである。前記の通り、適当なガスが、ガス分散システム１２２から入力管１０８を通ってチャンバ１０２内に流される。半導体基板やガラス板材などの基板１１４の露出表面処理（エッチング又はデポジッションなど）のために、これらのプラズマ処理ガスはプラズマ１１０の形成のためにイオン化される。しかし、この工程の前に、プレコート１１７（例えば、Ｏ２、ＨＢｒ、Ｃｌ２、Ｈｅ、Ｎ２、Ａｒ、ＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３、ＳｉＣｌ４、ＳＦ６、ＮＦ３、その他）が形成され、これがフォトレジストエッチングラジカルと反応してエッチング処理を実質的に最適化する。
【００４５】
図６Ａ−Ｂを参照すると、本発明の一つの具体例であるプレコートによってトリムプロセスが最適化された状態を示す積層の断面図である。図６Ａは、リソグラフィック工程に先立つ、半導体ＩＣの積層の断面図である。該積層の底部は層６０４で示され、ポリシリコンなどの半導体を含んでいる。層６０４の上には、既にリソグラフィック工程が行われたのちのフォトレジストマスク層６０８とＢＡＲＣ層６０６が表されている。しかし、図３Ａ−Ｃや図４Ａ−Ｂとは異なり、保護膜６２０がトレンチ６０２の中に形成されてフォトレジストの形状を保持し、その結果トレンチ６０２のＣＤが維持される。
【００４６】
図６Ｂは、トレンチ６０６ａ−ｃがさらに延長されて半導体層６０４内にゲートのセットが形成されるように、図６Ａの層６０４がプラズマ処理システムによりエッチングされた状態の断面図を示す。
【００４７】
一つの具体例において、トリム処理の適用のために、プラズマ処理チャンバが、Ｏ２、ＨＢｒ、Ｃｌ２、Ｈｅ、Ｎ２、ＣＦ４、Ａｒから選択される一つ以上のガスを含む混合物でコーティング処理が施される。
【００４８】
別の具体例において、ＢＡＲＣエッチングプロセスの適用のために、プラズマ処理チャンバが、Ｏ２、ＨＢｒ、Ｃｌ２、Ｈｅ、Ｎ２、Ａｒ、ＣＦｘ（ＣＦ４）、ＣＨｘＦｙ（ＣＨ２Ｆ２、ＣＨＦ３など）、ＳｉＣｌ４、ＳＦ６、ＮＦ３から選択される一つ以上のガスを含む混合物でコーティング処理が施される。
【００４９】
別の具体例において、無機材料のエッチングプロセス適用のために、プラズマ処理チャンバが、Ｏ２、ＨＢｒ、Ｃｌ２、Ｈｅ、Ｎ２、Ａｒ、ＣＦｘ（ＣＦ４）、ＣＨｘＦｙ（ＣＨ２Ｆ２、ＣＨＦ３など）、ＳＦ６、ＮＦ３から選択される一つ以上のガスを含んでコーティング処理が施される。
【００５０】
別の具体例において、シリコンエッチング（例えばポリシリコン、アモルファスシリコン、エピタキシャルシリコン、その他）処理の適用のために、プラズマ処理チャンバが、Ｏ２、ＨＢｒ、Ｃｌ２、Ｈｅ、Ｎ２、Ａｒ、ＣＦｘ（ＣＦ４）、ＣＨｘＦｙ（ＣＨ２Ｆ２、ＣＨＦ３など）、ＳｉＣｌ４、ＳＦ６、ＮＦ３から選択される一つ以上のガスを含んでコーティング処理が施される。
【００５１】
別の具体例においては、２３００VersysTMシリーズプラズマ処理システム（２３００VersysTM、２３００Versys StarTM、２３００Versys KiyoTM、その他）内、約５〜１００ｍＴのチャンバ圧力、約３５０〜１４００ＷのＴＣＰ電力、約０〜２０Ｗのバイアス電源、ＣＨ２Ｆ２が約５０〜２５０ｓｃｃｍの流速、ＣＦ４が約５〜１５０ｓｃｃｍの流速、約２０°〜６０°の温度、約５〜３０秒の時間、これらの条件でプレコートすることは、フォトレジストエッチング速度を十分に最適化する。
【００５２】
別の具体例においては、２３００VersysTMシリーズプラズマ処理システム内、約３０〜８０ｍＴのチャンバ圧力、約６００〜１２００ＷのＴＣＰ電力、約０〜１０Ｗのバイアス電源、ＣＨ２Ｆ２が約５０〜１５０ｓｃｃｍの流速、ＣＦ４が約１０〜８０ｓｃｃｍの流速、約３０°〜５０°の温度、約５〜１５秒の時間、これらの条件でプレコートすることは、フォトレジストエッチング速度を十分に最適化する。
【００５３】
別の具体例においては、２３００Versys StarTMシリーズプラズマ処理システム内、約５０〜７０ｍＴのチャンバ圧力、約９００〜１１００ＷのＴＣＰ電力、約０〜５Ｗのバイアス電源、ＣＨ２Ｆ２が約７５〜１０５ｓｃｃｍの流速、ＣＦ４が約２０〜４０ｓｃｃｍの流速、約３０°〜５０°の温度、約５〜１５秒の時間、これらの条件でプレコートすることは、フォトレジストエッチング速度を十分に最適化する。
【００５４】
別の具体例においては、プレコート処理は、基板がエッチングのために導入される前に、チャンバをコートするプレエッチングのプラズマ処理チャンバ調整工程として使用することができる。
【００５５】
別の具体例においては、基板がエッチングのためにプラズマ処理チャンバ内に置かれ、次いでトリム（trim）処理により目的とするサイズのＣＤ（ライン幅など）に縮め、基板が除去され、プレコート工程を経て、基板を再導入して全体のエッチング処理を完成させる。
【００５６】
別の具体例においては、エッチング処理を連続して完成するために二つのプラズマ処理チャンバを使用することができる。第一チャンバは、ＣＤ（ライン幅など）を目的のサイズにトリムする。次いで、第二チャンバで、積層を残してエッチングするために基板を入れる前に、プレコート処理を実施する。
【００５７】
図７を参照すると、本発明の具体例の一つである、基板のエッチングのためにプレコート処理を加えたプラズマ処理システムの簡易プロセスが示されている。最初に工程７０２で、Ｏ２、ＨＢｒ、Ｃｌ２、Ｈｅ、Ｎ２、Ａｒ、ＣＦｘ（ＣＦ４）、ＣＨｘＦｙ（ＣＨ２Ｆ２、ＣＨＦ３など）、ＳｉＣｌ４、ＳＦ６、ＮＦ３から選択される一つ以上のプレコート用混合ガスをプラズマ処理システムのプラズマチャンバ内に流入させる。次に、工程７０４で、プレコート用混合ガスのプラズマを照射する。次いで、工程７０６で、基材（フォトレジスト、ＢＡＲＣなど）を含む基板をプラズマ反応器に導入する。さらに、工程７０８で、エッチングガス混合物をプラズマ処理システムのプラズマ反応器に流す。工程７１０で、エッチングガス混合物のプラズマを照射する。工程７１２で基板がプラズマによってエッチングされる。最後に、工程７１４で基材を取り出す。
【００５８】
本発明についていくつかの好ましい実施例を挙げて説明したが、本発明の範囲内で変更、置換などが可能である。例えば、本発明例ではプラズマ処理システムとして、ラムリサーチコーポの製品（ExelanTM、ExelanTMHP、ExelanTMHPT、２３００TM、VersysTMStarなど）を使用したが、他のプラズマ処理システムももちろん使用できる。本発明は各種直径（２００ｍｍ、３００ｍｍなど）の基板を使用することもできる。また、フォトレジストプラズマエッチングは酸素以外のガスを用いることもできる。さらに、基材が他の種類についてのエッチング工程も、本発明により最適化することができる。本発明の方法に用いる用具には多く選択肢があることが理解されるべきである。
【００５９】
本発明の効果は、プラズマ処理システム内のエッチングに対する耐性を最適化することを含んでいる。さらに、酸素を主とするエッチングガスに曝されたときのフォトレジストの損傷を最小化、エッチング処理中のトレンチやヴィアのファセッティング（faceting）、フェンシング（fencing）を最小化、エッチングパラメータにプレコートを使用する、基板処理の再現性を維持することなども本発明の効果である。
【００６０】
適切な具体例およびベストモードについて述べてきたが、請求項に記載された本発明の目的、趣旨の範囲内において前記具体例に修飾、変更が加えられ得ることを理解すべきである。
【符号の説明】
【００６１】
１０２ チャンバ
１０８ 入力管
１１０ プラズマ
１１４ 基板
１１５ エッジリング
１１６ 静電的チャック
１１７ プレコート
【特許請求の範囲】
【請求項１】
プラズマ処理チャンバを含むプラズマ処理システムにおいて、基板の加工処理工程における処理の選択性を改善する方法であって、
処理ガス混合物と親和性を有するプレコートガス混合物を前記プラズマ処理チャンバ内に流入させる工程と、
前記プレコートガス混合物の第一プラズマを照射する工程と、
前記基板を前記プラズマ処理チャンバに導入する工程と、
前記プラズマ処理チャンバ内に処理ガス混合物を流入させる工程と、
前記処理ガス混合物の第二プラズマを照射する工程と、
前記第二プラズマにより前記基板をエッチングと積層の少なくとも１つを実施する工程と、
を含み、
前記第一プラズマが、前記プラズマ処理チャンバ内の表面にプレコート膜を形成して、前記第二プラズマ中の少なくともいくらかの量のラジカルを引きつけるように構成されており、
前記プレコートガス混合物が、Ｈｅ，Ａｒ，ＮＦ３から選択される一つ以上のガスを含む混合物で構成されており、
前記プレコートガス混合物を流入させる前に、ウエハのない状態で前記プラズマ処理チャンバを清浄化する工程をさらに有していることを特徴とする処理の選択性を改善する方法。
【請求項２】
前記処理ガス混合物が、エッチング種を含んでおり、
前記プレコート膜が、保護膜形成種を形成するために前記エッチング種と化学的に反応し、
前記保護膜形成種が前記基板の少なくとも一部を被覆する請求項１記載の方法。
【請求項１】
プラズマ処理チャンバを含むプラズマ処理システムにおいて、基板の加工処理工程における処理の選択性を改善する方法であって、
処理ガス混合物と親和性を有するプレコートガス混合物を前記プラズマ処理チャンバ内に流入させる工程と、
前記プレコートガス混合物の第一プラズマを照射する工程と、
前記基板を前記プラズマ処理チャンバに導入する工程と、
前記プラズマ処理チャンバ内に処理ガス混合物を流入させる工程と、
前記処理ガス混合物の第二プラズマを照射する工程と、
前記第二プラズマにより前記基板をエッチングと積層の少なくとも１つを実施する工程と、
を含み、
前記第一プラズマが、前記プラズマ処理チャンバ内の表面にプレコート膜を形成して、前記第二プラズマ中の少なくともいくらかの量のラジカルを引きつけるように構成されており、
前記プレコートガス混合物が、Ｈｅ，Ａｒ，ＮＦ３から選択される一つ以上のガスを含む混合物で構成されており、
前記プレコートガス混合物を流入させる前に、ウエハのない状態で前記プラズマ処理チャンバを清浄化する工程をさらに有していることを特徴とする処理の選択性を改善する方法。
【請求項２】
前記処理ガス混合物が、エッチング種を含んでおり、
前記プレコート膜が、保護膜形成種を形成するために前記エッチング種と化学的に反応し、
前記保護膜形成種が前記基板の少なくとも一部を被覆する請求項１記載の方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【公開番号】特開２０１２−２５３３８６（Ｐ２０１２−２５３３８６Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１２−１９９３４６（Ｐ２０１２−１９９３４６）
【出願日】平成２４年９月１１日（２０１２．９．１１）
【分割の表示】特願２００７−５１９２５２（Ｐ２００７−５１９２５２）の分割
【原出願日】平成１７年６月１４日（２００５．６．１４）
【出願人】（５０４４０１６１７）ラム リサーチ コーポレーション (87)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２４年９月１１日（２０１２．９．１１）
【分割の表示】特願２００７−５１９２５２（Ｐ２００７−５１９２５２）の分割
【原出願日】平成１７年６月１４日（２００５．６．１４）
【出願人】（５０４４０１６１７）ラム リサーチ コーポレーション (87)
【Ｆターム（参考）】
[ Back to top ]